Ldmos器件及其制造方法
【專利摘要】本申請(qǐng)公開了一種LDMOS器件，包括第一n阱，作為器件的漂移區(qū)；在第一n阱中具有p阱和第二n阱，所述p阱作為器件的溝道所在區(qū)域；在第一n阱之上具有柵氧化層和柵極；在p阱中具有n型摻雜區(qū)作為器件的源極；在p阱底部具有第一p型摻雜區(qū)，所述第一p型摻雜區(qū)還延伸到柵氧化層的正下方；在第二n阱中具有第三p型摻雜區(qū)作為器件的漏極?；蛘?，將上述各部分的摻雜類型變?yōu)橄喾础１旧暾?qǐng)還公開了所述LDMOS器件的制造方法。本申請(qǐng)LDMOS器件具有較小的導(dǎo)通電阻，同時(shí)又基本不會(huì)降低擊穿電壓。其制造方法僅采用CMOS工藝，因而可集成于BCD工藝之中，并且不會(huì)增加制造成本。
【專利說(shuō)明】LDMOS器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及一種半導(dǎo)體集成電路器件，特別是涉及一種LDMOS器件。
【背景技術(shù)】
[0002]DMOS器件由于具有耐高壓、大電流驅(qū)動(dòng)能力和極低功耗等特點(diǎn)，目前在電源管理電路中被廣泛采用。DMOS器件主要分為兩種類型:VDMOS (垂直擴(kuò)散MOS晶體管)器件和LDMOS (橫向擴(kuò)散MOS晶體管)器件。
[0003]B⑶工藝是指能夠在同一芯片上制作雙極晶體管(Bipolar)、CMOS器件和DMOS器件的工藝。采用B⑶工藝制造DMOS器件時(shí)，由于與CMOS器件共享工藝條件，制造出的DMOS器件的導(dǎo)通電阻較高，往往無(wú)法滿足功率開關(guān)管應(yīng)用的要求。
[0004]為了降低以B⑶工藝制造的DMOS器件的導(dǎo)通電阻，一種現(xiàn)有的做法是在DMOS器件的漂移區(qū)增加一道額外的離子注入(例如，η型LDMOS器件在漂移區(qū)增加額外的η型雜質(zhì)注入)。但這種方法會(huì)造成器件的擊穿電壓降低。
[0005]請(qǐng)參閱圖6，這是采用純CMOS工藝(因而可集成于B⑶工藝之中)制造的η型LDMOS器件。在P型襯底101之上具有η型埋層102，再之上具有第一 η阱103，第一 η阱103的底部與η型埋層102相接觸。在第一 η阱103中具有隔離結(jié)構(gòu)104、第二 η阱105、ρ阱106。第二 η阱105的深度大致與隔離結(jié)構(gòu)104相同。ρ阱106的深度顯著地大于隔離結(jié)構(gòu)104。在P型襯底101之上具有柵氧化層108，在柵氧化層108之上具有多晶硅柵極109，在柵氧化層108和多晶硅柵極109的兩側(cè)具有側(cè)墻110。柵氧化層108與多晶硅柵極109的部分下方為P阱106，還有部分的下方為第一 η阱103。在ρ阱106中具有η型摻雜區(qū)111和第二 P型摻雜區(qū)112。在第二 η阱105中具有第二 η型摻雜區(qū)115。η型摻雜區(qū)111、第二 ρ型摻雜區(qū)112、第二 η型摻雜區(qū)115之上都具有接觸孔電極121，并由金屬引線122將接觸孔電極121引出。
[0006]圖6所示的η型LDMOS器件中，ρ阱106作為溝道所在區(qū)域，第一 η阱103作為η型漂移區(qū)，它們均可采用CMOS工藝中的阱工藝。η型摻雜區(qū)111作為源極，第二 ρ型摻雜區(qū)112作為ρ阱106的引出端，第二 η型摻雜區(qū)115作為漏極，它們均可以采用CMOS工藝中的源漏注入工藝。
[0007]請(qǐng)參閱圖7，這是在漂移區(qū)增加額外的離子注入所制造的η型LDMOS器件。在圖6所示的η型LDMOS器件的基礎(chǔ)上僅有如下區(qū)別:在η型漂移區(qū)103中增加了額外的η型離子注入?yún)^(qū)116，其從柵氧化層108的下方延伸到第二 η阱105的下方。

【發(fā)明內(nèi)容】

[0008]本申請(qǐng)所要解決的技術(shù)問(wèn)題是提供一種LDMOS器件，可以采用B⑶工藝制造。所述LDMOS器件擁有較小的導(dǎo)通電阻，同時(shí)又不會(huì)降低擊穿電壓。為此，本申請(qǐng)還要提供所述LDMOS器件的制造方法。
[0009]為解決上述技術(shù)問(wèn)題，本申請(qǐng)LDMOS器件包括第一 η阱，作為器件的漂移區(qū)；在第一η阱中具有ρ阱和第二 η阱，所述ρ阱作為器件的溝道所在區(qū)域；在第一 η阱之上具有柵氧化層和柵極；在P阱中具有η型摻雜區(qū)作為器件的源極；在ρ阱底部具有第一 P型摻雜區(qū)，所述第一 P型摻雜區(qū)還延伸到柵氧化層的正下方；在第二 η阱中具有第三ρ型摻雜區(qū)作為器件的漏極；
[0010]或者，將上述各部分結(jié)構(gòu)的摻雜類型變?yōu)橄喾础?br> [0011]上述LDMOS器件的制造方法包括如下步驟:
[0012]第I步，在ρ型襯底上形成η型埋層；
[0013]第2步，在η型埋層上外延生長(zhǎng)一層外延層；
[0014]第3步，在外延層中注入η型雜質(zhì)形成第一 η阱，其底部與η型埋層相接觸；
[0015]第4步，在第一 η阱中形成多個(gè)隔離結(jié)構(gòu)；
[0016]第5步，在第一 η阱中注入η型雜質(zhì)、ρ型雜質(zhì)，分別形成第二 η阱、ρ阱，分別作為η型LDMOS器件的漂移區(qū)、溝道所在區(qū)域；
[0017]第6步，在P阱底部形成第一 P型摻雜區(qū)，其還橫向延伸到柵氧化層正下方；
[0018]第7步，在第一 η阱上形成柵氧化層和多晶硅柵極，它們部分落在P阱上方，還部分地相隔第一 η阱而落在第一 ρ型摻雜區(qū)的上方；
[0019]第8步，在柵氧化層和多晶硅柵極的兩側(cè)形成側(cè)墻；
[0020]第9步，在ρ阱中形成η型摻雜區(qū)作為η型LDMOS器件的源極，在ρ阱和第二 η阱還形成第二 P型摻雜區(qū)、第三P型摻雜區(qū)分別作為η型LDMOS器件的P阱引出端、漏極；
[0021]第10步，以接觸孔電極將η型摻雜區(qū)、第二 P型摻雜區(qū)、第三P型摻雜區(qū)引出；
[0022]或者，將上述各部分結(jié)構(gòu)的摻雜類型變?yōu)橄喾础?br> [0023]本申請(qǐng)LDMOS器件具有較小的導(dǎo)通電阻，同時(shí)又基本不會(huì)降低擊穿電壓。其制造方法僅采用CMOS工藝，因而可集成于BCD工藝之中，并且不會(huì)增加制造成本。
【專利附圖】

【附圖說(shuō)明】
[0024]圖1是本申請(qǐng)η型LDMOS器件的結(jié)構(gòu)示意圖；
[0025]圖2a至圖2i本申請(qǐng)η型LDMOS器件的制造方法的各步驟示意圖；
[0026]圖3a、圖3b、圖3c分別是純CMOS工藝制造的η型LDMOS器件、在漂移區(qū)增加離子注入制造的η型LDMOS器件、本申請(qǐng)η型LDMOS器件在相同位置測(cè)得的載流子分布圖；
[0027]圖4a、圖4b、圖4c分別是純CMOS工藝制造的η型LDMOS器件、在漂移區(qū)增加離子注入制造的η型LDMOS器件、本申請(qǐng)η型LDMOS器件的耗盡區(qū)仿真示意圖；
[0028]圖5a、圖5b均是純CMOS工藝制造的η型LDMOS器件、在漂移區(qū)增加離子注入制造的η型LDMOS器件、本申請(qǐng)η型LDMOS器件的導(dǎo)通電流與器件電壓之間的變化關(guān)系圖；
[0029]圖6是現(xiàn)有的一種η型LDMOS器件的結(jié)構(gòu)示意圖；
[0030]圖7是現(xiàn)有的另一種η型LDMOS器件(在漂移區(qū)具有額外的離子注入?yún)^(qū))的結(jié)構(gòu)示意圖。
[0031]圖中附圖標(biāo)記說(shuō)明:
[0032]101為ρ型襯底；102為η型埋層；103為第一 η阱；104為隔離結(jié)構(gòu)；105為第二 η阱；106為ρ阱；107為第一 ρ型摻雜區(qū)；108為柵氧化層；109為多晶硅柵極；110為側(cè)墻；111為η型摻雜區(qū)；112為第二 ρ型摻雜區(qū)；113為第三ρ型摻雜區(qū)；114為外延層；115為第 二 η型摻雜區(qū)；116為η型離子注入?yún)^(qū)；121為接觸孔電極；122為引線。
【具體實(shí)施方式】
[0033]請(qǐng)參閱圖1，這是本申請(qǐng)LDMOS器件的一個(gè)實(shí)施例，以η型LDMOS器件為例。在P型襯底101之上具有η型埋層102，再之上具有第一 η阱103，第一 η阱103的底部與η型埋層102相接觸。在第一 η阱103中具有隔離結(jié)構(gòu)104、第二 η阱105、ρ阱106和第一 ρ型摻雜區(qū)107。第二 η阱105位于第三隔離結(jié)構(gòu)104c和第四隔離結(jié)構(gòu)104d之間，并且第二 η阱105的深度大致與隔離結(jié)構(gòu)104相同。P阱106在部分的第一隔離結(jié)構(gòu)104a的下方、以及第一隔離結(jié)構(gòu)104a與第二隔離結(jié)構(gòu)104b之間、以及全部的第二隔離結(jié)構(gòu)104b的下方、以及部分的第二隔離結(jié)構(gòu)104b與第三隔離結(jié)構(gòu)104c之間。并且，ρ阱106的深度顯著地大于隔離結(jié)構(gòu)104，p阱106的底部與第一 ρ型摻雜區(qū)107相接觸。所述第一 ρ型摻雜區(qū)107除了在P阱106的底部，還橫向延伸到柵氧化層108的正下方。在ρ型襯底101之上具有柵氧化層108，在柵氧化層108之上具有多晶硅柵極109，在柵氧化層108和多晶硅柵極109的兩側(cè)具有側(cè)墻110。柵氧化層108與多晶硅柵極109在第二隔離結(jié)構(gòu)104b與第三隔離結(jié)構(gòu)104c之間。并且，柵氧化層108與多晶硅柵極109的部分下方為ρ阱106，還有部分的下方依次為第一 η阱103和第一 ρ型摻雜區(qū)107。在ρ阱106中具有η型摻雜區(qū)111和第二P型摻雜區(qū)112。η型摻雜區(qū)111在第二隔離結(jié)構(gòu)104b與多晶硅柵極109之間。第二 ρ型摻雜區(qū)112在第一隔離結(jié)構(gòu)104a與第二隔離結(jié)構(gòu)104b之間。在第二 η阱105中具有第三P型摻雜區(qū)113。η型摻雜區(qū)111、第二 ρ型摻雜區(qū)112、第三ρ型摻雜區(qū)113之上都具有接觸孔電極121，并由金屬引線122將接觸孔電極121引出。
[0034]圖1所示的η型LDMOS器件中，ρ阱106作為溝道所在區(qū)域，第一 η阱103作為η型漂移區(qū)，它們均可采用CMOS工藝中的阱工藝。η型摻雜區(qū)111作為源極，第二 ρ型摻雜區(qū)112作為ρ阱106的引出端，第三ρ型摻雜區(qū)113作為漏極，它們均可以采用CMOS工藝中的源漏注入工藝。所述漂移區(qū)為輕摻雜，以提高第一 η阱103與ρ阱106之間的PN結(jié)擊穿電壓。
[0035]如果是ρ型LDMOS器件，只需將上述各部分結(jié)構(gòu)的摻雜類型變?yōu)橄喾醇纯伞?br> [0036]與現(xiàn)有的η型LDMOS器件相比，本申請(qǐng)?jiān)诮Y(jié)構(gòu)上具有如下特點(diǎn):
[0037]其一，將漏極113由傳統(tǒng)的η型重?fù)诫s改為P型重?fù)诫s，這樣P型漏極113便與其下方的第二 η阱105形成PN結(jié)。這可以增加空穴載流子，降低器件的導(dǎo)通電阻。
[0038]請(qǐng)參閱圖3c，這是本申請(qǐng)η型LDMOS器件在圖1所示的X軸測(cè)得的載流子分布情況。橫軸為X軸的坐標(biāo)，縱軸為log(載流子數(shù)量)。圖3a、圖3b分別是現(xiàn)有的以純CMOS工藝制造的η型LDMOS器件、現(xiàn)有的在漂移區(qū)增加離子注入以降低導(dǎo)通電阻的η型LDMOS器件在相同位置測(cè)得的載流子分布情況。顯然，本申請(qǐng)的載流子分布情況與圖3b大體相同，而遠(yuǎn)大于圖3a。
[0039]如果單純調(diào)整漏極113的注入類型，雖然可以降低器件的導(dǎo)通電阻，但是器件的擊穿電壓也會(huì)大幅降低。有仿真實(shí)驗(yàn)表明，擊穿電壓由53V降低到32V。
[0040]其二，新增了與ρ阱106的底部相接觸的第一 P型摻雜區(qū)107，其在ρ阱106底部，并在柵氧化層108的下方，用來(lái)降低器件表面電場(chǎng)強(qiáng)度，增加耗盡區(qū)寬度，從而提高器件的擊穿電壓。[0041]請(qǐng)參閱圖4c，這是本申請(qǐng)η型LDMOS器件的耗盡區(qū)的仿真示意圖。斜線填充區(qū)域表示耗盡區(qū)，虛線表示PN結(jié)的分界線。圖4a、圖4b則是現(xiàn)有的以純CMOS工藝制造的η型LDMOS器件、現(xiàn)有的在漂移區(qū)增加離子注入以降低導(dǎo)通電阻的η型LDMOS器件的耗盡區(qū)的仿真示意圖。顯然，本申請(qǐng)的耗盡區(qū)更寬。圖4a?圖4c中，由斜線填充區(qū)域所包圍的“等高線”區(qū)域表示碰撞電離強(qiáng)度的變化，被包圍在越里面，碰撞電離越強(qiáng)。比較后可發(fā)現(xiàn)本申請(qǐng)中碰撞電離最強(qiáng)的點(diǎn)從第三隔離結(jié)構(gòu)104c的左下角轉(zhuǎn)向下方，因而可以提升器件的擊穿電壓。
[0042]同時(shí)采用上述兩種技術(shù)手段，本申請(qǐng)η型LDMOS器件便在降低導(dǎo)通電阻的同時(shí)，維持擊穿電壓基本不變。本申請(qǐng)η型LDMOS器件便在最重要的兩項(xiàng)指標(biāo)一較低的導(dǎo)通電阻和較高的擊穿電壓一之間取得了較好的平衡，可以滿足功率開關(guān)器件和模擬器件的應(yīng)用要求。
[0043]請(qǐng)參閱圖5a，這是三種η型LDMOS器件的導(dǎo)通電流與器件電壓的變化關(guān)系圖。橫軸為器件電壓，單位為V?？v軸為導(dǎo)通電流，單位為Α。顯然，在相同的器件電壓條件下，本申請(qǐng)η型LDMOS器件的導(dǎo)通電流(實(shí)線)與現(xiàn)有的在漂移區(qū)增加離子注入以降低導(dǎo)通電阻的η型LDMOS器件的導(dǎo)通電流(點(diǎn)劃線)大體相同，而遠(yuǎn)大于現(xiàn)有的以純CMOS工藝制造的η型LDMOS器件的導(dǎo)通電流(虛線)。而相同的器件電壓條件下，導(dǎo)通電流越大，說(shuō)明導(dǎo)通電阻越小。
[0044]請(qǐng)參閱圖5b，這是三種η型LDMOS器件的導(dǎo)通電流與器件電壓的變化關(guān)系圖，其中表示出了器件的擊穿電壓。橫軸為器件電壓，單位為V。縱軸為導(dǎo)通電流，單位為Α。顯然，本申請(qǐng)η型LDMOS器件的擊穿電壓(實(shí)線)略小于現(xiàn)有的以純CMOS工藝制造的η型LDMOS器件的擊穿電壓(虛線)，而遠(yuǎn)大于現(xiàn)有的在漂移區(qū)增加離子注入以降低導(dǎo)通電阻的η型LDMOS器件的擊穿電壓(點(diǎn)劃線)。
[0045]本申請(qǐng)η型LDMOS器件的制造方法包括如下步驟:
[0046]第I步，請(qǐng)參閱圖2a，在ρ型襯底101的上表面注入η型雜質(zhì)形成η型埋層102。所述P型襯底101優(yōu)選為電阻率在0.007?0.013 Ω._之間的低阻襯底。所述η型埋層102優(yōu)選為重?fù)诫s。
[0047]第2步，請(qǐng)參閱圖2b，在η型埋層102的上表面采用外延工藝淀積一層外延層114。
[0048]第3步，請(qǐng)參閱圖2c，在外延層114中注入η型雜質(zhì)形成第一 η阱103，第一 η阱103的底部與η型埋層102相接觸。
[0049]第4步，請(qǐng)參閱圖2d，在第一 η阱103中形成多個(gè)隔離結(jié)構(gòu)104。例如，可采用淺槽隔離(STI)工藝，包括光刻定義溝槽區(qū)域、刻蝕出溝槽、以氧化物填充溝槽、將填充物上表面研磨平整等。
[0050]第5步，請(qǐng)參閱圖2e，在第一 η阱103中分別注入η型雜質(zhì)、ρ型雜質(zhì)，分別形成第二 η阱105、ρ阱106，分別作為η型LDMOS器件的漂移區(qū)、溝道所在區(qū)域。所述第二 η阱105的深度顯著地大于隔離結(jié)構(gòu)104，并且第二 η阱105的范圍包括第一隔離結(jié)構(gòu)104a下方的部分區(qū)域、第一隔離結(jié)構(gòu)104a與第二隔離結(jié)構(gòu)104b之間的全部區(qū)域、第二隔離結(jié)構(gòu)104b正下方的全部區(qū)域、以及第二隔離結(jié)構(gòu)104b與第三隔離結(jié)構(gòu)104c之間的部分區(qū)域。所述第二 η阱105優(yōu)選為輕摻雜。所述ρ阱106的深度大致與隔離結(jié)構(gòu)104相同，并且ρ阱106的范圍局限在第三隔離結(jié)構(gòu)104c與第四隔離結(jié)構(gòu)104d之間的區(qū)域。[0051 ] 第6步，請(qǐng)參閱圖2f，在第一 η阱103中靠近ρ阱106底部的區(qū)域、和/或ρ阱106的底部區(qū)域注入P型雜質(zhì)形成第一 P型摻雜區(qū)107。所述第一 P型摻雜區(qū)107與P阱106的底部相接觸。所述第一 P型摻雜區(qū)107除了在ρ阱106的底部且相互接觸，還橫向延伸到部分柵氧化層108的正下方。例如，P型雜質(zhì)采用硼，離子注入的能量為100?2000keV，離子注入的劑量為l*10n?1*1016原子每平方厘米。
[0052]第7步，請(qǐng)參閱圖2g，在第一 η阱103之上采用熱氧生長(zhǎng)出一層二氧化硅，在其上淀積一層多晶硅，以光刻和刻蝕工藝對(duì)所述多晶硅層和氧化硅層進(jìn)行刻蝕形成柵氧化層108和多晶硅柵極109。所述柵氧化層108和多晶硅柵極109部分地落在ρ阱106的上方，還部分地相隔第一 η阱103而落在第一 ρ型摻雜區(qū)107的上方。
[0053]第8步，請(qǐng)參閱圖2h，在柵氧化層108和多晶硅柵極109的兩側(cè)形成側(cè)墻110。例如，先淀積一層氧化硅，厚度在2500?3500A之間，再以干法反刻工藝刻蝕該層氧化硅，從而形成氧化硅側(cè)墻110。
[0054]第9步，請(qǐng)參閱圖2i，在ρ阱106中注入η型雜質(zhì)形成η型摻雜區(qū)111。所述η型摻雜區(qū)111作為η型LDMOS器件的源極，其在第二隔離結(jié)構(gòu)104b與多晶硅柵極109之間。還分別在P阱106和第二 η阱105中注入ρ型雜質(zhì)(同時(shí)或先后)，分別形成第二 P型摻雜區(qū)112、第三ρ型摻雜區(qū)113。所述第二 ρ型摻雜區(qū)112作為η型LDMOS器件的ρ阱引出端，其在第一隔離結(jié)構(gòu)104a與第二隔離結(jié)構(gòu)104b之間。所述第三ρ型摻雜區(qū)113作為η型LDMOS器件的漏極，其在第三隔離結(jié)構(gòu)104c與第四隔離結(jié)構(gòu)104d之間。該步驟優(yōu)選采用源漏注入工藝。所形成的源極111、P阱引出端112均相隔ρ阱106而落在第一 ρ型摻雜區(qū)107的上方。
[0055]雖然圖2i中顯示ρ阱引出端112在第一 ρ型摻雜區(qū)107的上方，然而這并不是必須的。第一 P型摻雜區(qū)107只需保證與P阱106的底部相連，并在部分的柵氧化層108的下方即可。
[0056]第10步，請(qǐng)參閱圖1，在整個(gè)硅片上形成層間介質(zhì)(未圖示)，并在η型摻雜區(qū)111、第二 P型摻雜區(qū)112、第三P型摻雜區(qū)113上方形成接觸孔，在接觸孔中填充金屬形成電極121，例如采用鎢塞工藝，并以金屬線122將接觸孔電極121引出。
[0057]如果是ρ型LDMOS器件，只需將上述各部分結(jié)構(gòu)的摻雜類型變?yōu)橄喾醇纯伞?br> [0058]上述LDMOS器件的制造方法完全采用了現(xiàn)有的CMOS制造工藝，因而可以集成在BCD工藝中。所有制造步驟與現(xiàn)有的制造步驟相比，沒(méi)有增加額外的光刻掩膜版，采用的也都是現(xiàn)有的離子注入工藝，這不僅保持了制造工藝的良好兼容性，而且使得制造成本不會(huì)提升。
[0059]以上僅為本申請(qǐng)的優(yōu)選實(shí)施例，并不用于限定本申請(qǐng)。對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本申請(qǐng)可以有各種更改和變化。凡在本申請(qǐng)的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本申請(qǐng)的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種LDMOS器件，其特征是，包括第一 η阱，作為器件的漂移區(qū)；在第一 η阱中具有ρ阱和第二 η阱，所述ρ阱作為器件的溝道所在區(qū)域；在第一 η阱之上具有柵氧化層和柵極；在P阱中具有η型摻雜區(qū)作為器件的源極；在ρ阱底部具有第一 P型摻雜區(qū)，所述第一 P型摻雜區(qū)還延伸到柵氧化層的正下方；在第二 η阱中具有第三ρ型摻雜區(qū)作為器件的漏極； 或者，將上述各部分的摻雜類型變?yōu)橄喾础?br> 2.根據(jù)權(quán)利要求1所述的LDMOS器件，其特征是，所述第一P型摻雜區(qū)既與P阱底部相連；所述第一 P型摻雜區(qū)還在柵氧化層的下方，兩者之間相隔第一 η阱。
3.一種LDMOS器件的制造方法，其特征是，包括如下步驟: 第I步，在P型襯底上形成η型埋層； 第2步，在η型埋層上外延生長(zhǎng)一層外延層； 第3步，在外延層中注入η型雜質(zhì)形成第一 η阱，其底部與η型埋層相接觸； 第4步，在第一 η阱中形成多個(gè)隔離結(jié)構(gòu)； 第5步，在第一 η阱中注入η型雜質(zhì)、ρ型雜質(zhì)，分別形成第二 η阱、ρ阱，分別作為η型LDMOS器件的漂移區(qū)、溝道所在區(qū)域； 第6步，在ρ阱底部形成第一 ρ型摻雜區(qū)，其還橫向延伸到柵氧化層正下方； 第7步，在第一 η阱上形成柵氧化層和多晶硅柵極，它們部分落在ρ阱上方，還部分地相隔第一 η阱而落在第一 ρ型摻雜區(qū)的上方； 第8步，在柵氧化層和多晶硅柵極的兩側(cè)形成側(cè)墻； 第9步，在ρ阱中形成η型摻雜區(qū)作為η型LDMOS器件的源極，在ρ阱和第二 η阱還形成第二 P型摻雜區(qū)、第三P型摻雜區(qū)分別作為η型LDMOS器件的ρ阱引出端、漏極； 第10步，以接觸孔電極將η型摻雜區(qū)、第二 ρ型摻雜區(qū)、第三P型摻雜區(qū)引出； 或者，將上述各部分的摻雜類型變?yōu)橄喾础?br> 4.根據(jù)權(quán)利要求3所述的LDMOS器件的制造方法，其特征是，所述方法第I步中，P型襯底的電阻率在0.007?0.013 Ω.cm之間。
5.根據(jù)權(quán)利要求3所述的LDMOS器件的制造方法，其特征是，所述方法第6步中，ρ型雜質(zhì)采用硼，離子注入的能量為100?2000keV，離子注入的劑量為l*10n?1*1016原子每平方厘米。
【文檔編號(hào)】H01L21/336GK103839998SQ201210489048
【公開日】2014年6月4日 申請(qǐng)日期:2012年11月27日 優(yōu)先權(quán)日:2012年11月27日
【發(fā)明者】錢文生, 石晶, 劉冬華, 段文婷, 胡君 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司