專利名稱：具有三維布置的阻性存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器件的制作方法
具有三維布置的阻性存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器件
相關(guān)申請(qǐng)的交叉引用
本申請(qǐng)要求2011年11月25日提交的韓國(guó)專利申請(qǐng)N0.10-2011-0124204的優(yōu)先權(quán)，其所有內(nèi)容通過(guò)引用并入本文。技術(shù)領(lǐng)域
本發(fā)明思想的示例實(shí)施例涉及半導(dǎo)體存儲(chǔ)器件，并且更具體地涉及具有三維布置的阻性存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
三維集成電路(3D-1C)存儲(chǔ)器技術(shù)可以用于增大存儲(chǔ)器容量。3D-1C存儲(chǔ)器技術(shù)通常指關(guān)于三維地布置存儲(chǔ)器單元的技術(shù)。除了 3D-1C存儲(chǔ)器技術(shù)外，還可以通過(guò)(I)圖案小型化技術(shù)和(2)多層單元(MLC)技術(shù)來(lái)增大存儲(chǔ)器容量。然而，圖案小型化技術(shù)的使用會(huì)由于高成本而受限，通過(guò)MLC技術(shù)實(shí)現(xiàn)的容量增大會(huì)受限于每個(gè)單元中要增加的位數(shù)。在實(shí)現(xiàn)更大程度地增加存儲(chǔ)器容量的方面，可以將圖案小型化技術(shù)和MLC技術(shù)與3D-1C技術(shù)相結(jié)合，并且有望獨(dú)立于3D-1C技術(shù)得到發(fā)展。
—種3D-1C技術(shù)是穿孔插塞(punch-and-plug)技術(shù)。穿孔插塞技術(shù)包括在襯底上順序地形成多層薄層并隨后形成插塞以穿透這些薄層。通過(guò)該技術(shù)，無(wú)需大大增加制造成本就可以實(shí)現(xiàn)三維存儲(chǔ)器件的存儲(chǔ)器容量的增加。發(fā)明內(nèi)容
本發(fā)明思想的示例實(shí)施例涉及具有增大的集成密度的半導(dǎo)體存儲(chǔ)器件。
根據(jù)本發(fā)明思想的示例實(shí)施例，一種三維半導(dǎo)體器件可以包括:襯底，其包括被溝道區(qū)分隔開的第一摻雜區(qū)和第二摻雜區(qū)；耦接到所述第一摻雜區(qū)的位線；耦接到所述第二摻雜區(qū)的豎直電極；處于所述襯底與所述位線之間的水平電極的堆疊；以及處于所述襯底與所述堆疊之間的選擇線。所述選擇線可以具有與所述水平電極的平面形狀和平面位置實(shí)質(zhì)相同的平面形狀和平面位置。
所述選擇線與所述豎直電極之間的水平距離可以實(shí)質(zhì)上等于所述水平電極與所述豎直電極之間的水平距離。
所述器件還可以包括將所述位線與所述第一摻雜區(qū)連接的位線插塞。所述選擇線與所述位線插塞之間的水平距離可以實(shí)質(zhì)上等于所述水平電極與所述位線插塞之間的水平距離。
所述位線可以與所述水平電極交叉，所述選擇線和所述堆疊可以與所述溝道區(qū)交叉。
所述第一摻雜區(qū)和所述第二摻雜區(qū)在與所述選擇線重疊的水平寬度方面可以彼此不同。所述選擇線可以與所述第一摻雜區(qū)的第一部分重疊。所述選擇線可以與所述第二摻雜區(qū)的第一局部重疊。所述第一摻雜區(qū)的第一部分的寬度可以不同于所述第二摻雜區(qū)的第一局部的寬度。
所述選擇線的材料與所述水平電極的材料可以實(shí)質(zhì)相同。
所述堆疊還可以包括在豎直方向上處于多個(gè)水平電極之間的模塑層，并且所述模塑層與所述豎直電極之間的間隔可以大于所述水平電極與所述豎直電極之間的間隔。
所述器件還可以包括處于所述水平電極與所述豎直電極之間的存儲(chǔ)器圖案。所述存儲(chǔ)器圖案在多個(gè)水平電極的至少一個(gè)的水平面處的第一水平厚度可以小于所述存儲(chǔ)器圖案在所述模塑層的水平面處的第二水平厚度。
所述堆疊還可以包括在豎直方向上處于多個(gè)水平電極之間的模塑層以及處于所述水平電極與所述豎直電極之間的整流元件(rectifying element)。所述模塑層與所述豎直電極之間的間隔可以不同于所述整流元件與所述豎直電極之間的間隔。
所述器件還可以包括處于所述水平電極與所述豎直電極之間的存儲(chǔ)器圖案。所述存儲(chǔ)器圖案可以包含硫族化物、構(gòu)造為展示磁阻屬性的層疊結(jié)構(gòu)、鈣鈦礦化合物、和過(guò)渡金屬氧化物中的至少一種。
根據(jù)本發(fā)明思想的示例實(shí)施例，一種三維半導(dǎo)體器件可以包括:選擇線組，其包括彼此連接的第一選擇線和第二選擇線；多條字線，其順序地堆疊在所述第一選擇線和所述第二選擇線的每一條上；多個(gè)豎直電極，其在所述第一選擇線與所述第二選擇線之間布置成一行；多個(gè)位線插塞，其在所述選擇線組的兩側(cè)中的每一側(cè)上都布置成一行；以及位線，其與所述多條字線交叉并且將所述多個(gè)位線插塞彼此連接。
所述多條字線可以彼此電隔離，并從而可以構(gòu)造為彼此具有不同電壓。
所述多條字線可以界定第一溝槽和多個(gè)第二溝槽。所述多個(gè)豎直電極可以處于所述第一溝槽中。所述多個(gè)位線插塞可以處于所述多個(gè)第二溝槽中。所述多個(gè)第二溝槽的每一個(gè)都可以具有足以跨越多條位線的長(zhǎng)度。
所述第一溝槽可以具有足以跨越多個(gè)位線的長(zhǎng)度。
在示例實(shí)施例中，所述第一選擇線和所述第二選擇線的每一個(gè)都可以具有與所述第一選擇線和所述第二選擇線上的多條字線的平面形狀和平面位置實(shí)質(zhì)相同的平面形狀和平面位置。
所述第一選擇線和所述第二選擇線與所述豎直電極之間的水平距離可以實(shí)質(zhì)上等于所述多條字線與所述豎直電極之間的水平距離。
所述第一選擇線和所述第二選擇線與所述位線插塞之間的水平距離可以實(shí)質(zhì)上等于多條字線與所述位線插塞之間的水平距離。
所述器件還可以包括位于所述選擇線組下方的多個(gè)有源圖案。所述多個(gè)有源圖案的每一個(gè)可以包括彼此隔開的一對(duì)漏極區(qū)、處于所述一對(duì)漏極區(qū)之間的源極區(qū)、以及處于所述一對(duì)漏極區(qū)與所述源極區(qū)之間的一對(duì)溝道區(qū)。所述豎直電極可以耦接到所述源極區(qū)。所述位線插塞可以耦接到所述一對(duì)漏極區(qū)，并且所述第一選擇線和所述第二選擇線可以面對(duì)所述一對(duì)溝道區(qū)。
所述一對(duì)漏極區(qū)中的每一個(gè)的寬度可以與所述第一選擇線和所述第二選擇線中之一重疊。所述一對(duì)漏極區(qū)中的每一個(gè)與所述第一選擇線和所述第二選擇線中之一重疊的寬度可以與下列中的至少一個(gè)不同:所述源極區(qū)與所述第一選擇線重疊的第一寬度以及所述源極區(qū)的與所述第二選擇線重疊的第二寬度。
所述第一選擇線和所述第二選擇線的材料可以與所述多條字線的材料實(shí)質(zhì)相同。
所述器件還可以包括在豎直方向上處于所述多條字線之間的多個(gè)模塑層，并且所述模塑層與所述豎直電極之間的間隔可以大于所述多條字線中的至少一條與所述豎直電極之間的間隔。
所述器件還可以包括處于所述多條字線與所述豎直電極之間的存儲(chǔ)器圖案。所述存儲(chǔ)器圖案在所述多條字線中的至少一條的水平面處的第一水平厚度可以小于所述存儲(chǔ)器圖案在所述多個(gè)模塑層中的至少一個(gè)的水平面處的第二水平厚度。
所述器件還可以包括處于所述多條字線與所述豎直電極之間的存儲(chǔ)器圖案。所述存儲(chǔ)器圖案可以包含硫族化物、構(gòu)造為展示磁阻屬性的層疊結(jié)構(gòu)、鈣鈦礦化合物、和過(guò)渡金屬氧化物中的至少一種。
根據(jù)本發(fā)明思想的示例實(shí)施例，一種三維半導(dǎo)體器件可以包括:電極結(jié)構(gòu)，其包括襯底上的多個(gè)堆疊；多條位線，其處于所述電極結(jié)構(gòu)上并且與所述多個(gè)堆疊交叉；豎直電極，其穿透所述電極結(jié)構(gòu)；以及多個(gè)位線插塞，其穿透所述電極結(jié)構(gòu)，所述多個(gè)位線插塞的每一個(gè)連接到對(duì)應(yīng)的一條位線。每個(gè)堆疊都可以包括一條選擇線和順序地堆疊在所述選擇線上的多條字線。所述多個(gè)堆疊中的奇數(shù)堆疊在同一水平面處所包括的字線可以彼此連接，并且所述多個(gè)堆疊中的偶數(shù)堆疊在同一水平面處所包括的字線可以彼此連接。每個(gè)奇數(shù)堆疊中的選擇線可以連接到位于該奇數(shù)堆疊右側(cè)的偶數(shù)堆疊中的選擇線，從而構(gòu)成一個(gè)選擇線組。所述豎直電極可以位于所述選擇線組內(nèi)，并且所述多個(gè)位線插塞可以位于多個(gè)所述選擇線組之間。
根據(jù)本發(fā)明思想的示例實(shí)施例，一種三維半導(dǎo)體器件包括:選擇晶體管，其包括被襯底的溝道區(qū)沿第一方向分開的所述襯底的第一摻雜區(qū)和第二摻雜區(qū)、在所述溝道區(qū)的上方沿著與所述第一方向相交的第二方向延伸的選擇線，所述選擇晶體管被構(gòu)造為對(duì)耦接到所述襯底的第一摻雜區(qū)的位線與處于所述襯底的第二摻雜區(qū)上的豎直電極之間的電連接進(jìn)行控制；以及堆疊在所述選擇晶體管上的多條字線，所述多條字線沿所述第一方向的寬度實(shí)質(zhì)上等于所述選擇線沿所述第一方向的寬度。
所述選擇晶體管還可以包括處于所述溝道區(qū)與所述選擇線之間的柵極絕緣層。
所述器件還可以包括處于所述豎直電極與所述選擇晶體管和所述多條字線中至少一個(gè)之間的存儲(chǔ)器圖案。所述豎直電極與所述選擇晶體管之間沿所述第一方向的距離實(shí)質(zhì)上等于所述豎直電極與所述多條字線中至少一條之間沿所述第一方向的距離。
所述器件還可以包括包圍所述多條字線中每一條字線的至少兩個(gè)表面和所述選擇線的至少兩個(gè)表面的存儲(chǔ)器圖案。
所述器件可以包括:所述襯底上的多個(gè)隔離圖案，其定義了在所述第一方向上延伸的多個(gè)有源區(qū)并且所述多個(gè)隔離圖案在所述第二方向上被隔開；以及所述多個(gè)隔離圖案上方的多條位線。每個(gè)有源區(qū)可以包括沿所述第一方向交替地布置的多個(gè)第一摻雜區(qū)、多個(gè)溝道區(qū)和多個(gè)第二摻雜區(qū)。所述器件還可以包括分別處于所述多個(gè)第二摻雜區(qū)上的多個(gè)豎直電極、多個(gè)位線插塞、和多個(gè)選擇晶體管。所述多個(gè)位線插塞的每一個(gè)都可以將所述多個(gè)第一摻雜區(qū)中的一個(gè)連接到所述多條位線中的一條。所述多個(gè)選擇晶體管每一個(gè)都可以被構(gòu)造為:對(duì)所述多條位線中被耦接到所述襯底的多個(gè)第一摻雜區(qū)之一的一條位線與處于所述襯底的多個(gè)第二摻雜區(qū)上的多個(gè)豎直電極之一之間的電連接進(jìn)行控制。


根據(jù)下文結(jié)合附圖作出的描述將會(huì)更清楚地理解示例實(shí)施例。附圖表示出本文所述的非限制性示例實(shí)施例。
圖1是示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣列區(qū)域的一部分的電路圖2A至圖1lA是示出根據(jù)本發(fā)明思想的示例實(shí)施例制造3D半導(dǎo)體器件的方法的透視圖2B至圖1lB是分別沿圖2A至圖1lA的線1_1’和11-11’截取的截面圖12A和圖13A是示出根據(jù)本發(fā)明思想的示例實(shí)施例制造3D半導(dǎo)體器件的方法的透視圖12B和圖13B是分別沿圖12A和圖13A的線1_1’和11-11’截取的截面圖14A是示出根據(jù)本發(fā)明思想的示例實(shí)施例制造3D半導(dǎo)體器件的方法的透視圖14B是沿圖14A的線1_1’和ΙΙ_ΙΓ截取的截面圖15是示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣列區(qū)域的電路圖16至圖19是示意性示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣列區(qū)域的透視圖20至圖22是示意性示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣列區(qū)域的互連結(jié)構(gòu)的示意圖23是示出根據(jù)本發(fā)明思想的示例實(shí)施例選擇3D半導(dǎo)體器件中的特定存儲(chǔ)器單元的方法的示意圖24至圖32是根據(jù)本發(fā)明思想的一些示例實(shí)施例的3D半導(dǎo)體器件的截面圖；以及
圖33和圖34是包括根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件在內(nèi)的電子裝置的框圖。
應(yīng)當(dāng)注意，這些附圖意在說(shuō)明具體示例實(shí)施例中使用的方法、結(jié)構(gòu)和/或材料的一般特征以及對(duì)下文提供的文字描述進(jìn)行補(bǔ)充。但這些附圖不是為了規(guī)定比例并且可以不精確地反映任何給定實(shí)施例的精確結(jié)構(gòu)或性能特征，并且不應(yīng)被解釋為對(duì)示例實(shí)施例所包含的值或?qū)傩缘姆秶亩x或限制。例如，為清楚起見可能縮小或放大了分子、層、區(qū)域和 /或構(gòu)件的相對(duì)厚度和位置。各個(gè)附圖中使用相同附圖標(biāo)記意在指示存在相同的元件或特征。
具體實(shí)施方式
現(xiàn)在將參照示出了一些示例實(shí)施例的附圖來(lái)更全面地描述本發(fā)明思想的示例實(shí)施例。然而，本發(fā)明思想的示例實(shí)施例可以以許多不同形式實(shí)現(xiàn)，并且不應(yīng)被認(rèn)為局限于本文所述的實(shí)施例；相反，提供這些示例實(shí)施例是使得本公開透徹和完整，并且將示例實(shí)施例的思想完全傳達(dá)給本領(lǐng)域技術(shù)人員。在附圖中，為清楚起見夸大了層和區(qū)域的厚度。附圖中的相同附圖標(biāo)記代表相同元件，因而將會(huì)省略其描述。
將會(huì)理解，當(dāng)稱一個(gè)元件被“連接”或“耦接”到另一元件時(shí)，其可以直接連接或耦接到另一元件，或者可以存在中間元件。相反，當(dāng)稱一個(gè)元件被“直接連接”或“直接耦接” 到另一元件時(shí)，不存在中間元件。本文所使用的術(shù)語(yǔ)“和/或”包括相關(guān)列出項(xiàng)的一個(gè)或多個(gè)的任何及所有組合。用于描述元件或?qū)又g的關(guān)系的其他詞語(yǔ)應(yīng)當(dāng)以類似方式進(jìn)行解釋 (例如，“之間”與“直接之間”，“相鄰”與“直接相鄰”，“在……上”與“直接在……上”)。
將會(huì)理解，盡管本文可能使用術(shù)語(yǔ)“第一”、“第二”來(lái)描述各種元件、組件、區(qū)域、層和/或部分，然而這些元件、組件、區(qū)域、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)所限制。這些術(shù)語(yǔ)僅用來(lái)將一個(gè)元件、組件、區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分相區(qū)分。因此， 下文討論的第一元件、組件、區(qū)域、層或部分也可以稱為第二元件、組件、區(qū)域、層或部分而不脫離示例實(shí)施例的指教。
本文為方便起見可能使用諸如“之下”、“在……下方”、“下部”、“上方”、“上部”等空間相對(duì)術(shù)語(yǔ)來(lái)描述附圖中示出的一個(gè)元件或特征與其他(多個(gè))元件或特征之間的關(guān)系。 將會(huì)理解，這些空間相對(duì)術(shù)語(yǔ)意在涵蓋器件在除附圖所示方位之外的其它使用或操作中的不同方位。例如，如果附圖中的器件被翻轉(zhuǎn)，則描述為“在其他元件或特征下方”或“其他元件或特征之下”的元件將由此被定位為在其他元件或特征的“上方”。因此，示例性術(shù)語(yǔ) “在……下方”可以涵蓋上方和下方兩種方位。器件還可能以其他方式定位(旋轉(zhuǎn)90度或其他方位)并相應(yīng)地解釋本文使用的空間相對(duì)描述詞。
本文使用的術(shù)語(yǔ)僅用于描述具體實(shí)施例，而不意在限制示例實(shí)施例。如本文所使用的，單數(shù)形式“一”、“一個(gè)”和“該”意在還包括復(fù)數(shù)形式，除非上下文清楚地另有指示。還會(huì)理解，本文要是使用了“包括”、“包括……的”、“包含”和/或“包含……的”，則其指定了所述特征、整體、步驟、操作、元件和/或組件的存在，但不排除還存在或添加有一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組。
本文將參照作為理想化的示例性實(shí)施例(以及中間結(jié)構(gòu))的示意圖的截面圖描述本發(fā)明思想的示例實(shí)施例。因此，例如作為制造技術(shù)和/或容差的結(jié)果可以預(yù)期與圖示的形狀有所不同。因此，本發(fā)明思想的示例實(shí)施例不應(yīng)當(dāng)被理解成受限于本文所示出的區(qū)域的具體形狀，而是應(yīng)當(dāng)包括例如作為制造的結(jié)果而導(dǎo)致的形狀偏差。例如，被示為矩形的注入?yún)^(qū)在其邊緣處可以具有圓形的或彎曲的特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣地，通過(guò)注入形成的掩埋區(qū)可能會(huì)導(dǎo)致一些注入發(fā)生在掩埋區(qū)與進(jìn)行注入所經(jīng)過(guò)的表面之間的區(qū)域內(nèi)。因此，圖中所示出的區(qū)域本質(zhì)上是示意性的，并且其形狀不意在示出器件區(qū)域的實(shí)際形狀，并且不意在限制示例實(shí)施例的范圍。
除非另行定義，否則本文所使用的所有術(shù)語(yǔ)(其中包括技術(shù)和科學(xué)術(shù)語(yǔ))具有與本發(fā)明思想的示例實(shí)施例所屬的領(lǐng)域中的技術(shù)人員通常所理解的相同含義。還會(huì)理解的是， 比如在常用字典中所定義的術(shù)語(yǔ)應(yīng)當(dāng)被解釋為具有與相關(guān)領(lǐng)域的情境中一致的含義，而不應(yīng)當(dāng)按照理想化或過(guò)于正式的意義來(lái)說(shuō)明(除非在本文明確地如此定義)。
圖1是示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣列區(qū)域的一部分的電路圖。
參照?qǐng)D1，可以提供選擇晶體管SST 以將第一節(jié)點(diǎn)NI與第二節(jié)點(diǎn)N2連接?？梢栽谶x擇晶體管SST上方提供位線BL。位線BL可以經(jīng)由位線插塞BLP連接到第一節(jié)點(diǎn)NI?？梢栽谖痪€BL與選擇晶體管SST之間提供多個(gè)字線WL，并且可以將豎直電極VE連接到第二 節(jié)點(diǎn)N2。可以將多個(gè)存儲(chǔ)器元件ME并聯(lián)到豎直電極VE。每個(gè)存儲(chǔ)器元件ME可以連接到 對(duì)應(yīng)的一條字線WL。換句話說(shuō)，每條字線WL可以經(jīng)由對(duì)應(yīng)的一個(gè)存儲(chǔ)器元件ME并聯(lián)到豎 直電極VE。
選擇晶體管SST可以包括用作其柵極電極的選擇線SL。在示例實(shí)施例中，選擇線 SL可以與字線WL平行。
可以使用根據(jù)本發(fā)明思想的示例實(shí)施例的制造方法來(lái)實(shí)現(xiàn)圖1的3D半導(dǎo)體器件。
圖2A至圖1lA是示出根據(jù)本發(fā)明思想的示例實(shí)施例制造3D半導(dǎo)體器件的方法的 透視圖，并且圖2B至圖1lB是分別沿圖2A至圖1lA的線1_1’和11-11’截取的截面圖。
參照?qǐng)D2A和圖2B，可以在襯底100上形成多個(gè)器件隔離圖案110以對(duì)有源區(qū)120 定界?？梢詫⒁r底100形成為包括半導(dǎo)體、絕緣體、導(dǎo)體及它們的組合中的至少一個(gè)。襯底 100可以是包含襯底的硅晶片或硅層，但是本發(fā)明思想的示例實(shí)施例不限于此。
每個(gè)器件隔離圖案110可以是線形圖案，其長(zhǎng)軸平行于特定方向(例如X方向)。另 夕卜，器件隔離圖案110可以彼此平行。因此，有源區(qū)120也可以彼此平行，并且有源區(qū)120 中的每一個(gè)可以是線形圖案。器件隔離圖案110可以由至少一種電介質(zhì)材料(比如氧化硅) 形成，但示例實(shí)施例不限于此。
參照?qǐng)D3A和圖3B，可以在有源區(qū)120的上部形成摻雜區(qū)130。可以將摻雜區(qū)130 二維地布置在襯底100上。例如，可以在每一個(gè)有源區(qū)120中沿器件隔離圖案110的長(zhǎng)軸 彼此隔開地形成若干摻雜區(qū)130。摻雜區(qū)130可以包括第二摻雜區(qū)132和第一摻雜區(qū)131， 每個(gè)第二摻雜區(qū)132都用作參照?qǐng)D1描述的第一節(jié)點(diǎn)NI，并且每個(gè)第一摻雜區(qū)131都用作 第二節(jié)點(diǎn)N2?？梢匝仄骷綦x圖案110的長(zhǎng)軸交替地布置第一摻雜區(qū)131和第二摻雜區(qū) 132。第一摻雜區(qū)131和第二摻雜區(qū)132可以包含注入其中的η型或P型雜質(zhì)，比如硼、鋁、 磷、和/或砷，但示例實(shí)施例不限于此。
摻雜區(qū)130的形成可以包括:在器件隔離圖案110上形成掩模圖案(未示出)從而 與源區(qū)120交叉，并隨后使用掩模圖案作為離子掩模來(lái)執(zhí)行離子注入工藝。
在示例實(shí)施例中，可以在器件隔離圖案110的形成之前形成摻雜區(qū)130。另外，可 以額外地執(zhí)行至少一個(gè)離子注入工藝以將雜質(zhì)注入有源區(qū)120或襯底100中。例如，可以 將雜質(zhì)注入有源區(qū)120中以調(diào)節(jié)選擇晶體管SST的閾值電壓，或者可以執(zhí)行離子注入工藝 以在襯底100中形成阱區(qū)域。這些額外的離子注入工藝可以在器件隔離圖案110的形成之 前或之后執(zhí)行。
參照?qǐng)D4Α和圖4Β，可以在提供有摻雜區(qū)130的結(jié)構(gòu)上形成柵極絕緣層210，并且 可以在柵極絕緣層210上形成層疊結(jié)構(gòu)200。層疊結(jié)構(gòu)200可以包括交替地堆疊在柵極絕 緣層210上的多個(gè)犧牲層220和多個(gè)模塑層230。
柵極絕緣層210可以包括氧化硅和諸如氧化鉿、氧化鋁、氧化鋅之類的高k電介質(zhì) 材料中的至少一個(gè)，但示例實(shí)施例不限于此。在示例實(shí)施例中，可以通過(guò)對(duì)有源層120的頂 表面進(jìn)行熱氧化來(lái)形成柵極絕緣層210。作為替代，柵極絕緣層210可以是使用沉積技術(shù)形 成的沉積層。
犧牲層220可以由利用相對(duì)于模塑層230的蝕刻選擇性而能夠被蝕刻的材料形 成。例如，可以選擇犧牲層220的材料以限制(和/或防止)模塑層230在蝕刻犧牲層220的后續(xù)工藝中被蝕刻。可以將蝕刻選擇性定量地表達(dá)為犧牲層220的材料與模塑層230的 材料的蝕刻率之比。在示例實(shí)施例中，犧牲層220可以是相對(duì)于一種或多種模塑層230材 料提供了大約1:10至大約1:200 (例如，大約1:30至大約1:100)的蝕刻選擇性的一種或 多種材料。例如，模塑層230可以是氧化硅和氮化硅中的至少一種，并且犧牲層200可以是 硅、氧化硅、碳化硅和氮化硅中的至少一種。可以將犧牲層220選擇為與模塑層230不同 的材料。在以下描述中，為便于理解本發(fā)明思想的示例實(shí)施例，將針對(duì)包括氧化硅的模塑層 230和包括氮化硅的犧牲層220來(lái)描述示例實(shí)施例。然而，示例實(shí)施例不限于氧化硅和氮化 娃，并且每個(gè)層不限于一種材料。
參照?qǐng)D5A和圖5B，可以將層疊結(jié)構(gòu)200圖案化以形成第一溝槽240，隨后可以形 成第一間隙填充層250以填充第一溝槽240。
可以形成第一溝槽240以暴露若干摻雜區(qū)130，并且可以將每個(gè)第一溝槽240形成 為與器件隔離圖案110交叉。在示例實(shí)施例中，可以將第一溝槽240形成為用來(lái)暴露第一 慘雜區(qū)131。
第一間隙填充層250可以包括至少一種絕緣材料。例如，第一間隙填充層250可 以包括旋涂玻璃(SOG)材料和氧化硅中的至少一種。在示例實(shí)施例中，可以以相對(duì)于犧牲 層220和模塑層230具有蝕刻選擇性的材料來(lái)形成第一間隙填充層250。
參照?qǐng)D6A和圖6B,可以形成豎直孔260以暴露位于第一溝槽240下方的第一摻雜 區(qū)131。其后，可以形成存儲(chǔ)器圖案270以覆蓋豎直孔260的內(nèi)壁，隨后可以形成第一插塞 280以填充豎直孔260的剩余空間。
豎直孔260的形成可以包括:在層疊結(jié)構(gòu)200上形成掩模圖案，隨后使用該掩模圖 案作為蝕刻掩模來(lái)將第一間隙填充層250圖案化。在示例實(shí)施例中，每個(gè)豎直孔260都可 以形成為具有比第一溝槽240大的寬度，如圖6A所示。
存儲(chǔ)器圖案270可以包括至少一種數(shù)據(jù)存儲(chǔ)材料。例如，存儲(chǔ)器圖案270可以包 括至少一種其電阻可被流過(guò)存儲(chǔ)器圖案270的電流選擇性地改變的可變電阻材料。
在示例實(shí)施例中，存儲(chǔ)器圖案270可以包括至少一種其電阻可被施加于其上的熱 能改變的材料(例如，硫族化物)。硫族化物可以是包括鋪(Sb)、締(Te)或硒(Se)中至少一 種的材料。例如，存儲(chǔ)器270可以包括由具有大約20至大約80原子百分比濃度的碲(Te)、 具有大約5至大約50原子百分比濃度的銻(Sb)和具有剩下濃度的鍺(Ge)所形成的硫族化 物。另外，用于存儲(chǔ)器圖案270的硫族化物還可以包括N、O、C、B1、In、B、Sn、S1、T1、Al、N1、 Fe、Dy或La中至少一種的雜質(zhì)。在示例實(shí)施例中，存儲(chǔ)器圖案270可以由GeBiTe、InSb、 GeSb和GaSb中之一形成。
在示例實(shí)施例中，存儲(chǔ)器圖案270可以包括鈣鈦礦化合物或過(guò)渡金屬氧化物中 的至少一種。例如，存儲(chǔ)器圖案270可以包括氧化鈮、氧化鈦、氧化鎳、氧化鋯、氧化釩、 PCMO ((Pr, Ca)MnO3)、氧化銀鈦、氧化鋇銀鈦、氧化銀錯(cuò)、氧化鋇錯(cuò)、或氧化鋇銀錯(cuò)中的至少 一種。此外，在示例實(shí)施例中，存儲(chǔ)器圖案270可以由除了數(shù)據(jù)存儲(chǔ)屬性以外還能夠顯示出 自整流屬性或非線性電流-電壓屬性的至少一種材料形成。
每個(gè)第一插塞280可以包括至少一種導(dǎo)電材料，比如摻雜半導(dǎo)體、金屬、導(dǎo)電金屬 氮化物、娃化物、和納米結(jié)構(gòu)(例如碳納米管或石墨烯(graphene))。
在示例實(shí)施例中，每個(gè)存儲(chǔ)器圖案270可以用作參照?qǐng)D1描述的存儲(chǔ)器元件ME，并且每個(gè)第一插塞280可以用作參照?qǐng)D1描述的豎直電極VE。
參照?qǐng)D7A和圖7B，可以將層疊結(jié)構(gòu)200圖案化以形成暴露了剩下的那些摻雜 區(qū)130的第二溝槽310。在示例實(shí)施例中，第二溝槽310的形成可以包括:形成頂蓋掩模 (capping mask)圖案300以覆蓋提供有第一插塞280的結(jié)構(gòu)，隨后使用該頂蓋掩模圖案300 作為蝕刻掩模來(lái)各向異性地蝕刻層疊結(jié)構(gòu)200。
可以將每個(gè)第二溝槽310形成為與器件隔離圖案110交叉。在示例實(shí)施例中，第二 溝槽310可以暴露第二摻雜區(qū)132。犧牲層220和模塑層230的側(cè)壁可以被第二溝槽310暴露。
如圖7A所示，在示例實(shí)施例中，每個(gè)第二溝槽310可以包括窄區(qū)域和寬度大于窄 區(qū)域的寬區(qū)域311。在每個(gè)第二溝槽310中，可以交替地布置窄區(qū)域和寬區(qū)域311并且使它 們彼此連接?？梢詫⒚總€(gè)寬區(qū)域311形成為暴露對(duì)應(yīng)的一個(gè)第二摻雜區(qū)132，并且可以將每 個(gè)窄區(qū)域形成為與對(duì)應(yīng)的一個(gè)器件隔離圖案110交叉。在示例實(shí)施例中，可以使用頂蓋掩 模圖案300作為硬掩模來(lái)將第二溝槽310圖案化。
參照?qǐng)D8A和圖SB，可以選擇性地去除犧牲層220以在模塑層230之間形成凹陷區(qū) 域320。凹陷區(qū)域320的形成可以包括:例如使用各向同性蝕刻技術(shù)來(lái)橫向地蝕刻被第二 溝槽310暴露的犧牲層220。
由于第二溝槽310具有類似于與器件隔離圖案110交叉的線的形狀，因此可以執(zhí) 行對(duì)犧牲層220的選擇性去除。例如，由于存在線形的第二溝槽310，所以可以對(duì)犧牲層220 施加蝕刻劑。
凹陷區(qū)域320可以延伸到第一溝槽240的邊界。例如，可以將凹陷區(qū)域320形成 為暴露第一間隙填充層250和存儲(chǔ)器圖案270的外側(cè)壁。
參照?qǐng)D9A和圖9B，可以形成水平電極330以填充凹陷區(qū)域320。每個(gè)水平電極 330可以形成為填充對(duì)應(yīng)的一個(gè)凹陷區(qū)域320。在示例實(shí)施例中，水平電極330可以用作參 照?qǐng)D1描述的字線WL和選擇線SL。
水平電極330的形成可以包括:形成導(dǎo)電層以填充凹陷區(qū)域320，并且從第二溝槽 310去除導(dǎo)電層以使得導(dǎo)電層局限于凹陷區(qū)域320的內(nèi)部空間中。在示例實(shí)施例中，導(dǎo)電 層可以形成為不填充第二溝槽310的整個(gè)區(qū)域；例如，可以將其形成為共形地覆蓋第二溝 槽310的內(nèi)表面。在該情況下，可以使用各向同性蝕刻工藝(例如濕式蝕刻工藝)來(lái)執(zhí)行對(duì) 導(dǎo)電層的去除。
水平電極330可以包括至少一種導(dǎo)電材料。例如，水平電極330可以由摻雜半導(dǎo) 體、金屬或金屬氮化物形成。在水平電極330由金屬材料或金屬氮化物形成的情況下，根據(jù) 本發(fā)明思想的半導(dǎo)體存儲(chǔ)器件可以實(shí)現(xiàn)改進(jìn)的操作速度。
參照?qǐng)D1OA和圖10B，可以形成第二插塞350，使得每個(gè)第二插塞350連接到對(duì)應(yīng) 的一個(gè)第二摻雜區(qū)132。在示例實(shí)施例中，每個(gè)第二插塞350可以用作參照?qǐng)D1描述的位線 插塞BLP。第二插塞350的形成可以包括:形成第二間隙填充層340以填充第二溝槽310， 并且形成第二插塞350以穿透第二間隙填充層340。
在示例實(shí)施例中，可以使用沉積技術(shù)之一來(lái)形成第二間隙填充層340，并且其沉積 厚度的范圍可以從窄區(qū)域的寬度到寬區(qū)域311的一半寬度。在該情況下，第二溝槽310的 窄區(qū)域完全被第二間隙填充層340填充，而寬區(qū)域311沒(méi)有完全被第二間隙填充層340填充。例如，沉積厚度的前述條件使得第二間隙填充層340能夠具有以自對(duì)準(zhǔn)方式在寬區(qū)域 311中形成的開口。
在使用沉積技術(shù)形成第二間隙填充層340的情況下，第二間隙填充層340可以覆蓋寬區(qū)域311的底表面。在示例實(shí)施例中，可以在第二插塞350的形成之前執(zhí)行各向異性蝕刻工藝以從寬區(qū)域311的底表面去除第二間隙填充層340。
第二插塞350的形成可以包括:在執(zhí)行了各向異性蝕刻工藝而得到的結(jié)構(gòu)上形成導(dǎo)電層，隨后執(zhí)行節(jié)點(diǎn)分離工藝?？梢詫?dǎo)電層形成為填充寬區(qū)域311中提供的開口并且連接到第二摻雜區(qū)132。作為節(jié)點(diǎn)分離工藝的結(jié)果，第二插塞350可以彼此二維地分離，SP， 它們中的每一個(gè)可以局限于對(duì)應(yīng)的一個(gè)寬區(qū)域311中。
參照?qǐng)D1lA和圖11B，可以在第二插塞350上形成上互連線360。可以將上互連線 360形成為與第一溝槽240和第二溝槽310交叉或者與水平電極330交叉，并且可以將每個(gè)上互連線360連接到位于其下方的若干個(gè)第二插塞350。在示例實(shí)施例中，每個(gè)上互連線 360可以用作參照?qǐng)D1描述的位線BL。
圖12A和圖13A是示出根據(jù)本發(fā)明思想的其他示例實(shí)施例制造3D半導(dǎo)體器件的方法，并且圖12B和圖13B是分別沿圖12A和圖13A的線H，和ΙΙ-ΙΓ截取的截面圖。為簡(jiǎn)明起見，不會(huì)更詳細(xì)地描述與前文示出并參照?qǐng)D2Α至圖1lA描述的元件和特征相似的本示例的元件和特征。根據(jù)如圖12Α、圖12Β、圖13Α和圖13Β所示的示例實(shí)施例的制造方法至少在兩個(gè)方面與根據(jù)參照?qǐng)D2Α至圖1lA描述的示例實(shí)施例的方法不同。
首先，如圖12Α和圖12Β所示，當(dāng)沿第二溝槽310的長(zhǎng)軸方向測(cè)量時(shí)，第二溝槽310 的寬度可以基本上是均勻的。例如，第二溝槽310在器件隔離圖案110上的寬度可以與其在第二摻雜區(qū)132上的寬度相等。其次，可以將水平電極330提供為層疊結(jié)構(gòu)200的一部分，而不通過(guò)在第二溝槽310形成之后執(zhí)行額外工藝來(lái)提供該水平電極330。換句話說(shuō)，層疊結(jié)構(gòu)200可以包括交替地堆疊在柵極絕緣層210上的多個(gè)導(dǎo)電層和多個(gè)絕緣層。在這些示例中，由于形成了第二溝槽310，所以層疊結(jié)構(gòu)200的導(dǎo)電層和絕緣層可以分別用作前述實(shí)施例的水平電極330和模塑層230。
由于將第二溝槽310形成為具有均勻?qū)挾?，因此在以參照?qǐng)D1OA描述的自對(duì)準(zhǔn)方式形成第二插塞350時(shí)可能存在困難。根據(jù)本發(fā)明思想的示例實(shí)施例，如圖13Α和圖13Β 所示，第二插塞350的形成可以包括:形成第二間隙填充層340以完全填充第二溝槽310， 將第二間隙填充層340圖案化以形成暴露第二摻雜區(qū)132的各開口，以及隨后用導(dǎo)電材料填充開口。在示例實(shí)施例中，可以額外形成絕緣隔片345以分別覆蓋各第二插塞350的側(cè)壁，并且依靠絕緣隔片345，第二插塞350可以與水平電極330電隔離。
可以以參照?qǐng)D2Α至圖1lA描述的相同方式來(lái)執(zhí)行制造工藝的其余步驟。
圖14Α是示出根據(jù)本發(fā)明思想的示例實(shí)施例制造3D半導(dǎo)體器件的方法的透視圖， 并且圖14Β是沿圖14Α的線1-1’和11-11’截取的截面圖。為簡(jiǎn)明起見，將不更詳細(xì)地描述與前文示出并參照?qǐng)D2Α至圖1lA描述的元件和特征相似的元件和特征。
參考回圖6Α和圖 6Β，可以選擇性地去除第一間隙填充層250以通過(guò)第一溝槽240 再次暴露存儲(chǔ)器圖案270的側(cè)壁。其后，可以對(duì)存儲(chǔ)器圖案270的暴露出來(lái)的側(cè)壁進(jìn)行蝕刻以暴露第一插塞280的側(cè)壁。因此,每一個(gè)存儲(chǔ)器圖案270都可以具有被第一溝槽240 水平地隔開的兩個(gè)部分,如圖14Α和圖14Β所不。存儲(chǔ)器圖案270的兩個(gè)隔開的部分可以用作能夠存儲(chǔ)彼此不同的數(shù)據(jù)的獨(dú)立數(shù)據(jù)存儲(chǔ)器，在此意義上，該隔開工藝可以有助于解 決數(shù)據(jù)干擾問(wèn)題。
此后，可以形成絕緣層(例如頂蓋掩模圖案300)以填充通過(guò)去除第一間隙填充層 250而形成的空的空間。該制造工藝的其余步驟可以按參照?qǐng)D2A至圖1lA描述的前述實(shí)施 例的那些步驟相同的方式來(lái)執(zhí)行。
圖15是示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣列區(qū)域的電 路圖，圖16至圖19是示意性示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣 列區(qū)域的透視圖。為簡(jiǎn)明起見，不會(huì)更詳細(xì)地描述與前文示出并參照?qǐng)D2A至圖1lA描述的 元件和特征相似的本示例的元件和特征。
參照?qǐng)D15，多個(gè)選擇晶體管SST可以經(jīng)由多個(gè)位線插塞BLP并聯(lián)到位線BL。每個(gè) 位線插塞BLP可以公共地連接到相鄰布置的一對(duì)選擇晶體管SST。
可以在位線BL與選擇晶體管SST之間提供多條字線WL和多個(gè)豎直電極VE。豎直 電極VE可以布置在各位線插塞BLP之間。例如，可以沿平行于位線BL的方向交替地布置 豎直電極VE和位線插塞BLP。此外，每個(gè)豎直電極VE可以公共地連接到相鄰布置的一對(duì)選 擇晶體管SST。
多個(gè)存儲(chǔ)器元件ME可以并聯(lián)到每個(gè)豎直電極VE。每個(gè)存儲(chǔ)器元件ME可以連接到 對(duì)應(yīng)的一條字線WL。例如，每條字線WL可以經(jīng)由對(duì)應(yīng)的一個(gè)存儲(chǔ)器元件ME連接到對(duì)應(yīng)的 一個(gè)豎直電極VE。
每個(gè)選擇晶體管SST都可以包括用作其柵極電極的選擇線SL。在示例實(shí)施例中， 選擇線SL可以平行于字線WL。
參照?qǐng)D16至圖19，可以在襯底100上提供多個(gè)上互連線360，以用作圖15的位線 BL0襯底100可以包括平行于上互連線360的多個(gè)有源區(qū)120。可以由提供于襯底100中 的多個(gè)器件隔離圖案110對(duì)有源區(qū)120定界。在俯視圖中，器件隔離圖案110可以位于上 互連線360之間并且具有平行于上互連線360的長(zhǎng)軸。
在每個(gè)有源區(qū)120中，可以存在布置于沿平行于上互連線360的方向的行中的多 個(gè)摻雜區(qū)130。摻雜區(qū)130可以彼此隔開以定義溝道區(qū)C。摻雜區(qū)130可以包括彼此交替 布置的多個(gè)第一摻雜區(qū)131和多個(gè)第二摻雜區(qū)132。
在襯底100上可以二維地布置多個(gè)第一插塞280。第一插塞280可以用作圖15的 豎直電極VE，并且它們每一個(gè)都可以連接到對(duì)應(yīng)的一個(gè)第一摻雜區(qū)131。
在襯底100上可以二維地布置多個(gè)第二插塞350。第二插塞350可以用作圖15的 位線插塞BLP，并且它們每一個(gè)都可以連接到對(duì)應(yīng)的一個(gè)第二摻雜區(qū)132。
可以在溝道區(qū)上提供多個(gè)水平電極330以與器件隔離圖案110交叉。水平電極 330可以用作圖15的字線WL和選擇線SL。多個(gè)水平電極330可以順序地堆疊在每個(gè)溝道 區(qū)上。在示例實(shí)施例中，最低的一個(gè)水平電極330可以用作選擇線SL，而其余水平電極330 可以用作字線WL。
水平電極330可以與第一插塞280和第二插塞350兩者都水平地隔開。例如，用 作圖15的存儲(chǔ)器元件ME的存儲(chǔ)器圖案270可以插入水平電極330與第一插塞280之間， 并且絕緣層(例如圖1OA和圖1OB的第二間隙填充層340)可以插入水平電極330與第二插 塞350之間。
每個(gè)第一插塞280可以用作將對(duì)應(yīng)的一個(gè)第一摻雜區(qū)131與用作字線WL的水平 電極330相連的導(dǎo)電路徑。例如，第一插塞280可以連接到第一摻雜區(qū)131，但與上互連線 360隔開。每個(gè)第二插塞350可以用作將對(duì)應(yīng)的一個(gè)第二摻雜區(qū)132與對(duì)應(yīng)的一個(gè)位線BL 相連的導(dǎo)電路徑。如上所述，每個(gè)第二插塞350都可以通過(guò)絕緣層與水平電極330隔開。
在使用參照?qǐng)D2A至圖1lA描述的制造方法的情況下，可以將每個(gè)第二插塞350形 成為具有圓柱體形狀，如圖17所示。在圖17中，附圖標(biāo)記C指示溝道。相反，在使用參照 圖12A和圖13A描述的制造方法的情況下，可以將每個(gè)第二插塞350形成為具有如圖16所 示的長(zhǎng)方體形狀。
在使用參照?qǐng)D14A描述的制造方法的情況下，可以將每個(gè)存儲(chǔ)器圖案270形成為 包括彼此水平地隔開的兩個(gè)部分，如圖18所示。例如，每個(gè)存儲(chǔ)器圖案270可以包括覆蓋 第一插塞280的左側(cè)壁的第一部分和覆蓋第一插塞280的右側(cè)壁并與第一部分隔開的第二 部分。
根據(jù)本發(fā)明思想的示例實(shí)施例，如圖19所示，可以分別在第一插塞280下方提供 導(dǎo)電圖案99，并且可以分別在存儲(chǔ)器圖案270下方提供下絕緣圖案215。將參照?qǐng)D27和圖 28更詳細(xì)地描述這些特征。
圖20至圖22是示出根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件的單元陣列 區(qū)域的互連結(jié)構(gòu)的示意圖。詳細(xì)地說(shuō)，圖20示出字線WL的連接構(gòu)造的一個(gè)示例，圖21示 出選擇線SL的連接構(gòu)造的一個(gè)示例，圖22示范性示出單元陣列區(qū)域中的互連線的三維相 對(duì)布置。為簡(jiǎn)明起見，不會(huì)更詳細(xì)地描述與前文示出并參照?qǐng)D1和圖15描述的元件和特征 相似的本示例的元件和特征。
參照?qǐng)D20和圖21，可以在每個(gè)位線BL下方交替地布置位線插塞BLP和豎直電極 VE。位線BL可以分別耦接到位線驅(qū)動(dòng)器BLD。
可以將字線WLl至WL16提供為與位線BL交叉。每條字線WLl至WL16可以提供 在位線插塞BLP的列與豎直電極VE的列之間。每條字線WLl至WL16可以連接到第一字線 驅(qū)動(dòng)器WLDl和第二字線驅(qū)動(dòng)器WLD2中的任一個(gè)。例如，字線WLl至WL16中的奇數(shù)字線可 以連接到第一字線驅(qū)動(dòng)器WLD1，而字線WLl至WL16中的偶數(shù)字線可以連接到第二字線驅(qū)動(dòng) 器WLD2。包括位線BL的單元陣列區(qū)域可以提供在第一字線驅(qū)動(dòng)器WLDl與第二字線驅(qū)動(dòng)器 WLD2之間。在示例實(shí)施例中，由字線WLl至WL16中的奇數(shù)字線構(gòu)成的組和由字線WLl至 WL16中的偶數(shù)字線構(gòu)成的組中的每一個(gè)都可以提供為具有指狀結(jié)構(gòu)，如圖20所示。
可以將選擇線SLl至SL14提供為與位線BL交叉。與字線WLl至WL16類似，可以 將每條選擇線SLl至SL14提供在位線插塞BLP的列與豎直電極VE的列之間。例如，在每 條選擇線SLl至SL14上可以堆疊多條字線WL，如圖16至圖19所示。
選擇線SLl至SL14可以構(gòu)成多個(gè)選擇線組，每個(gè)選擇線組可以包括彼此相鄰布置 的一對(duì)選擇線。在示例實(shí)施例中，每個(gè)選擇線組可以構(gòu)成選擇線SLl至SL14中的位于沿著 與位線BL交叉的方向布置的豎直電極VE兩側(cè)上的兩條選擇線。換句話說(shuō)，豎直電極VE可 以位于每個(gè)選擇線組之內(nèi)，而位線插塞BLP可以位于一對(duì)不同選擇線組之間。
如圖21所示，可以將每個(gè)選擇線組連接到選擇線驅(qū)動(dòng)器SSDl至SSD7中對(duì)應(yīng)的一 個(gè)，選擇線驅(qū)動(dòng)器可以構(gòu)造為能夠彼此獨(dú)立地操作。
同時(shí)，圖20示出布置在特定水平面處的字線的一個(gè)布置示例，但是根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件可以包括在每個(gè)水平面上被布置為具有與圖20所示構(gòu) 造相同的構(gòu)造的字線。例如，如圖22所示，可以將字線驅(qū)動(dòng)器WLDll至WLD14和WLD21至 WLD24構(gòu)造為能夠獨(dú)立地控制每一水平面上布置的字線，并且可以將一些字線驅(qū)動(dòng)器(例如 WLDll至WLD14)構(gòu)造為控制偶數(shù)字線，而可以將其他字線驅(qū)動(dòng)器(例如WLD21至WLD24)構(gòu) 造為控制奇數(shù)字線。
圖23是示出根據(jù)本發(fā)明思想的示例實(shí)施例選擇3D半導(dǎo)體器件中的特定存儲(chǔ)器單 元的方法的示意圖。
如圖23所示，通過(guò)選擇位線驅(qū)動(dòng)器BLD之一、選擇線驅(qū)動(dòng)器SSDl至SSD3之一和 字線驅(qū)動(dòng)器WLDl和WLD2之一來(lái)唯一地選擇三維布置的各存儲(chǔ)器單元中的一個(gè)。
例如，如果選擇了位線驅(qū)動(dòng)器BLD之一和選擇線驅(qū)動(dòng)器SSDl至SSD3之一，則可 以選擇位于與其相連的導(dǎo)線的交點(diǎn)處的一對(duì)選擇晶體管SST。盡管如此，由于所選的兩個(gè) 選擇晶體管SST構(gòu)造為共享一個(gè)豎直電極VE，因此該選擇使得能夠選擇特定的一個(gè)豎直電 極VE。此外，如圖22所示，由于布置在每個(gè)豎直電極VE兩側(cè)的一對(duì)字線WL是彼此電隔離 的，因此選擇它們中之一使得能夠形成將一個(gè)字線與一個(gè)位線經(jīng)由插入它們之間的一個(gè)存 儲(chǔ)器單元進(jìn)行連接的唯一路徑。
圖24至圖32是根據(jù)本發(fā)明思想的一些示例實(shí)施例的3D半導(dǎo)體器件的截面圖。根 據(jù)本發(fā)明思想的示例實(shí)施例的前述3D半導(dǎo)體器件可以構(gòu)造為具有至少一個(gè)下文將說(shuō)明的 特征。
如圖16至圖19所示，每個(gè)選擇線SL至少在特定區(qū)域中可以具有與其上堆疊的字 線WL基本上相同的平面形狀和平面構(gòu)造。例如，可以將選擇線SL和字線WL形成為具有彼 此垂直對(duì)準(zhǔn)的側(cè)壁，如圖24至圖26、圖29和圖30所示。作為替代，選擇線SL與豎直電極 VE之間的橫向距離可以基本上等于字線WL與豎直電極VE之間的橫向距離。類似地，選擇 線SL與位線插塞BLP之間的橫向距離可以基本上等于字線WL與位線插塞BLP之間的橫向 距離。
在示例實(shí)施例中，選擇線SL可以由與字線WL基本相同的材料形成。在其他示例 實(shí)施例中，選擇線SL和字線WL可以由彼此不同的材料形成，以及/或者可以彼此不對(duì)準(zhǔn)。 例如，在形成了用作選擇線SL的一個(gè)水平電極330之后，可以緊接著形成用作字線WL的其 他水平電極330。換句話說(shuō)，可以在參照?qǐng)D4A描述的層疊結(jié)構(gòu)200形成之前執(zhí)行用于形成 選擇線SL的額外工藝。
此外，在形成層疊結(jié)構(gòu)200之前，可以將選擇線SL圖案化以形成暴露第一摻雜區(qū) 131的開口。在示例實(shí)施例中，可以用層間電介質(zhì)225和穿透該層間電介質(zhì)225的連接電極 282填充開口，如圖28所示。作為替代，可以用下絕緣隔片215和導(dǎo)電圖案99填充開口。
在示例實(shí)施例中，如參照?qǐng)D2A至圖4A所述，可以在形成摻雜區(qū)130之后形成層疊 結(jié)構(gòu)200，并且可以在形成層疊結(jié)構(gòu)200之后形成第一和第二溝槽240和310。因此，可以 不將水平電極330用作掩模來(lái)形成摻雜區(qū)130。在此意義上，選擇線SL與第一摻雜區(qū)131 和第二摻雜區(qū)132之間的相對(duì)布置可以與將水平電極330用作掩模以形成第一摻雜區(qū)131 和第二摻雜區(qū)132的實(shí)施例不同。例如，第一摻雜區(qū)131和第二摻雜區(qū)132可以在與相鄰 的選擇線SL重疊的寬度和面積方面彼此不同。假設(shè)將D(L1，L2)定義為如圖24至圖27所 示的第一摻雜區(qū)131與相鄰選擇線SL重疊的左區(qū)域與右區(qū)域的寬度之差。在示例實(shí)施例中，以這種表示法，D (LI，L2)、D (LI，L3)、D (LI，L4)、D (L2，L3)、D (L2，L4)或 D (L3，L4)中的至少一個(gè)值可以不同于零。
在示例實(shí)施例中，存儲(chǔ)器圖案270可以包括形狀像管子的側(cè)壁部分和從側(cè)壁部分 向內(nèi)延伸的底部，如圖24和圖27至圖30示意性示出。豎直電極VE可以包括布置在存儲(chǔ)器 圖案270底部上并且形狀像管子的隔片電極281以及穿透該隔片電極281的連接電極282， 連接電極282可以如圖24、圖29和圖30所示連接到第一摻雜區(qū)131，或者可以如圖27所 示連接到插入第一摻雜區(qū)131與存儲(chǔ)器圖案270之間的導(dǎo)電圖案99。
根據(jù)本發(fā)明思想的示例實(shí)施例，如圖25所示，可以將存儲(chǔ)器圖案270提供在局限 于在水平方向上處在豎直電極VE與水平電極330之間并在豎直方向上處在各模塑層230 之間的空間中。
根據(jù)本發(fā)明思想的示例實(shí)施例，如圖26所示，存儲(chǔ)器圖案270可以包括覆蓋水平 電極330的頂表面和底表面的水平部分。此外，存儲(chǔ)器圖案270還可以包括布置在豎直電 極VE與水平電極330之間的豎直部分，以在豎直方向上連接存儲(chǔ)器圖案270的各水平部 分。存儲(chǔ)器圖案270可以不覆蓋與位線插塞BLP相鄰的水平電極330的側(cè)壁。在形成參照 圖9A描述的水平電極330之前形成存儲(chǔ)器圖案270以覆蓋凹陷區(qū)域320的情況下，可以將 存儲(chǔ)器圖案270形成為具有圖26所示的結(jié)構(gòu)。
第二插塞350或位線插塞BLP可以插入襯底100或第二摻雜區(qū)132 —定深度，如 圖24至圖30所示。盡管未示出，然而第二間隙填充層340也可以插入襯底100或第二摻 雜區(qū)132 —定深度。在示例實(shí)施例中，第二插塞350的插入深度可以比第二間隙填充層340 的插入深度大。類似地，第一插塞280或豎直電極VE也可以插入其下的圖案(例如第一摻 雜區(qū)131或?qū)щ妶D案99) 一定深度，如圖25至圖28示意性示出的那樣。
在示例實(shí)施例中，如圖29和圖30所示，模塑層230與豎直電極VE之間的橫向間 距Wl可以大于水平電極330與豎直電極VE之間的橫向間距W2。例如，可以在形成參照?qǐng)D 8A描述的凹陷區(qū)域320的期間對(duì)存儲(chǔ)器圖案270的暴露的外側(cè)壁進(jìn)行蝕刻。作為該額外蝕 刻的結(jié)果，可以得到如圖29所示的結(jié)構(gòu)。在一些修改實(shí)施例中，可以在存儲(chǔ)器圖案270與 模塑層230之間提供保護(hù)圖案272，如圖30所示。保護(hù)圖案272可以是可被提供來(lái)限制(和 /或防止)存儲(chǔ)器圖案270的前述側(cè)壁凹陷的蝕刻阻擋層的剩余物。
在示例實(shí)施例中，如圖31所示，可以在水平電極330與存儲(chǔ)器圖案270之間布置 額外圖案400，以便例如實(shí)現(xiàn)整流器件。
參照?qǐng)D32，可以在水平地處在豎直電極VE與額外圖案400之間的局限空間中提供 存儲(chǔ)器圖案270。存儲(chǔ)器圖案270可以在豎直方向上處在各模塑層230之間。結(jié)果，模塑層 230與豎直電極280之間的間隔可能不同于額外圖案400與豎直電極280之間的間隔。
圖33和圖34是包括根據(jù)本發(fā)明思想的示例實(shí)施例的3D半導(dǎo)體器件在內(nèi)的電子 裝置的框圖。
參照?qǐng)D33，包括根據(jù)本發(fā)明思想的示例實(shí)施例的半導(dǎo)體器件的電子裝置1300可 以用于個(gè)人數(shù)字助理(PDA)、膝上型計(jì)算機(jī)、移動(dòng)計(jì)算機(jī)、上網(wǎng)本、無(wú)線電話、蜂窩電話、數(shù)字 音樂(lè)播放器、有線或無(wú)線電子裝置中的一個(gè)或者包括上述至少兩項(xiàng)的復(fù)合電子裝置中。電 子裝置1300可以包括控制器1310，諸如小鍵盤、鍵盤、顯示器之類的輸入/輸出裝置1320， 存儲(chǔ)器1330和無(wú)線接口 1340，它們通過(guò)總線1350彼此結(jié)合?？刂破?310可以包括例如微處理器、數(shù)字信號(hào)處理器、微控制器等中的至少一個(gè)。存儲(chǔ)器1330可以構(gòu)造為存儲(chǔ)要由控 制器1310使用的命令代碼或者用戶數(shù)據(jù)。存儲(chǔ)器1330可以包括根據(jù)本發(fā)明思想的示例實(shí) 施例的半導(dǎo)體器件。電子裝置1300可以使用構(gòu)造為利用RF信號(hào)從無(wú)線通信網(wǎng)絡(luò)接收數(shù)據(jù) 或向其發(fā)送數(shù)據(jù)的無(wú)線接口 1340。無(wú)線接口 1340例如可以包括天線、無(wú)線收發(fā)器等。電 子裝置1300可以用于通信系統(tǒng)的通信接口協(xié)議中，比如CDMA、GSM、NADC, E-TDMA, WCDMA, CDMA2000、W1-F1、Muni W1-F1、Bluetooth、DECT、無(wú)線 USB、Flash_OFDM、IEEE 802.20,GPRS, iBurst、WiBro、WiMAX、WiMAX-Advanced, UMTS-TDD, HSPA, EVDO, LTE-Adcanced、MMDS 等。
參照?qǐng)D34，將描述包括根據(jù)本發(fā)明思想的示例實(shí)施例的半導(dǎo)體器件的存儲(chǔ)器系 統(tǒng)。存儲(chǔ)器系統(tǒng)1400可以包括用于存儲(chǔ)巨量數(shù)據(jù)的存儲(chǔ)器件1410以及存儲(chǔ)器控制器1420。 存儲(chǔ)器控制器1420控制存儲(chǔ)器件1410，以響應(yīng)于主機(jī)1430的讀/寫請(qǐng)求來(lái)讀取存儲(chǔ)在存 儲(chǔ)器件1410中的數(shù)據(jù)，或者將數(shù)據(jù)寫入存儲(chǔ)器件1410。存儲(chǔ)器控制器1420可以包括地址 映射表，其用于將從主機(jī)1430 (例如移動(dòng)裝置或計(jì)算機(jī)系統(tǒng))提供的地址映射到存儲(chǔ)器件 1410的物理地址。存儲(chǔ)器件1410可以是根據(jù)本發(fā)明思想的示例實(shí)施例的半導(dǎo)體器件。
可以使用各種各樣的封裝技術(shù)來(lái)對(duì)上文公開的半導(dǎo)體存儲(chǔ)器件進(jìn)行封裝。例如， 可以使用如下任一種封裝技術(shù)來(lái)封裝根據(jù)前述實(shí)施例的半導(dǎo)體存儲(chǔ)器件:疊層封裝(POP) 技術(shù)、球柵陣列(BGA)技術(shù)、芯片級(jí)封裝件(CSP)技術(shù)、帶引線塑料芯片載體(PLCC)技術(shù)、塑 料雙列直插式封裝(PDIP)技術(shù)、華夫組件芯片技術(shù)、華夫形式芯片技術(shù)、板上芯片(COB)技 術(shù)、陶瓷雙列直插式封裝(CERDIP)技術(shù)、塑料四方扁平封裝(PQFP)技術(shù)、薄型四方扁平封 裝(TQFP)技術(shù)、小外形集成電路封裝(SOIC)技術(shù)、超小外型封裝(SSOP)技術(shù)、薄型小外形 封裝(TSOP )技術(shù)、系統(tǒng)級(jí)封裝(SIP )技術(shù)、多芯片封裝(MCP )技術(shù)、晶圓級(jí)封裝(WFP )技術(shù)、 和晶圓級(jí)堆疊封裝(WSP)技術(shù)。
其中可以安裝根據(jù)本發(fā)明思想的示例實(shí)施例的半導(dǎo)體存儲(chǔ)器件的封裝件還可以 包括對(duì)該半導(dǎo)體存儲(chǔ)器件進(jìn)行控制的至少一個(gè)半導(dǎo)體器件(例如控制器和/或邏輯器件)。
根據(jù)本發(fā)明思想的示例實(shí)施例，提供了包括三維布置的阻性存儲(chǔ)器單元的半導(dǎo)體 存儲(chǔ)器件。該器件可以包括開關(guān)晶體管，每個(gè)開關(guān)晶體管都可以構(gòu)造為控制流過(guò)三維布置 的阻性存儲(chǔ)器單元的電流?？梢詫㈤_關(guān)晶體管形成為具有與其上堆疊的字線基本相同的平 面形狀和平面構(gòu)造。結(jié)果，可以增大開關(guān)晶體管的溝道長(zhǎng)度。
另外，在形成存儲(chǔ)器圖案之后可以由金屬材料形成字線。這使得能夠增大半導(dǎo)體 存儲(chǔ)器件的操作速度。
盡管已經(jīng)具體示出并描述了本發(fā)明思想的一些示例實(shí)施例，然而本領(lǐng)域一般技術(shù) 人員將會(huì)理解，可以在不脫離所附權(quán)利要求的精神和范圍的情況下作出形式和細(xì)節(jié)的改變。
權(quán)利要求
1.一種三維半導(dǎo)體器件，包括: 襯底，其包括被溝道區(qū)分隔開的第一摻雜區(qū)和第二摻雜區(qū)； 位線，其耦接到所述第一摻雜區(qū)； 豎直電極，其耦接到所述第二摻雜區(qū)； 水平電極的堆疊，其處于所述襯底與所述位線之間；以及 選擇線，其處于所述襯底與所述水平電極的堆疊之間， 所述選擇線具有與所述水平電極的平面形狀和平面位置實(shí)質(zhì)相同的平面形狀和平面位置。
2.權(quán)利要求1所述的器件，其中所述選擇線與所述豎直電極之間的水平距離實(shí)質(zhì)上等于所述水平電極與所述豎直電極之間的水平距離。
3.權(quán)利要求1所述的器件，還包括: 位線插塞，其將所述位線與所述第一摻雜區(qū)連接， 其中所述選擇線與所述位線插塞之間的水平距離實(shí)質(zhì)上等于所述水平電極與所述位線插塞之間的水平距離。
4.權(quán)利要求1所述的器件，其中 所述位線與所述水平電極交叉，并且 所述選擇線和所述水平電極的堆疊與所述溝道區(qū)交叉。
5.權(quán)利要求1所述的器件，其中 所述選擇線與所述第一摻雜區(qū)的第一部分重疊， 所述選擇線與所述第二摻雜區(qū)的第一局部重疊，并且 所述第一摻雜區(qū)的第一部分的寬度不同于所述第二摻雜區(qū)的第一局部的寬度。
6.權(quán)利要求1所述的器件，其中所述選擇線的材料與所述水平電極的材料實(shí)質(zhì)相同。
7.權(quán)利要求1所述的器件，其中所述水平電極的堆疊還包括: 在豎直方向上處于多個(gè)水平電極之間的模塑層，并且 所述模塑層與所述豎直電極之間的間隔大于所述水平電極與所述豎直電極之間的間隔。
8.權(quán)利要求7所述的器件，還包括: 處于所述水平電極與所述豎直電極之間的存儲(chǔ)器圖案，其中 所述存儲(chǔ)器圖案在多個(gè)水平電極的至少一個(gè)的水平面處的第一水平厚度小于所述存儲(chǔ)器圖案在所述模塑層的水平面 處的第二水平厚度。
9.權(quán)利要求1所述的器件，其中所述水平電極的堆疊還包括: 在豎直方向上處于所述水平電極之間的模塑層；以及 處于所述水平電極與所述豎直電極之間的整流元件， 其中所述模塑層與所述豎直電極之間的間隔不同于所述整流元件與所述豎直電極之間的間隔。
10.權(quán)利要求1所述的器件，還包括: 處于所述水平電極與所述豎直電極之間的存儲(chǔ)器圖案， 其中所述存儲(chǔ)器圖案包含硫族化物、構(gòu)造為展示磁阻屬性的層疊結(jié)構(gòu)、鈣鈦礦化合物、和過(guò)渡金屬氧化物中的至少一種。
11.一種三維半導(dǎo)體器件，包括: 選擇線組，其包括彼此連接的第一選擇線和第二選擇線； 多條字線，其順序地堆疊在所述第一選擇線和所述第二選擇線的每一條上； 多個(gè)豎直電極，其在所述第一選擇線與所述第二選擇線之間布置成一行； 多個(gè)位線插塞，其在所述選擇線組的兩側(cè)中的每一側(cè)上都布置成一行；以及 位線，其與所述多條字線交叉并且將所述多個(gè)位線插塞彼此連接。
12.權(quán)利要求11所述的器件，其中所述多條字線彼此電隔離，從而構(gòu)造為彼此具有不同的電壓。
13.權(quán)利要求11所述的器件，其中 所述多條字線界定第一溝槽， 所述多個(gè)豎直電極處于所述第一溝槽中， 所述多條字線界定多個(gè)第二溝槽， 所述多個(gè)位線插塞處于所述多個(gè)第二溝槽中，并且 所述多個(gè)第二溝槽的每一個(gè)都具有足以跨越多條位線的長(zhǎng)度。
14.權(quán)利要求13所述的器件，其中所述第一溝槽具有足以跨越多條位線的長(zhǎng)度。
15.權(quán)利要求11所述的器件，其中所述第一選擇線和所述第二選擇線的每一條都具有與所述第一選擇線和所述第二選擇線上的多條字線的平面形狀和平面位置實(shí)質(zhì)相同的平面形狀和平面位置。
16.權(quán)利要求11所述的器件，其中所述第一選擇線和所述第二選擇線與所述豎直電極之間的水平距離實(shí)質(zhì)上等于所述多條字線與所述豎直電極之間的水平距離。
17.權(quán)利要求11所述的器件，其中所述第一選擇線和所述第二選擇線與所述位線插塞之間的水平距離實(shí)質(zhì)上等于所述多條字線與所述位線插塞之間的水平距離。
18.權(quán)利要求11所述的器件，還包括: 位于所述選擇線組下方的多個(gè)有源圖案， 其中所述多個(gè)有源圖案的每一個(gè)包括: 彼此隔開的一對(duì)漏極區(qū)， 處于所述一對(duì)漏極區(qū)之間的源極區(qū)，以及 處于所述一對(duì)漏極區(qū)與所述源極區(qū)之間的一對(duì)溝道區(qū)，并且 所述豎直電極耦接到所述源極區(qū)， 所述位線插塞耦接到所述一對(duì)漏極區(qū)，并且 所述第一選擇線和所述第二選擇線面對(duì)所述一對(duì)溝道區(qū)。
19.權(quán)利要求18所述的器件，其中 所述一對(duì)漏極區(qū)中的每一個(gè)的寬度與所述第一選擇線和所述第二選擇線中之一重疊，并且 所述一對(duì)漏極區(qū)中的每一個(gè)與所述第一選擇線和所述第二選擇線中之一重疊的寬度與下列中的至少一 個(gè)不同:所述源極區(qū)與所述第一選擇線重疊的第一寬度以及所述源極區(qū)與所述第二選擇線重疊的第二寬度。
20.權(quán)利要求11所述的器件，其中所述第一選擇線和所述第二選擇線的材料與所述多條字線的材料實(shí)質(zhì)相同。
21.權(quán)利要求11所述的器件，還包括: 在豎直方向上處于所述多條字線之間的多個(gè)模塑層， 所述模塑層與所述豎直電極之間的間隔大于所述多條字線中的至少一條與所述豎直電極之間的間隔。
22.權(quán)利要求21所述的器件，還包括: 處于所述多條字線與所述豎直電極之間的存儲(chǔ)器圖案，其中 所述存儲(chǔ)器圖案在所述多條字線中的至少一條的水平面處的第一水平厚度小于所述存儲(chǔ)器圖案在所述多個(gè)模塑層中的至少一個(gè)的水平面處的第二水平厚度。
23.權(quán)利要求11所述的器件，還包括: 處于所述多條字線與所述豎直電極之間的存儲(chǔ)器圖案，其中所述存儲(chǔ)器圖案包含硫族化物、構(gòu)造為展示磁阻屬性的層疊結(jié)構(gòu)、鈣鈦礦化合物、和過(guò)渡金屬氧化物中的至少一種。
24.—種三維半導(dǎo)體器件，包括: 電極結(jié)構(gòu)，其包括 襯底上的多個(gè)堆疊； 多條位線，其處于所述電極結(jié)構(gòu)上并且與所述多個(gè)堆疊交叉； 豎直電極，其穿透所述電極結(jié)構(gòu)；以及 多個(gè)位線插塞，其穿透所述電極結(jié)構(gòu)， 所述多個(gè)位線插塞的每一個(gè)連接到對(duì)應(yīng)的一條位線， 其中每個(gè)堆疊包括一條選擇線和順序地堆疊在所述選擇線上的多條字線， 所述多個(gè)堆疊中的奇數(shù)堆疊在同一水平面處所包括的字線彼此連接，并且所述多個(gè)堆疊中的偶數(shù)堆疊在同一水平面處所包括的字線彼此連接， 每個(gè)奇數(shù)堆疊中的選擇線連接到位于該奇數(shù)堆疊右側(cè)的偶數(shù)堆疊中的選擇線，從而構(gòu)成一個(gè)選擇線組，并且 所述豎直電極位于所述選擇線組內(nèi)，并且所述多個(gè)位線插塞位于多個(gè)所述選擇線組之間。
25.—種三維半導(dǎo)體器件，包括: 選擇晶體管，該選擇晶體管包括: 襯底的第一摻雜區(qū)和第二摻雜區(qū)，所述第一摻雜區(qū)和所述第二摻雜區(qū)被所述襯底的溝道區(qū)沿第一方向分開， 選擇線，其在所述溝道區(qū)的上方沿著與所述第一方向相交的第二方向延伸， 所述選擇晶體管被構(gòu)造為對(duì)耦接到所述襯底的第一摻雜區(qū)的位線與處于所述襯底的第二摻雜區(qū)上的豎直電極之間的電連接進(jìn)行控制；并且 所述三維半導(dǎo)體器件還包括堆疊在所述選擇晶體管上的多條字線， 所述多條字線沿所述第一方向的寬度實(shí)質(zhì)上等于所述選擇線沿所述第一方向的寬度。
26.權(quán)利要求25所述的三維半導(dǎo)體器件，其中所述選擇晶體管還包括處于所述溝道區(qū)與所述選擇線之間的柵極絕緣層。
27.權(quán)利要求25所述的三維半導(dǎo)體器件，還包括: 處于所述豎直電極與所述選擇晶體管和所述多條字線中至少一個(gè)之間的存儲(chǔ)器圖案，其中 所述豎直電極與所述選擇晶體管之間沿所述第一方向的距離實(shí)質(zhì)上等于所述豎直電極與所述多條字線中至少一條之間沿所述第一方向的距離。
28.權(quán)利要求25所述的三維半導(dǎo)體器件，還包括: 包圍所述多條字線中每一條字線的至少兩個(gè)表面和所述選擇線的至少兩個(gè)表面的存儲(chǔ)器圖案。
29.權(quán)利要求25所述的三維半導(dǎo)體器件，還包括: 所述襯底上的多個(gè)隔離圖案，其定義了在所述第一方向上延伸的多個(gè)有源區(qū)并且所述多個(gè)隔離圖案在所述第二方向上被隔開；以及 所述多個(gè)隔離圖案上方的多條位線，其中 每個(gè)有源區(qū)包括沿所述第一方向交替地布置的多個(gè)第一摻雜區(qū)、多個(gè)溝道區(qū)和多個(gè)第二摻雜區(qū)， 所述三維半導(dǎo)體器件包括， 分別處于所述多個(gè)第二摻雜區(qū)上的多個(gè)豎直電極， 多個(gè)位線插塞， 所述多個(gè)位線插塞的每一個(gè)都將所述多個(gè)第一摻雜區(qū)中的一個(gè)連接到所述多條位線中的一條，以及 多個(gè)選擇晶體管，它們中的每一個(gè)都被構(gòu)造為:對(duì)所述多條位線中被耦接到所述襯底的多個(gè)第一摻雜區(qū)之一的一條位線與處于所述襯底的多個(gè)第二摻雜區(qū)上的多個(gè)豎直電極之一之間的電連接進(jìn)行控制。
全文摘要
本發(fā)明提供了具有三維布置的阻性存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器件。所述器件可以包括彼此相連以構(gòu)成選擇線組的第一選擇線和第二選擇線、順序地堆疊在所述第一選擇線和所述第二選擇線的每一條上的多條字線、在所述第一選擇線與所述第二選擇線之間布置成一行的多個(gè)豎直電極、在所述選擇線組的兩側(cè)的每一側(cè)上布置成一行的多個(gè)位線插塞、以及與所述多條字線交叉并將所述多個(gè)位線插塞彼此連接的位線。
文檔編號(hào)H01L27/24GK103137645SQ20121048736
公開日2013年6月5日 申請(qǐng)日期2012年11月26日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者樸鎮(zhèn)澤, 樸泳雨, 崔正達(dá) 申請(qǐng)人:三星電子株式會(huì)社