半導體器件的制作方法
【專利摘要】一種制造方法提供具有半導體主體的半導體器件，所述半導體主體限定源極區(qū)段、主體區(qū)段、漂移區(qū)段和二極管區(qū)段。漂移區(qū)段具有第一漂移區(qū)段部分和第二漂移區(qū)段部分。二極管區(qū)段被掩埋在漂移區(qū)段內，并且具有與漂移區(qū)段相反的半導體類型從而形成二極管。二極管區(qū)段通過在垂直方向上從二極管區(qū)段延伸的第一漂移區(qū)段部分而與柵極電極分開。柵極電極與主體區(qū)段鄰近并且通過柵極電介質與主體區(qū)段絕緣。源極電極電連接到源極區(qū)段、主體區(qū)段和二極管區(qū)段。在第一漂移區(qū)段部分與源極電極之間設置與漂移區(qū)段的摻雜類型相反的摻雜類型的半導體區(qū)段。
【專利說明】半導體器件
【技術領域】
[0001]本申請涉及一種半導體器件，特別是包括垂直晶體管器件和與所述晶體管器件并聯(lián)連接的二極管的半導體器件。
【背景技術】
[0002]功率晶體管是具有高達幾百伏特的電壓阻斷能力并且具有高額定電流的晶體管，其可以被實施為垂直溝槽晶體管。在這種情況下，晶體管的柵極電極被設置在半導體主體的垂直方向上延伸的溝槽中。柵極電極與晶體管的源極、主體和漂移區(qū)段電介質絕緣，并且在半導體主體的側向方向上與主體區(qū)段鄰近。漏極區(qū)段通常與漂移區(qū)段鄰接，并且源極電極連接到源極區(qū)段。
[0003]在許多應用中期望具有與晶體管的負載路徑(漏極-源極路徑)并聯(lián)連接的二極管。晶體管的主體二極管可以被用于這一目的。主體二極管由主體區(qū)段與漂移區(qū)段之間的Pn結形成。為了將主體二極管與晶體管的負載路徑并聯(lián)連接，可以簡單地把主體區(qū)段電連接到源極電極。然而，主體二極管的額定電流可能低于某些應用中所期望的。
[0004]功率晶體管可以利用傳統(tǒng)的半導體材料來實施，比如硅(Si)或碳化硅(SiC)。由于SiC的具體屬性，SiC的使用允許實施(在給定接通電阻下)具有高于Si的電壓阻斷能力的功率晶體管。然而，高阻斷電壓導致半導體主體中的高電場，特別在主體區(qū)段與漂移區(qū)段之間的Pn結處尤其如此。通常存在被設置成靠近該pn結的柵極電極和柵極電介質的部分。然而當柵極電介質的電介質強度不足以獲得晶體管器件的所期望的電壓阻斷能力時就可能出現問題。在這種情況下，柵極電介質可能過早擊穿。
[0005]需要提供一種具有晶體管器件和二極管的半導體器件，其中保護晶體管的柵極電極免受高電場，并且其中二極管具有高額定電流和低損耗。

【發(fā)明內容】

[0006]第一方面涉及一種半導體器件。所述半導體器件包括半導體主體，并且在半導體主體中所述半導體器件包括源極區(qū)段、主體區(qū)段以及具有第一漂移區(qū)段部分和第二漂移區(qū)段部分的漂移區(qū)段。源極區(qū)段與漂移區(qū)段在半導體主體的垂直方向上遠離，其中主體區(qū)段被設置在源極區(qū)段與漂移區(qū)段之間，并且其中第二漂移區(qū)段部分在半導體主體的垂直方向上鄰接第一漂移區(qū)段部分。柵極電極與主體區(qū)段鄰近并且通過柵極電介質與主體區(qū)段電介質絕緣，并且與漂移區(qū)段的半導體類型互補的半導體類型的二極管區(qū)段被設置在漂移區(qū)段中并且在半導體主體的垂直方向上遠離柵極電極。此外，源極電極電連接到源極區(qū)段、主體區(qū)段和二極管區(qū)段，其中源極電極的至少第一部分被設置在鄰近源極區(qū)段、主體區(qū)段和漂移區(qū)段的第一部分延伸到二極管區(qū)段的溝槽中。
[0007]第二方面涉及一種產生半導體器件的方法。所述方法包括提供半導體主體，所述半導體主體具有第一摻雜類型的第一半導體層、第一半導體層上的與第一摻雜類型互補的第二摻雜類型的第二半導體層、第二半導體層上的第一摻雜類型的第三半導體層并且具有在半導體主體的垂直方向上與第二半導體層間隔開的、第一半導體層中的第二摻雜類型的至少一個第一半導體區(qū)段。所述方法還包括:形成穿過第三半導體層、第二半導體層延伸到第一半導體層的第一溝槽；形成至少在半導體主體的側向方向上鄰近第二半導體層的一部分并且通過電介質層與第二半導體層的該部分電介質絕緣的第一電極；形成穿過第三半導體層、第二半導體層和第一半導體層的一部分延伸到所述至少一個第一半導體區(qū)段的第二溝槽；以及至少在第二溝槽中形成第二電極，所述第二電極在第二溝槽的底部與所述至少一個第一半導體區(qū)段電接觸，并且在第二溝槽的至少一個側壁上與第二半導體層電接觸。
【專利附圖】

【附圖說明】
[0008]現在將參照附圖解釋各個實例。附圖用來示出這里所公開的實施例的基本原理，從而只示出了對于理解基本原理所必要的方面。附圖不是按比例繪制的。在附圖中，相同的附圖標記指代同樣的特征。
[0009]圖1示出了根據第一實施例的垂直晶體管器件的垂直剖面圖。
[0010]圖2示出了圖2的半導體器件的頂視圖。
[0011]圖3示出了的圖1的半導體器件的一種修改。
[0012]圖4包括圖4A到4L，示出了用于產生如圖1和2中所示的垂直晶體管器件的方法的一個實施例。
[0013]圖5包括圖5A和5B，示出了用于提供如用在圖4A到4L的方法中的半導體主體的方法。
[0014]圖6示出了根據第二實施例的垂直晶體管器件的垂直剖面圖。
[0015]圖7包括圖7A到7L，示出了用于產生如圖6中所示的垂直晶體管器件的方法的一個實施例。
[0016]圖8示出了根據另一個實施例的垂直晶體管器件的垂直剖面圖。
[0017]圖9包括圖9A到9Q，示出了用于產生圖8的垂直晶體管器件的方法的一個實施例。
【具體實施方式】
[0018]在下面的詳細描述中參照形成其一部分的附圖，在附圖中通過說明的方式示出了可以實踐本發(fā)明的具體實施例。
[0019]圖1示出了半導體器件的垂直剖面圖，特別是垂直半導體器件，并且更特別是具有集成二極管的垂直晶體管器件。所述半導體器件包括半導體主體100。在半導體主體100中，所述半導體器件包括源極區(qū)段13、主體區(qū)段14和漂移區(qū)段11，漂移區(qū)段11包括第一漂移區(qū)段部分Il1和第二漂移區(qū)段部分112。源極區(qū)段13和漂移區(qū)段11在半導體主體100的垂直方向上間隔開，其中主體區(qū)段14被設置在源極區(qū)段13與漂移區(qū)段11之間。第二漂移區(qū)段部分Il2在半導體主體100的垂直方向上鄰接第一漂移區(qū)段部分Il115半導體主體100的“垂直方向”是垂直于半導體主體100的第一(主)表面101的方向。圖1中所示的剖面垂直于該第一表面101。
[0020]參照圖1，所述半導體器件還包括鄰接主體區(qū)段14并且通過柵極電介質21與主體區(qū)段14電介質絕緣的柵極電極21。柵極電極21被設置在一條溝槽中，所述溝槽從第一表面101延伸到半導體主體中并且穿過源極區(qū)段13和主體區(qū)段14延伸到第一漂移區(qū)段部分Il1或者延伸到第一漂移區(qū)段部分Il1中。
[0021]參照圖1，所述半導體器件還包括鄰接漂移區(qū)段11的漏極區(qū)段12?？蛇x地，可以在漂移區(qū)段11與漏極區(qū)段12之間設置一個場停止區(qū)段(未示出)，其摻雜類型與漂移區(qū)段11相同但比漂移區(qū)段11更高摻雜。漏極區(qū)段12電連接到漏極端子D (只在圖1中示意性地示出)，柵極電極21連接到柵極端子G，并且源極區(qū)段13連接到源極端子S。源極區(qū)段13通過源極電極30連接到源極端子S，源極電極30電連接到半導體器件的源極區(qū)段13和主體區(qū)段14。
[0022]源極電極30的至少一個部分SO1被設置在另一條溝槽中。該溝槽從第一表面101穿過源極區(qū)段13、主體區(qū)段14和第一漂移區(qū)段部分Il1延伸到二極管區(qū)段15。二極管區(qū)段15在半導體主體100的垂直方向上遠離主體區(qū)段14，從而二極管區(qū)段15被“掩埋”在漂移區(qū)段11中。此外，二極管區(qū)段15的摻雜類型與漂移區(qū)段11的摻雜類型互補。源極電極30的溝槽部分SO1在溝槽的側壁電連接到源極區(qū)段13和主體區(qū)段14，并且在溝槽的底部電連接到二極管區(qū)段15?？蛇x地，源極電極30也被設置在半導體主體100的表面101上方，并且在第一表面101的區(qū)段中電連接到源極區(qū)段13。柵極電極21之上的絕緣層23將源極電極30與柵極電極21電絕緣。
[0023]參照圖1，在溝槽中的第一漂移區(qū)段部分Il1與源極電極30之間形成結隔離。為此，將與漂移區(qū)段11的摻雜類型互補的摻雜類型的半導體區(qū)段16設置在第一漂移區(qū)段部分Il1與源極電極30之間。參照圖1的右側部分中的說明，該半導體區(qū)段16可以只被提供在第一漂移區(qū)段部分Il1中。根據圖1的左側部分中所示的另一個實施例，還可以在主體區(qū)段14和二極管區(qū)段15中提供摻雜類型與主體區(qū)段14和二極管區(qū)段15相同的半導體區(qū)段
16。半導體區(qū)段16的摻雜濃度可以高于主體區(qū)段14和二極管區(qū)段15，并且可以幫助提供源極電極30與主體區(qū)段14和二極管區(qū)段15之間的歐姆接觸。
[0024]第一漂移區(qū)段部分Il1和第二漂移區(qū)段部分Il2可以具有相同的摻雜濃度或者可以具有不同的摻雜濃度。根據一個實施例，第一漂移區(qū)段部分Ii1的摻雜濃度高于第二漂移區(qū)段部分112。第二漂移區(qū)段部分Il2的摻雜濃度例如處于1E14 cm_3與1E16 cm_3之間。第一漂移區(qū)段部分Il1的摻雜濃度例如處于第二漂移區(qū)段部分Il2的摻雜濃度與幾E17 cm-3(比如5E17 cnT3)之間。
[0025]可選地，漂移區(qū)段11可以包括第三漂移區(qū)段部分Il4，其在一側鄰接第一漂移區(qū)段部分Il1、在相對側鄰接第二漂移區(qū)段部分并且鄰接二極管區(qū)段15。第三漂移區(qū)段部分Il4的摻雜濃度可以處于與第一漂移區(qū)段部分Il1的摻雜濃度相同的范圍(例如1E14 CnT3與1E16 cm_3之間)。第一和第二漂移區(qū)段部分摻雜濃度可以類似或者可以不同。主體區(qū)段14的摻雜濃度例如處于5E16 cm_3與5E17 cm_3之間。源極和漏極區(qū)段13、12的摻雜濃度例如高于1E19 cm_3。二極管區(qū)段15的摻雜濃度例如處于1E18 cm_3與1E19 cm_3之間。半導體區(qū)段16的摻雜濃度例如處于1E19 cm_3與1E20 cm_3之間。
[0026]圖1的晶體管器件是MOS晶體管器件。所述晶體管器件可以被實施為η型器件或P型器件。在η型器件中，源極區(qū)段13和漂移區(qū)段11是η型摻雜，而主體區(qū)段14則是ρ型摻雜。在P型器件中，源極區(qū)段13和漂移區(qū)段11是ρ型摻雜，而主體區(qū)段14則是η型摻雜。所述晶體管器件可以被實施為增強型器件或耗盡型器件。在增強型器件中，主體區(qū)段14鄰接柵極電介質22。在耗盡型器件中，沿著柵極電介質存在溝道區(qū)段17，其摻雜類型與源極區(qū)段13和漂移區(qū)段11相同。該溝道區(qū)段17從源極區(qū)段13沿著柵極電介質22延伸到漂移區(qū)段11，并且可以在晶體管器件被關斷時耗盡電荷載流子。備選地，柵極電介質22包括固定電荷，所述固定電荷在柵極驅動電壓(柵極-源極電壓)為零時導致沿著柵極電介質在主體區(qū)段14中生成導通溝道。此外，所述晶體管器件可以被實施為MOSFET或IGBT。在MOSFET中，漏極區(qū)段12的摻雜類型與源極區(qū)段13和漂移區(qū)段11相同，而在IGBT中，漏極區(qū)段12的摻雜類型與漂移區(qū)段11的摻雜類型互補。在IGBT中，漏極區(qū)段12也被稱作集電極區(qū)段。
[0027]在圖1的半導體器件中，二極管區(qū)段15、漂移區(qū)段11和漏極區(qū)段12形成二極管，其與MOS晶體管的負載路徑(漏極-源極路徑)D-S并聯(lián)連接。該二極管的電路符號也在圖1中示出(圖1中所示的電路符號的極性與η型半導體器件相關；在ρ型器件中極性改變)。該二極管當具有第一極性的電壓被施加在漏極和源極端子D、S之間時阻斷，并且當具有第二極性的電壓被施加在漏極和源極端子D、S之間時導通。在η型半導體器件中，所述二極管當正電壓被施加在漏極和源極端子D、S之間時阻斷，并且所述二極管當負電壓被施加在漏極和源極端子D、S之間(其為源極和漏極端子S、D之間的正電壓)時導通。所述二極管與MOS晶體管的主體二極管并聯(lián)，其中所述主體二極管是由主體區(qū)段14和漂移區(qū)段11形成的二極管。然而，與主體二極管不同，可以獨立于MOS晶體管的屬性廣泛地調節(jié)所述附加二極管的屬性。特別地，所述附加二極管可以被實施成在實施掩埋二極管區(qū)段15時具有高額定電流，從而使得二極管區(qū)段15與漂移區(qū)段11之間的pn結具有相對大的面積。
[0028]所述半導體器件可以利用多個完全相同的器件單元10來實施。在圖1中示出了這些器件單元當中的兩個。每一個器件單元包括源極區(qū)段13、主體區(qū)段14、柵極電極21、柵極電介質22和二極管區(qū)段15以及源極電極30的溝槽部分30lt)參照圖1，兩個相鄰器件單元10可以共享一個柵極電極21，并且兩個相鄰器件單元可以共享源極電極30的一個溝槽部分SO1和一個二極管區(qū)段15。在圖1的實施例中，在圖1的右側部分中示出的器件單元10與在圖1的左側部分中示出的器件單元共享柵極電極21，并且與右側的器件單元10 (該器件單元沒有在圖1中完全示出)共享源極電極30的溝槽部分30i和二極管區(qū)段15。單獨的器件單元共享漂移區(qū)段11和漏極區(qū)段12，其中第一漂移區(qū)段部分Il1具有通過帶有源極電極30的溝槽而彼此分開的幾個部分，其中這些部分當中的每一個共用于兩個器件單元。在圖1的實施例中，兩個相鄰器件單元關于穿過柵極電極21的中心線(對稱軸)CLl (在圖1中被示出為點線)是對稱的，或者相對于穿過源極電極30的溝槽部分SO1的中心線CL2 (在圖1中被示出為點線)是對稱的。在圖1的實施例中，所標記出的器件單元(利用附圖標記10標記出的器件單元)關于中心線CLl與其左側的器件單元對稱，并且該器件單元關于中心線CL2與其右側的器件單元對稱。
[0029]單獨的器件單元并聯(lián)連接，這是通過將單獨器件單元的柵極電極21連接到柵極端子G并且將源極電極30連接到單獨器件單元的源極區(qū)段13、主體區(qū)段14和二極管區(qū)段15而實現的。
[0030]通過在漏極和源極端子D、S之間施加負載電壓并且通過向柵極電極G施加驅動電勢，圖1的半導體器件可以像傳統(tǒng)的MOS晶體管那樣操作。參照η型半導體器件簡要解釋操作原理。然而，該操作原理也適用于P型器件，其中在這種情況下必須改變下面解釋的電壓的極性。當在漏極和源極端子D、S之間施加反向偏置主體二極管和附加二極管的負載電壓時，半導體器件處于正向操作模式。該電壓在η型器件中是正電壓。在正向操作模式下，可以通過施加到柵極端子G的驅動電勢來接通及關斷半導體器件，其中當施加到柵極端子G的驅動電勢在源極區(qū)段13與漂移區(qū)段11之間的主體區(qū)段14中生成導通溝道17時半導體器件被接通，并且當導通溝道17被中斷時半導體器件被關斷。
[0031]當在漏極和源極端子D、S之間施加正向偏置主體二極管和附加二極管的電壓時，半導體器件處于反向操作模式。在該操作模式下，只能通過負載電壓的極性而不能通過施加到柵極端子G的驅動電勢來控制半導體器件。
[0032]當半導體器件處于正向操作模式時并且當半導體器件被關斷時，二極管區(qū)段15與漂移區(qū)段11之間的Pn結和主體區(qū)段14與漂移區(qū)段11 (特別是第一漂移區(qū)段部分Il1)之間的pn結被反向偏置，從而使得耗盡區(qū)段在漂移區(qū)段11中擴大。當負載電壓增大時，耗盡區(qū)段在漏極區(qū)段12的方向上擴大到漂移區(qū)段11中的更深處。當負載電壓增大并且耗盡區(qū)段擴大到漂移區(qū)段11中的更深處時，所述pn結處的電場強度也增大。由于這些pn結之一(即主體區(qū)段14與第一漂移區(qū)段部分Il1之間的pn結)靠近柵極電介質22，因此當施加高負載電壓時柵極電介質22可能受到破壞，從而可能出現高場強度。然而，在圖1的半導體器件中，兩個相鄰器件單元的二極管區(qū)段15與漂移區(qū)段11 一起充當JFET (結型場效應晶體管)。該JFET具有柵極電極21下方的溝道區(qū)段113。隨著負載電壓增大并且隨著漂移區(qū)段11的電勢增大，JFET夾斷溝道區(qū)段Il3并且防止主體區(qū)段14與第一漂移區(qū)段部分Il1之間的Pn結處的電場的場強度在負載電壓進一步增大時進一步增大。使JFET的溝道Il3夾斷的負載電壓例如取決于兩個相鄰二極管區(qū)段15之間在半導體主體100的側向方向上的距離。半導體主體100的“側向方向”垂直于垂直方向。該距離例如處于0.5μπι與2μπι之間，或者處于柵極電極21的寬度的0.25倍與1.5倍之間。在圖1的實施例中，每一個晶體管單元的二極管區(qū)段15在水平方向上與相應的柵極電極21重疊，從而使得兩個相鄰二極管區(qū)段15之間的距離小于柵極電極21的寬度。在這種情況下，每一個主體區(qū)段14被一個二極管區(qū)段15完全重疊。“柵極電極21的寬度”是在兩個主體區(qū)段14之間柵極電極21的尺寸。
[0033]半導體主體100可以包括傳統(tǒng)的半導體材料，特別是寬帶隙半導體材料，比如碳化硅(SiC)等等。圖1中所示出的器件拓撲特別適合用于利用SiC技術實施的半導體器件。當例如半導體主體100包括SiC時，柵極電介質22可以被實施為氧化硅(SiO2)。SiO2的柵極電介質22在暴露于可能出現在高電壓器件中的高場強度時可能經受惡化。在這樣的器件中，由二極管區(qū)段15和漂移區(qū)段11形成的JFET在半導體器件被關斷并且在漏極和源極端子D、S之間施加高負載電壓時高效地保護柵極電介質22。在反向操作模式下，直接連接到源極電極30的附加二極管是與MOS晶體管的負載路徑并聯(lián)連接的具有低損耗的高效二極管。
[0034]參照圖2——示出了半導體主體100在圖1所示的水平剖面A-A中的水平剖面圖，單獨的器件單元可以被實施為細長器件單元。在這種情況下，源極區(qū)段13、主體區(qū)段14、柵極電極21和源極電極30的溝槽部分SO1是細長器件結構。參照圖2，單獨的柵極電極21可以通過連接電極28彼此電連接。連接電極28可以被設置在垂直于具有柵極電極21的溝槽延伸的溝槽中，并且通過絕緣層29與主體區(qū)段14 (以及在圖2中不可見的源極區(qū)段13)電絕緣。連接電極28在該實施例中連接到柵極端子G。
[0035]備選地，單獨的柵極電極21在其連接到柵極端子G的縱向末端延伸到半導體主體100的表面101。
[0036]參照圖1，源極電極30可以包括幾個電極層，比如與二極管區(qū)段15、主體區(qū)段14和源極區(qū)段13接觸的第一電極層31以及覆蓋第一電極層31的第二電極層32。第一電極層31例如包括鈦(Ti)、鉬(Pt)、鎳合金等等。第二電極層32例如包括鋁(Al)、銅(Cu)等
坐寸ο
[0037]圖3示出了圖1的半導體器件的一種修改。在圖3的半導體器件中，一個肖特基(Schottky)二極管與主體區(qū)段14和另一個二極管并聯(lián)連接。Schottky 二極管由源極電極30與漂移區(qū)段11的穿過二極管區(qū)段15延伸到具有源極電極30的溝槽的底部的部分之間的Schottky接觸形成。至少在溝槽部分SO1與漂移區(qū)段11接觸的溝槽部分SO1的底部，溝槽部分SO1可以包括鈦、鎢、鎳、鉬從而與漂移區(qū)段11形成Schottky接觸。
[0038]下面參照圖4A到4L解釋用于產生圖1的半導體器件的方法的第一實施例。在這些圖中示出了在所述方法的不同方法步驟期間的半導體主體100的垂直剖面圖。
[0039]參照圖4A，在第一方法步驟中，提供半導體主體100。半導體主體100包括第一摻雜類型的第一半導體層11、第一半導體層11上的與第一摻雜類型互補的第二摻雜類型的第二半導體層14以及第二半導體層14上的第一摻雜類型的第三半導體層13。第一半導體層11形成通過所述工藝獲得的半導體器件的漂移區(qū)段，第二半導體層14形成主體區(qū)段，并且第三半導體層13形成源極區(qū)段。出于說明的目的并且為了更好地理解，半導體層的附圖標記對應于由在半導體器件中單獨的半導體層形成的半導體區(qū)段的附圖標記。參照圖4A，半導體主體100還包括處于第一半導體層11中并且與第二半導體層14間隔開的第二摻雜類型的至少一個二極管區(qū)段15。
[0040]參照圖5A和5B，形成圖4A的半導體主體100可以包括:提供第一摻雜類型的半導體襯底110 (圖5A);并且利用注入掩模201將第二摻雜類型的摻雜劑原子注入到半導體襯底110中，從而形成所述至少一個二極管區(qū)段15 (圖5B)。半導體襯底110的在注入和/或擴散工藝中未被摻雜的那些區(qū)段形成半導體器件的第二漂移區(qū)段部分Il2，其中可以通過注入工藝產生漏極區(qū)段12 (圖5A中未示出)。備選地，圖5A中所示的襯底110包括形成漏極區(qū)段12的生長在高度摻雜的半導體襯底上的外延層。
[0041]基于圖5B中示出的結構，圖4A的半導體主體可以通過在襯底110上形成第一摻雜類型的中間半導體層Il1、通過在中間層Il1上形成第一層14以及通過在第一層14上形成第二層13而獲得。中間層Il1B成第一漂移區(qū)段部分Illt5可選的第三漂移區(qū)段部分(圖1和圖3中的Il4)可以通過在形成二極管區(qū)段15之前或之后將摻雜劑原子注入到半導體襯底110中而獲得。
[0042]形成在襯底110上的半導體層例如是可以在外延工藝期間原位摻雜的外延層。備選地，在形成主體區(qū)段14的第一半導體層中通過注入工藝產生形成半導體器件的源極區(qū)段的第二半導體層13。根據另一種備選方案，在通過注入工藝形成二極管區(qū)段15時可以省略形成第一漂移區(qū)段部分Il1的中間層，從而使其遠離半導體襯底110的表面111。在這種情況下，襯底110的處于二極管區(qū)段15與表面111之間的半導體區(qū)段形成第一漂移區(qū)段部分 Il1O[0043]前面和下面所解釋的每一項注入工藝都要求激活所注入的摻雜原子的激活工藝。激活工藝包括溫度工藝，其中至少把半導體主體100的注入了摻雜劑原子的那些區(qū)段加熱高達激活溫度。在SiC中，激活溫度例如處于大約1500°C與1800°C之間?？梢詫τ诿恳豁椬⑷牍に囀┬屑せ罟に?。然而，也有可能在施行了兩項或更多項注入工藝之后施行一次激活工藝。根據一個實施例，在產生電介質層(比如圖1的柵極電介質層22)之前激活所注入的摻雜劑原子。
[0044]參照圖4B，在半導體主體100中形成至少兩條溝槽131、132，即用于形成柵極電極(圖1中的21)的第一溝槽131和用于形成源極電極的溝槽部分(圖1中的30J的第二溝槽132?？梢岳梦g刻掩模201在蝕刻工藝中形成溝槽131、132。溝槽131、132被形成為使其從半導體主體100的第一表面101穿過源極區(qū)段13、主體區(qū)段14延伸到第一漂移區(qū)段部分Il1或延伸到第一漂移區(qū)段部分Il1中。
[0045]在圖4C中所示的接下來的方法步驟中，在第一溝槽131的底部和側壁上形成保護層202，并且將第二溝槽132延伸到半導體主體100中的更深處，從而使得第二溝槽132延伸到二極管區(qū)段15或者延伸到二極管區(qū)段15中。被用來把第二溝槽132延伸到半導體主體100中的更深處的蝕刻工藝例如是蝕刻半導體主體100的半導體材料并且還對蝕刻掩模201進行蝕刻的蝕刻工藝。這導致第二溝槽132的錐化側壁。保護第一溝槽131的保護層202例如包括在蝕刻工藝中未被蝕刻的光致抗蝕劑。根據一個實施例，在蝕刻工藝中蝕刻掩模201和半導體主體100的半導體材料在大約1:1的選擇性下被蝕刻，這意味著這些材料在該工藝中被同等地蝕刻。一般來說，所述選擇性處于大約2:1與大約1:2之間。
[0046]參照圖4D，在第二溝槽132中形成半導體區(qū)段16，其與第一漂移區(qū)段部分Il1形成pn結。形成該半導體區(qū)段16可以包括注入工藝，其中在第二溝槽132的側壁上將摻雜劑原子至少引入到第一漂移區(qū)段部分Il1中。在圖4D所示的實施例中，半導體區(qū)段16在源極區(qū)段13、主體區(qū)段14、第一漂移區(qū)段部分Il1和二極管區(qū)段15中被形成在第二溝槽132的側壁和底部上。
[0047]在圖4E和4F中示出的接下來的方法步驟中，去除蝕刻掩模201和保護層202 (圖4E)，并且在具有第一和第二溝槽131、132的半導體結構上形成電介質層22’，即在第一表面101上以及在第一和第二溝槽131、132的側壁和底部上形成。該電介質層22’形成半導體器件的柵極電介質。此外，在電介質層22’上沉積電極層21’。在本實施例中，電極層21’完全填充第一和第二溝槽131、132并且覆蓋第一表面101上方的電介質層22’。電極層21’可以只包括一種電極材料。根據另一個實施例，所述電極層包括沉積在彼此上方的幾個子層(未示出)。
[0048]電介質層22’可以包括氧化物(比如半導體氧化物)，并且可以在沉積工藝中產生。根據一個實施例，半導體主體100的半導體材料是SiC，而柵極電介質則是氧化硅(Si02)。電極層21’包括導電材料，比如例如金屬或高度摻雜的多晶半導體材料(比如多晶硅)。
[0049]在圖4G中所示的接下來的方法步驟中，露出半導體主體100的第一表面101，并且在第一表面101上方形成絕緣層23’。露出第一表面101可以包括平面化方法，比如例如化學機械拋光(CMP)、機械拋光或化學拋光。在該工藝中,將電極層21’分成幾個電極部分,并且將電介質層22’分成幾個層部分。處于先前的第一溝槽131中的電介質層22’的第一層部分22形成柵極電介質，并且柵極電介質22上的電極層21’的第一層部分形成柵極電極。柵極電極21和柵極電介質22保留在第一溝槽131中，而第二溝槽132中的電極部分21’’和電介質部分22’’則是將最終被去除的犧牲層。
[0050]在圖4H中示出的接下來的方法步驟中，圖案化絕緣層23’。圖案化絕緣層23’可以包括:在絕緣層23’的應當保留的那些部分上形成蝕刻掩模203，并且在未被蝕刻掩模203覆蓋的那些區(qū)段中蝕刻絕緣層23’。蝕刻絕緣層23’還包括蝕刻半導體主體100的未被蝕刻掩模203覆蓋的部分以及處于第二溝槽132中的電極層21’ ’和電介質層22’ ’的部分。在圖4H中所示的實施例中，蝕刻半導體主體100包括蝕刻掉源極區(qū)段13的未被蝕刻掩模203覆蓋的那些區(qū)段，從而在第一表面上露出主體區(qū)段14。蝕刻絕緣層23’的蝕刻工藝和蝕刻半導體主體100的蝕刻工藝可以是各向異性蝕刻工藝，從而在蝕刻工藝結束時使蝕刻掩模203的側壁與絕緣層23和源極區(qū)段13的側壁對準。
[0051]參照圖41，在接下來的方法步驟中，從第二溝槽132去除電極層和電介質層的剩余部分21’’。
[0052]在圖4J到4L中示出的接下來的方法步驟包括形成源極電極30。參照圖4J，這些方法步驟可以包括露出源極區(qū)段13的處于蝕刻掩模203下方的部分。這可以包括利用各向同性蝕刻工藝來蝕刻絕緣層23。作為該工藝的結果，源極區(qū)段13的鄰接第一表面101的一部分被露出。該工藝還可以包括從第二溝槽132的底部和側壁去除電介質層22’’。
[0053]在圖4K中示出的接下來的方法步驟中，在第二溝槽的底部和側壁上并且在第一表面101上的源極和主體區(qū)段13、14上形成接觸層31。該工藝可以包括在未被蝕刻掩模203覆蓋的那些部分上沉積第一接觸層31lt)第一接觸層3^包括硅(Si)、多晶硅、鎳或鋁(Al)。該第一接觸層3^被沉積在第二溝槽132的底部和側壁上，并且被沉積在主體區(qū)段14的未被蝕刻掩模203覆蓋的那些部分上。此外，在第一接觸層3^上形成第二接觸層312?？梢允褂谜舭l(fā)或濺射工藝來形成第二接觸層312。因此，第二接觸層312也被形成在蝕刻掩模203下方的源極區(qū)段13上。第二接觸層312例如包括NihAlx。
[0054]最后，去除蝕刻掩模203并且在接觸層31與半導體主體100的半導體材料之間形成合金，并且在第一接觸層和絕緣層32上形成第二接觸層32，從而完成源極電極30。例如形成所述合金包括RTP (快速熱退火)工藝，其至少把在該處產生合金的那些區(qū)段加熱到大約800°C與1000°C之間的溫度達大約I分鐘與2分鐘之間的持續(xù)時間。第二接觸層32例如包括鈦(Ti)、鋁(Al)。
[0055]圖6示出了根據另一個實施例的垂直半導體器件的垂直剖面圖，其是圖1的實施例的一種修改。在圖1的實施例中，柵極電極21、主體區(qū)段14和具有源極電極SO1的溝槽被交替地設置，從而使得一個柵極電極21與每一個相鄰的溝槽部分SO1通過主體區(qū)段14分開。換句話說，兩個相鄰的器件單元10相對于共同柵極電極21對稱或者相對于共同溝槽部分SO1對稱。主體區(qū)段14在柵極電極21的兩側鄰接柵極電介質22。
[0056]在圖6的半導體器件中，單獨的器件單元10是完全相同的，但是相鄰的器件單元不是對稱的。每一個器件單元包括源極區(qū)段13、主體區(qū)段14、漂移區(qū)段的第一部分^卩柵極電極21和把柵極電極21與主體區(qū)段14分開的柵極電介質22、二極管區(qū)段15以及源極電極30的溝槽部分30lt)與圖1的實施例對比，主體區(qū)段14僅僅在柵極電極21的一側與柵極電極21鄰近。主體區(qū)段14位于一個器件單元的柵極電極21與相鄰器件單元的溝槽和源極電極之間。在柵極電極21的背對主體區(qū)段14的該側與源極電極30之間設置絕緣層23。在圖6的半導體器件中，主體區(qū)段中的溝道區(qū)段在每一個器件單元中關于半導體主體100的半導體晶體的指向具有相同的指向。溝道區(qū)段是主體區(qū)段14的鄰接柵極電介質22的該區(qū)段。
[0057]根據一個實施例，半導體主體100包括SiC，并且溝道區(qū)段處于SiC半導體主體100的晶格的a平面內。眾所周知，SiC半導體主體中的a平面在電子遷移率方面優(yōu)于SiC晶格中的其他平面。因此在其中每一個溝道區(qū)段都處于a平面內的晶體管器件中，可以獲得與SiC技術中的傳統(tǒng)晶體管器件相比得到改進的器件特性。
[0058]與圖1的半導體器件中一樣，源極電極30的溝槽部分SO1在半導體主體中延伸到比柵極電極21更深的位置，并且電連接到二極管區(qū)段15。然而，這僅僅是一個例子。根據另一個實施例(未示出)，柵極電極21在半導體主體100中延伸到比源極電極30的溝槽部分SO1更深的位置。在源極電極30的溝槽部分SO1與第一漂移區(qū)段部分Il1之間存在pn結。參照圖1的半導體器件所解釋的所有其他內容相應地適用于圖6的半導體器件。此外，圖6的半導體器件可以容易地被修改成在具有源極電極的溝槽的底部包括Schottky 二極管，正如參照圖3所解釋的那樣。
[0059]下面參照圖7A到7L解釋用于形成圖6中所示的該類半導體器件的方法的一個實施例。參照圖7A，所述方法開始于提供半導體主體100，其具有第一摻雜類型的第一半導體層11、第一半導體層11上的第二摻雜類型的第二半導體層14以及第二半導體層14上的第一摻雜類型的第三半導體層13并且具有第一半導體層11中的第二摻雜類型的至少一個掩埋二極管區(qū)段15。與前面解釋的實施例中一樣，第一半導體層11形成半導體器件的漂移區(qū)段，第二半導體層14形成主體區(qū)段，并且第三半導體層13形成源極區(qū)段。可以如參照圖4A、5A和5B所解釋的那樣產生具有第一、第二和第三半導體層11、14和13并且具有掩埋二極管區(qū)段15的半導體主體100。與前面解釋的實施例中一樣，漂移區(qū)段11在其中嵌入了二極管區(qū)段15的該區(qū)段中可以包括更高摻雜的區(qū)段114。
[0060]在圖7D中示出其結果的接下來的方法步驟中，在半導體主體100中形成第一溝槽141。第一溝槽141從半導體主體100的第一表面101穿過源極區(qū)段13和主體區(qū)段14延伸到第一漂移區(qū)段部分Il1或者延伸到第一漂移區(qū)段部分Il1中。第一溝槽141可以被形成為具有錐化側壁，這意味著限定與半導體主體100的第一表面101成除了 90°之外的角度α的側壁。根據一個實施例中，所述角度α處于90°與100°之間，特別是處于92°與98°之間。在包括SiC的半導體主體100中，角度α對應于SiC晶體的100平面與SiC晶體中的c軸(六邊形主軸)之間的角度。
[0061]參照圖7Β和7C，形成第一溝槽141可以包括蝕刻工藝，其在半導體主體100的第一表面101上使用第一蝕刻掩模301并且在第一蝕刻掩模301上使用第二蝕刻掩模302。第一蝕刻掩模例如是氧化物，而第二蝕刻掩模302則例如是光致抗蝕劑。首先圖案化第二蝕刻掩模，正如圖7C中所示出的那樣。隨后在第一蝕刻工藝中利用第二蝕刻掩模302圖案化第一蝕刻掩模301，從而使得第二蝕刻掩模301具有錐化側壁。在圖7D中用虛線示出了該工藝步驟的結束。在該工藝步驟結束時，第一蝕刻掩模301的一部分可以保留在半導體主體100的第一表面101上。此外，可以利用蝕刻工藝來圓化第一蝕刻掩模301的底部與側壁之間的角落。在第二工藝步驟中，隨后利用第一蝕刻掩模301將半導體主體100向下蝕刻到第一漂移區(qū)段部分Il115由于第一蝕刻掩模301具有錐化側壁，因此利用第一蝕刻掩模301蝕刻到半導體主體100中的溝槽也具有錐化側壁。每一條第一溝槽141具有第一側壁Hl1和與第一側壁Hl1相對的第二側壁1412。
[0062]在圖7E中所示的接下來的方法步驟中，利用覆蓋溝槽141的第二側壁1412和底部部分的一部分的保護層303部分地填充第一溝槽141。保護層303例如包括光致抗蝕劑。該保護層303使在第一表面101上源極區(qū)段13的一部分和在第一溝槽141的底部上第一漂移區(qū)段部分Il1的一些部分露出(參見圖7E)。
[0063]參照圖7F，在每一條第一溝槽141中形成第二溝槽142，這是通過在底部將第一溝槽141向下蝕刻到二極管區(qū)段15而實現的。在圖7F所示的實施例中，在第一表面101處露出的那些部分中去除源極區(qū)段13。此外，至少在第一漂移區(qū)段部分Il1中在第一側壁Hl1處形成第二摻雜類型的半導體區(qū)段16。在圖7的實施例中，與第一漂移區(qū)段部分Il1形成pn結的半導體區(qū)段16被形成在主體區(qū)段14、第一漂移區(qū)段部分Il1和二極管區(qū)段15中。漂移區(qū)段11、漏極區(qū)段12、源極區(qū)段13和主體區(qū)段14的摻雜濃度可以對應于前面解釋的相應器件區(qū)段的摻雜濃度。
[0064]參照圖7G，去除保護層303，并且在半導體結構上均勻地沉積電介質層22’，這意味著在第一表面101以及第一和第二溝槽141、142的底部和側壁上沉積。第一和第二溝槽141、142在該實施例中彼此鄰接。換句話說，存在一條具有兩個溝槽部分的溝槽，即將在其中形成柵極電極的第一溝槽部分和將在其中形成源極電極的第二溝槽部分，其中第二溝槽部分在半導體主體中可以延伸到比第一溝槽部分更深的位置。根據另一個實施例，第二溝槽部分在半導體主體中沒有延伸到比第一溝槽部分更深的位置。在電介質層22’上形成電極層21’。
[0065]在圖7H中示出的接下來的方法步驟中，蝕刻電極層21’，從而使得電極層21的各個部分沿著第一側壁Hl1和第二側壁1412保留，其中沿著第二側壁的電極部分形成柵極電極21。沿著第二側壁1412的電介質層22’形成柵極電介質。此外，形成覆蓋柵極電極21的隔離層24。絕緣層24可以被沉積成完全覆蓋半導體結構。
[0066]參照圖71，在絕緣層24上形成蝕刻`掩模304。蝕刻掩模304被形成為使其在第一側壁Hl1上方和第一表面101的鄰接第一側壁Hl1的部分上方露出絕緣層24。利用蝕刻掩模304，從第一表面Hl1、鄰接第一側壁Hl1的底部部分并且在第一表面101的部分上方去除絕緣層24，并且去除電極層21的沿著第一側壁Hl1的部分。
[0067]在圖7J中示出了該處理的結果。用于蝕刻絕緣層24的蝕刻工藝可以是各向同性蝕刻工藝，從而絕緣層24的處于蝕刻掩模304下方的各部分也被去除。換句話說，蝕刻掩模304被底切。在該蝕刻工藝中(或者在后續(xù)的蝕刻工藝中)，還從第二側壁Hl1、鄰接第一側壁Hl1的底部部分和第一表面101去除電介質層22’。
[0068]在圖7K中所示的接下來的方法步驟中，在半導體主體100的表面的未被蝕刻掩模304覆蓋的那些部分上形成第一電極層31，同時蝕刻掩模仍然處于原位。形成第一電極層21可以包括利用前面參照圖4K解釋的方法步驟形成第一和第二接觸層31^31”
[0069]參照圖7L，最終去除蝕刻掩模304并且形成第二電極層32，從而完成源極電極30。
[0070]圖8示出了圖6的半導體器件的一種修改。雖然在圖6的半導體器件中二極管區(qū)段15與主體區(qū)段14重疊，但是在圖8的半導體器件中，二極管區(qū)段15不與主體區(qū)段14重疊。此外，在圖8的半導體器件中，在其中設置了柵極電極21并且溝道區(qū)段沿其延伸的溝槽的側壁不是錐化的，而是垂直的。然而，圖8的半導體器件也可以被實施為具有柵極電極溝槽的錐化側壁。
[0071]下面參照圖9A到9Q解釋用于產生圖8的半導體器件的方法的一個實施例。
[0072]參照圖9A，提供了半導體主體100，其包括第一摻雜類型的第一半導體層11、第一半導體層11上的第二摻雜類型的第二半導體層14以及第二半導體層14上的第一摻雜類型的第三半導體層13。第二和第三半導體層14、13可以利用外延生長工藝被形成在第一半導體層11上。根據另一個實施例，提供具有第一半導體層11的基本摻雜的半導體主體，并且利用注入和/或擴散工藝形成第二和第三半導體層13、14。第一半導體層11可以包括兩個子層，即形成第二漂移區(qū)段部分Il2的第一子層和形成第一漂移區(qū)段部分Il1的第二子層。在形成第二和第三半導體層14、13之前，可以把漂移區(qū)段部分Il1形成為第二漂移區(qū)段部分Il2上的外延層。根據另一個實施例，利用注入工藝產生第一漂移區(qū)段部分Il115在該實施例中，形成半導體主體100的基礎的半導體主體具有對應于第二漂移區(qū)段部分Il2的摻雜的基本摻雜。
[0073]在圖9B和9C中示出的接下來的工藝步驟中，在第一半導體層11中形成至少一個二極管區(qū)段15，其形成半導體器件的漂移區(qū)段。形成二極管區(qū)段15包括形成溝槽151，其穿過形成主體區(qū)段和源極區(qū)段的第二和第三半導體層14、13延伸到漂移區(qū)段11或者延伸到漂移區(qū)段11中?？梢岳梦g刻掩模401蝕刻溝槽151 (圖9B)。在形成溝槽151之后，將摻雜劑原子注入到溝槽151的底部中?？梢酝ㄟ^注入工藝中的注入能量調節(jié)溝槽底部與二極管區(qū)段15之間的距離?？蛇x地，在注入摻雜劑原子之前至少在溝槽底部上形成比如氧化物之類的散射層402。
[0074]接下來的方法步驟對應于前面參照圖7E到7L解釋的方法步驟。這些方法步驟包括:在溝槽151的第一側壁Ml1和底部的一部分上形成保護層303 (圖9D);在溝槽151的底部以及在第一表面101的未被保護層303覆蓋的那些區(qū)段上蝕刻半導體主體(圖9E);至少在溝槽中露出的第一漂移區(qū)段部分Il1中形成半導體區(qū)段16 (圖9F);去除保護層303(圖9G);以及形成電介質層22’和電極層21’(圖9H)。
[0075]與參照圖7A到7L解釋的方法對比，利用覆蓋電極層21’的仍然保留的那些區(qū)段的另一個蝕刻掩模305,從電極層21’形成柵極電極21。利用蝕刻掩模305,在溝槽的第一表面Ml1上方、在溝槽151向下延伸到二極管區(qū)段15的溝槽151的那些底部部分上方以及在第一表面101的各部分上方去除電極層21’。在圖9J中示出了該蝕刻工藝的結果。在形成了柵極電極21之后，去除蝕刻掩模305，并且在柵極電極21上形成絕緣層24?？梢栽诎雽w結構上全部沉積絕緣層24，這意味著也在溝槽的底部和第一側壁Kl1上沉積。電介質層22’在制造工藝的階段可以仍然覆蓋溝槽151的第一側壁Ml1和底部。
[0076]參照圖9M，形成了對應于參照圖7K解釋的蝕刻掩模的另一個蝕刻掩模304。利用該蝕刻掩模304，從溝槽的鄰接二極管區(qū)段15的該底部部分并且從半導體主體的第一表面101的各部分去除絕緣層24和電介質層22’，從而沿著第一側壁Ml1并且沿著溝槽151的底部露出半導體區(qū)段16并且從而露出第一表面101上的源極區(qū)段13。在接下來的方法步驟中，形成源極電極30。這些方法步驟對應于參照圖7K和7L解釋的方法步驟并且包括:形成具有第一和第二接觸層31p312的第一電極層31 (圖9P)，并且在第一電極層31上形成第二電極層32 (圖9Q)。[0077]在前面的詳細描述中，參照所描述的附圖的指向使用了比如“頂部”、“底部”、“正面”、“背面”、“在前”、“在后”、“之下”、“以下”、“下”、“之上”、“上”等等之類的方向術語。由于各實施例的組件可以被定位在若干種不同的指向中，因此所述方向術語被用于說明的目的而絕不是進行限制。要理解的是，除非明確地另行聲明，否則可以將這里描述的各個示例性實施例的特征彼此組合。
[0078]此外，比如“第一”、“第二”等等之類的術語也被用來描述各個元件、區(qū)段、部分等等，并且也不意圖進行限制。同樣的術語在整個說明書中指代同樣的元件。
[0079]這里所使用的術語“具有”、“含有”、“包含”、“包括”等等是開放性術語，其表明所述元件或特征的存在而不排除附加的元件或特征。除非上下文清楚地另行表明，否則“一個”、“一項”和“所述”意圖包括復數和單數。
[0080]雖然這里說明并描述了具體實施例，但是本領域普通技術人員將認識到，在不背離本發(fā)明的范圍的情況下，可以針對所示出并描述的具體實施例替換多種備選方案和/或等效實現方式。本申請意圖覆蓋這里所討論的具體實施例的任何適配或變型。因此，意圖本發(fā)明僅由權利要求書及其等效表述限制。
【權利要求】
1.一種半導體器件，包括 半導體主體； 在半導體主體中的源極區(qū)段、主體區(qū)段以及具有第一漂移區(qū)段部分和第二漂移區(qū)段部分的漂移區(qū)段，其中源極區(qū)段與漂移區(qū)段在半導體主體的垂直方向上遠離，其中主體區(qū)段被設置在源極區(qū)段與漂移區(qū)段之間，并且第二漂移區(qū)段部分在半導體主體的垂直方向上鄰接第一漂移區(qū)段部分； 與主體區(qū)段鄰近并且通過柵極電介質與主體區(qū)段電介質絕緣的柵極電極； 與漂移區(qū)段的半導體類型互補的半導體類型的二極管區(qū)段，所述二極管區(qū)段被設置在漂移區(qū)段中并且在半導體主體的垂直方向上遠離柵極電極；以及 電連接到源極區(qū)段、主體區(qū)段和二極管區(qū)段的源極電極，其中源極電極的至少第一部分被設置在鄰近源極區(qū)段、主體區(qū)段和漂移區(qū)段的第一部分延伸到二極管區(qū)段的溝槽中。
2.權利要求1的半導體器件，其中，二極管區(qū)段在半導體主體的側向方向上與柵極電極重疊。
3.權利要求1的半導體器件，其中，與二極管區(qū)段相同的摻雜類型的半導體區(qū)段被設置在漂移區(qū)段的第一部分與源極電極的第一部分之間。
4.權利要求1的半導 體器件，還包括: 第一源極電極部分與漂移區(qū)段的第二部分之間的Schottky接觸。
5.權利要求1的半導體器件，其中，第一漂移區(qū)段部分的摻雜濃度高于第二漂移區(qū)段部分。
6.權利要求1的半導體器件，還包括: 多個器件單元，每一個器件單元包括源極區(qū)段、主體區(qū)段、第一漂移區(qū)段部分、柵極電極、柵極電介質和二極管區(qū)段。
7.權利要求6的半導體器件，其中，兩個相鄰器件單元共享一個柵極電極，并且其中兩個相鄰器件單元共享一個第一源極電極部分。
8.權利要求6的半導體器件，其中，每一個器件單元的第一源極電極部分通過絕緣層與相應的器件單元的柵極電極分開。
9.權利要求8的半導體器件， 其中，半導體主體包括SiC晶體，并且 其中，主體區(qū)段與柵極電介質之間的界面是SiC晶體的a平面。
10.權利要求1的半導體器件，其中，第一漂移區(qū)段部分和主體區(qū)段是外延生長的半導體區(qū)段。
11.權利要求10的半導體器件，其中，源極區(qū)段是外延生長的半導體區(qū)段。
12.權利要求1的半導體器件，其中，第一漂移區(qū)段部分、主體區(qū)段和源極區(qū)段是注入區(qū)段。
13.—種產生半導體器件的方法，所述方法包括: 提供半導體主體，所述半導體主體具有第一摻雜類型的第一半導體層、第一半導體層上的與第一摻雜類型互補的第二摻雜類型的第二半導體層、第二半導體層上的第一摻雜類型的第三半導體層并且具有在半導體主體的垂直方向上與第二半導體層間隔開的、第一半導體層中的第二摻雜類型的至少一個第一半導體區(qū)段；形成穿過第三半導體層、第二半導體層延伸到第一半導體層的第一溝槽； 形成至少在半導體主體的側向方向上鄰近第二半導體層的一部分并且通過電介質層與第二半導體層的所述部分電介質絕緣的第一電極； 形成穿過第三半導體層、第二半導體層和第一半導體層的一部分延伸到所述至少一個第一半導體區(qū)段的第二溝槽；以及 至少在第二溝槽中形成第二電極，所述第二電極在第二溝槽的底部與所述至少一個第一半導體區(qū)段電接觸并且在第二溝槽的至少一個側壁上與第二半導體層電接觸。
14.權利要求13的方法，還包括: 在形成第二電極之前在第一半導體層的暴露于第二溝槽的側壁上的那些區(qū)段中形成第二摻雜類型的第二半導體層，從而提供第二半導體層與第二電極之間的結隔離。
15.權利要求13的方法，其中，提供半導體主體包括: 提供第一半導體層的第一部分層； 在第一部分層中形成所述至少一個第一半導體區(qū)段； 在第一部分層上形成第一半導體層的第二部分層； 在第一半導體層上形成第二層；以及 在第二半導體層 上形成第三層。
16.權利要求15的方法，其中，第二和第三半導體層是外延生長的。
17.權利要求15的方法，其中，形成第二和第三半導體層包括: 在第一半導體層上形成外延半導體層；以及 施行至少一個注入和/或擴散工藝以便把摻雜劑原子引入到外延半導體層中，從而形成第三和第二半導體層中的至少一個。
18.權利要求13的方法，其中，提供半導體主體包括: 在形成第二溝槽之前提供第一半導體層、第二半導體層和第三半導體層；以及在形成第二溝槽之后并且在形成第二電極之前在第二溝槽的底部形成所述至少一個第一半導體區(qū)段。
19.權利要求18的方法，其中，利用注入和/或擴散工藝形成第二和第三半導體層中的至少一個。
20.權利要求13的方法，其中，第一溝槽和第二溝槽被形成為在半導體主體的側向方向上間隔開。
21.權利要求13的方法，其中，第一和第二溝槽被形成為彼此鄰接。
22.權利要求21的方法，其中，在第一電極與第二電極之間形成絕緣層。
23.權利要求21的方法，其中，半導體主體的半導體材料是SiC，并且其中第一溝槽被形成為使得溝槽的鄰接第二半導體層的所述部分的側壁處于半導體主體的半導體晶體的a平面內。
24.權利要求21的方法，其中，形成第一和第二溝槽包括: 形成第一溝槽；以及 通過將第一溝槽的一部分延伸到半導體主體中的更深處來形成第二溝槽。
【文檔編號】H01L27/02GK103579339SQ201210426451
【公開日】2014年2月12日 申請日期:2012年10月31日 優(yōu)先權日:2012年7月19日
【發(fā)明者】D.彼得斯, R.西米尼克, P.弗瑞依德瑞茨思 申請人:英飛凌科技股份有限公司