晶體管的形成方法
【專利摘要】一種晶體管的形成方法，包括：提供表面具有介質(zhì)層的半導(dǎo)體襯底，介質(zhì)層內(nèi)具有貫穿其厚度的第一開口，第一開口內(nèi)具有柵極結(jié)構(gòu)，且柵極結(jié)構(gòu)的表面與介質(zhì)層表面齊平，柵極結(jié)構(gòu)包括：位于第一開口底部的柵介質(zhì)層、覆蓋柵介質(zhì)層以及第一開口側(cè)壁的功函數(shù)層、以及位于功函數(shù)層表面且填充滿第一開口的柵極層，功函數(shù)層和柵極層的材料為金屬；刻蝕功函數(shù)層，使功函數(shù)層的頂部表面低于介質(zhì)層表面；在刻蝕功函數(shù)層之后，刻蝕柵極層，使柵極層的表面低于介質(zhì)層表面、且高于功函數(shù)層表面；在刻蝕柵極層之后，在柵極層和功函數(shù)層表面形成絕緣層，絕緣層的表面與介質(zhì)層表面齊平，且絕緣層的材料與介質(zhì)層的材料不同。所形成的晶體管的性能優(yōu)良。
【專利說明】晶體管的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種晶體管的形成方法。
【背景技術(shù)】
[0002]隨著集成電路制造技術(shù)的快速發(fā)展，促使集成電路中的半導(dǎo)體器件，尤其是MOS(Metal Oxide Semiconductor,金屬-氧化物-半導(dǎo)體)器件的尺寸不斷地縮小，以此滿足集成電路發(fā)展的小型化和集成化的要求。在MOS晶體管器件的尺寸持續(xù)縮小的過程中，現(xiàn)有工藝以氧化硅或氮氧化硅作為柵介質(zhì)層的工藝受到了挑戰(zhàn)。以氧化硅或氮氧化硅作為柵介質(zhì)層所形成的晶體管出現(xiàn)了一些問題，包括漏電流增加以及雜質(zhì)的擴(kuò)散，從而影響晶體管的閾值電壓，進(jìn)而影響半導(dǎo)體器件的性能。
[0003]為解決以上問題，含有高K介質(zhì)層和金屬柵極結(jié)構(gòu)的晶體管被提出。所述含有高K介質(zhì)層和金屬柵極結(jié)構(gòu)的晶體管采用高K (介電常數(shù))材料代替常用的氧化硅或氮氧化硅柵介質(zhì)材料，能夠使晶體管尺寸縮小的同時(shí)，減小漏電流的產(chǎn)生，并提高晶體管的性能。
[0004]現(xiàn)有技術(shù)具有高K介質(zhì)層和金屬柵極結(jié)構(gòu)的晶體管如圖1所示，包括:位于半導(dǎo)體襯底100表面的介質(zhì)層105和柵極結(jié)構(gòu)(未示出)，且所述柵極結(jié)構(gòu)的頂部表面與所述介質(zhì)層105表面齊平，所述柵極結(jié)構(gòu)包括:位于半導(dǎo)體襯底100表面的高K柵介質(zhì)層101，位于高K柵介質(zhì)層101表面的功函數(shù)層102，位于所述功函數(shù)層102表面的金屬柵極層103，位于高K柵介質(zhì)層101、功函數(shù)層102和金屬柵極層103兩側(cè)的半導(dǎo)體襯底I 00表面的側(cè)墻104 ;位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底100內(nèi)的源區(qū)和漏區(qū)106。
[0005]然而，現(xiàn)有技術(shù)的高K介質(zhì)層和金屬柵極結(jié)構(gòu)的晶體管性能不佳。
[0006]更多含有高K介質(zhì)層和金屬柵極結(jié)構(gòu)的晶體管的相關(guān)資料請(qǐng)參考
【發(fā)明者】洪中山 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司