專利名稱：一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件及制備方法。
背景技術(shù)：
半導(dǎo)體集成電路是電子工業(yè)的基礎(chǔ)，人們對電子工業(yè)的巨大需求，促使該領(lǐng)域的發(fā)展十分迅速。在過去的幾十年中，電子工業(yè)的迅猛發(fā)展對社會發(fā)展及國民經(jīng)濟產(chǎn)生了巨大的影響。目前，電子工業(yè)已成為世界上規(guī)模最大的工業(yè)，在全球市場中占據(jù)著很大的份額，產(chǎn)值已經(jīng)超過了 10000億美元。

SiCMOS集成電路具有低功耗、高集成度、低噪聲和高可靠性等優(yōu)點，在半導(dǎo)體集成電路產(chǎn)業(yè)中占據(jù)了支配地位。然而隨著集成電路規(guī)模的進一步增大、器件特征尺寸的減小、集成度和復(fù)雜性的增加，尤其是器件特征尺寸進入納米尺度以后，SiCMOS器件的材料、物理特征的局限性逐步顯現(xiàn)了出來，限制了 Si集成電路及其制造工藝的進一步發(fā)展。盡管微電子學(xué)在化合物半導(dǎo)體和其它新材料方面的研究及在某些領(lǐng)域的應(yīng)用取得了很大進展，但遠不具備替代硅基工藝的條件。而且根據(jù)科學(xué)技術(shù)的發(fā)展規(guī)律，一種新的技術(shù)從誕生到成為主力技術(shù)一般需要二三十年的時間。所以，為了滿足傳統(tǒng)性能提高的需要，增強SiCMOS的性能被認為是微電子工業(yè)的發(fā)展方向。采用應(yīng)變Si/SiGe技術(shù)是通過在傳統(tǒng)的體Si器件中引入應(yīng)力來改善遷移率，提高器件性能?？墒蛊骷阅芴岣?0% 60%，而工藝復(fù)雜度和成本卻只增加1% 3%。對現(xiàn)有的許多集成電路生產(chǎn)線而言，如果采用應(yīng)變SiGe材料不但可以在基本不增加投資的情況下使生產(chǎn)出來的Si CMOS集成電路芯片性能明顯改善，而且還可以大大延長花費巨額投資建成的集成電路生產(chǎn)線的使用年限。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件及制備方法，以實現(xiàn)利用應(yīng)變SiGe材料在垂直方向電子遷移率和水平方向空穴遷移率高于弛豫Si的特點，在低溫工藝下，制造出性能增強的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路。本發(fā)明的目的在于提供一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件，采應(yīng)變SiGe垂直溝道NMOS器件、應(yīng)變SiGe平面溝道PMOS器件和SiGe HBT器件。進一步、所述NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。進一步、所述PMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為壓應(yīng)變。進一步、所述NMOS器件導(dǎo)電溝道為回型，且溝道方向與襯底表面垂直。進一步、SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。進一步、SiGe HBT器件為平面結(jié)構(gòu)。本發(fā)明的另一目的在于提供一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件的制備方法，包括如下步驟
第一步、選取摻雜濃度為5 X IO14 5 X IO15CnT3的P型Si片作為襯底；第二步、在襯底表面熱氧化一厚度為300 500nm的SiO2層，光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域；第三步、去除表面多余的氧化層，外延生長一層厚度為2 3 iim的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17CnT3 ；第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為20 60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ；第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度 為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ；第六步、在襯底表面熱氧化一層厚度為300 500nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3飛的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 8000C，在深槽內(nèi)填充SiO2，用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離；第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為100 200鹽的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第九步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm^3,形成集電極接觸區(qū)域；第十步、光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 IXlO2ciCnT3,形成基極接觸區(qū)域，并對襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活，形成SiGe HBT ;在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2 層；第^^一步、光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為0. 7 I. 4 ii m的淺槽，利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在淺槽中連續(xù)生長五層材料第一層是厚度為0. 5 I. 0 ii m的N型Si外延層，摻雜濃度為5 X IO19 I X 102°cm_3，作為NMOS器件漏區(qū)；第二層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第三層是厚度為22 45nm的P型應(yīng)變SiGe層，摻雜濃度為5 X IO16 5X 1017cnT3，Ge組分為梯度分布，下層為10%，上層為20 30%的梯度分布，作為NMOS器件溝道區(qū)；第四層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5 X 1018cnT3，Ge組分為為20 30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第五層是厚度為200 400nm的N型Si層，摻雜濃度為5 X IO19 I X IO2tlCnT3，作為NMOS器件源區(qū)；第十二步、利用化學(xué)汽相淀積(CVD)的方法，在600 780V，在襯底表面淀積一層SiO2，光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為0. 73 I. 45 um的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5 X IO16 5 X 1017cnT3，厚度為0. 72 I. 42 y m,再生長一 N型應(yīng)變SiGe層，摻雜濃度為5X IO16 5X 1017cnT3，Ge組分為10 30%，厚度為10 20nm,最后生長一本征弛豫Si帽層，厚度為3 5nm，將溝槽填滿，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ；第十三步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為
0.4 0. 6 ii m的漏溝槽；利用化學(xué)汽相淀積(CVD)方法，在600 780V，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2,利用化學(xué)汽相淀積(CVD)方法，在600 780°C，淀積摻雜濃度為I 5X102°cm_3的N型Ploy-Si，將溝槽填滿，化學(xué)機械拋光(CMP)方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；第十四步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 4 0. 6 ii m的柵溝槽；利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積一層厚度為5 Snm的HfO2,形成NMOS器件柵介質(zhì)層，然后利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積摻雜濃度為I 5X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO2,形成NMOS器件柵、源區(qū)，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；第十五步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2，光刻PMOS器件有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層厚度為10 15nm的SiO2和一層厚度為200 300nm的Poly-Si，光刻Poly-Si和SiO2，形成PMOS器件虛柵JtPMOS器件進行P型離子注入，形成摻雜濃度為I 5X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；第十六步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面上淀積一層厚度為3 5nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)墻；再對PMOS器件有源區(qū)進行P型離子注入，自對準(zhǔn)生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19 I X IO20Cm-3 ；第十七步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，用化學(xué)機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiON，厚度為I. 5^5nm ;用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學(xué)機械拋光(CMP)去掉表面金屬，以W-TiN復(fù)合柵作為化學(xué)機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件；第十八步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，光刻引線孔，金屬化，濺射金屬，光刻引線，構(gòu)成導(dǎo)電溝道為22 45nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件。進一步、所述的CMOS中NMOS器件溝道長度根據(jù)第i^一步淀積的p型應(yīng)變SiGe層厚度確定，通常取22 45nm。PMOS器件的溝道長度則由光刻工藝決定，長度與NMOS器件對應(yīng)。進一步、該制備方法中所涉及的最高溫度根據(jù)第四步到底第十八步中的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于780°C。進一步、基區(qū)厚度根據(jù)第四步SiGe的外延層厚度來決定，取20 60nm。本發(fā)明的另一目的在于提供一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路的制備方法，包括如下步驟 步驟1，埋層制備的實現(xiàn)方法為(Ia)選取摻雜濃度為5 X IO14CnT3的P型Si片，作為襯底；(Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域；步驟2，雙極器件有源區(qū)制備的實現(xiàn)方法為(2a)在襯底上外延生長一層厚度為2 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO16cnT3 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17CnT3 ；步驟3，深槽隔離區(qū)制備的實現(xiàn)方法為(3a)在襯底表面熱氧化一層厚度為300nm的SiO2層；(3b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 u m的深槽；(3c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ；(3d)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離；步驟4，集電極淺槽隔離制備的實現(xiàn)方法為(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離；步驟5，基極淺槽隔離制備的實現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；
(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離；步驟6，SiGe HBT形成的實現(xiàn)方法為(6a)用濕法刻蝕掉表面的SiO2和SiN層；

(6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(6e)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活，形成SiGe HBT ；(6f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；步驟7，MOS器件有源區(qū)制備的實現(xiàn)方法為(7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為
I.4iim的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 0 ii m的N型Si外延層，摻雜濃度為5 X 1019cm_3，作為NMOS器件漏區(qū)；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為45nm的P型應(yīng)變SiGe層，摻雜濃度為5X1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為400nm的N型Si層，摻雜濃度為5 X 1019CnT3，作為NMOS器件源區(qū)；(7g)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為
I.45iim的深槽；(7i)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X 1016cm_3，厚度為I. 42 ii m ;(7j)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ；(7k)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱；(71)利用濕法腐蝕，刻蝕掉表面的層SiO2 ；步驟8，NMOS器件漏連接制備的實現(xiàn)方法為(8a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；
(8b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 y m的漏溝槽；(8c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；(8d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Ploy-SiJf NMOS器件漏溝槽填滿；(8e)利用化學(xué)機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(8f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；步驟9，NMOS器件形成的實現(xiàn)方法為(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(9b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6 y m的柵溝槽；(9c)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質(zhì)層；(9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Poly-SiJf NMOS器件柵溝槽填滿；(9e)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(9f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層；步驟10，PMOS器件虛柵和源漏制備的實現(xiàn)方法為(IOa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(IOb)光刻PMOS器件有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ；(IOc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的 Poly-Si ；(IOd)光刻 Poly-Si 和 SiO2,形成 PMOS 器件虛柵；(IOe)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(IOf)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)
工回;
(IOg)對PMOS器件有源區(qū)進行P型離子注入，自對準(zhǔn)生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5X IO19CnT3 ；步驟11，PMOS器件形成的實現(xiàn)方法為(IIa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學(xué)機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(Ilb)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ； (lid)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學(xué)機械拋光(CMP)去掉表面
金屬；(lie)以W-TiN復(fù)合柵作為化學(xué)機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件；步驟12，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為(12a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(12b)光刻引線孔;(12c)金屬化；(12d)濺射金屬，光刻引線，形成MOS器件漏極、源極和柵極金屬引線以及雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為45nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點:I.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件中，充分利用了應(yīng)變SiGe材料應(yīng)力的各相異性的特性，在水平方向引入壓應(yīng)變，提高了 PMOS器件空穴遷移率；在垂直方向引入張應(yīng)變，提高了 NMOS器件電子遷移率，因此，該器件頻率與電流驅(qū)動能力等性能高于同尺寸的弛豫Si CMOS器件；2.本發(fā)明在制備SiGe基垂直溝道應(yīng)變BiCMOS集成器件過程中，采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應(yīng)變SiGe材料，提高了器件設(shè)計的靈活性，增強了 CMOS器件與集成電路電學(xué)性能；3.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件的溝道方向為垂直方向，溝道為化學(xué)汽相淀積(CVD)方法制備的應(yīng)變SiGe層，SiGe層的厚度即為NMOS器件的溝道長度，因此，在NMOS器件的制備中避開了小尺寸柵極的光刻，減少了工藝復(fù)雜度，降低了成本；4.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；5.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件溝道Ge組分呈梯度變化，因此可在溝道方向產(chǎn)生一個加速電子輸運的自建電場，增強了溝道的載流子輸運能力，從而提高了應(yīng)變SiGe NMOS器件的頻率特性與電流驅(qū)動能力；6.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 NMOS器件的柵控能力，增強了 NMOS器件的電學(xué)性能；7.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，PMOS器件為量子阱器件，即應(yīng)變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學(xué)特性；同時，量子阱可以使熱電子注入柵介質(zhì)中的問題得到改善，增加了器件和電路的可靠性；8.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，PMOS器件采用SiON代替?zhèn)鹘y(tǒng)的純SiO2做柵介質(zhì)，不僅增強了器件的可靠性，而且利用柵介質(zhì)介電常數(shù)的變化，提高了器件的柵控能力；9.本發(fā)明在制備SiGe基垂直溝道應(yīng)變BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提高集成電路的性能； 10.本發(fā)明制備SiGe基垂直溝道應(yīng)變BiCMOS集成器件過程中，PMOS器件采用了金屬柵鑲嵌工藝(damascene process)制備柵電極,該柵電極為金屬W-TiN復(fù)合結(jié)構(gòu)，由于下層的TiN與應(yīng)變Si和應(yīng)變SiGe材料功函數(shù)差較小，改善了器件的電學(xué)特性，上層的W則可以降低柵電極的電阻，實現(xiàn)了柵電極的優(yōu)化。


圖I是本發(fā)明提供的基于SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路制備方法的實現(xiàn)流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件，采應(yīng)變SiGe垂直溝道NMOS器件、應(yīng)變SiGe平面溝道PMOS器件和SiGe HBT器件。作為本發(fā)明實施例的一優(yōu)化方案，所述NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。作為本發(fā)明實施例的一優(yōu)化方案，所述PMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為壓應(yīng)變。作為本發(fā)明實施例的一優(yōu)化方案，所述NMOS器件導(dǎo)電溝道為回型，且溝道方向與襯底表面垂直。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件的基區(qū)為應(yīng)變SiGe材料。作為本發(fā)明實施例的一優(yōu)化方案，SiGe HBT器件為平面結(jié)構(gòu)。以下參照附圖I，對本發(fā)明制備基于SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路的工藝流程作進一步詳細描述。實施例I :制備導(dǎo)電溝道為45nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路，具體步驟如下步驟I，埋層制備。
(Ia)選取摻雜濃度為5 X IO14CnT3的P型Si片，作為襯底；(Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域。步驟2，雙極器件有源區(qū)制備。(2a)在襯底上外延生長一層厚度為2 U m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO16cnT3 ；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；

(2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X 1017cnT3。步驟3，深槽隔離區(qū)制備。(3a)在襯底表面熱氧化一層厚度為300nm的SiO2層；(3b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 u m的深槽；(3c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ；(3d)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(6e)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活，形成SiGe HBT ；(6f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層。步驟7，MOS器件有源區(qū)制備。 (7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為I. 4iim的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 0 ii m的N型Si外延層，摻雜濃度為5 X 1019cm_3，作為NMOS器件漏區(qū)；(7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為45nm的P型應(yīng)變SiGe層，摻雜濃度為5X1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為400nm的N型Si層，摻雜濃度為5 X IO19CnT3，作為NMOS器件源區(qū)；(7g)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為I. 45iim的深槽；(7i)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X 1016cm_3，厚度為I. 42 ii m ;(7 j )利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ；(7k)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱；(71)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，NMOS器件漏連接制備。(8a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(8b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的漏溝槽；(8c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；
(8d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Ploy-SiJf NMOS器件漏溝槽填滿；(8e)利用化學(xué)機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(8f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟9，NMOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；
·
(9b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的柵溝槽；(9c)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質(zhì)層；(9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Poly-SiJf NMOS器件柵溝槽填滿；(9e)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(9f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟10，PMOS器件虛柵和源漏制備。(IOa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(IOb)光刻PMOS器件有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ；(IOc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的 Poly-Si ；(IOd)光刻 Poly-Si 和 SiO2,形成 PMOS 器件虛柵；(IOe)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(IOf)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)
工回;(IOg)對PMOS器件有源區(qū)進行P型離子注入，自對準(zhǔn)生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5X 1019cm_3。 步驟11，PMOS器件形成。(IIa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學(xué)機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(Ilb)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ；(lid)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學(xué)機械拋光(CMP)去掉表面
金屬；
(lie)以W-TiN復(fù)合柵作為化學(xué)機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟12，構(gòu)成BiCMOS集成電路。(12a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(12b)光刻引線孔;(12c)金屬化；(12d)濺射金屬，光刻引線，形成MOS器件漏極、源極和柵極金屬引線以及雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為45nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路。實施例2 :制備導(dǎo)電溝道為SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路，具體步 驟如下步驟I，埋層制備。(Ia)選取摻雜濃度為I X IO15CnT3的P型Si片，作為襯底；(Ib)在襯底表面熱氧化一層厚度為400nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在900°C，退火60min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域。步驟2，雙極器件有源區(qū)制備。(2a)在襯底上外延一層厚度為2. 5 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 5 X IO16CnT3 ；(2d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為40nm的SiGe層，作為基區(qū)，該層Ge組分為20%，摻雜濃度為I X1019cm_3 ；(2e)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長一層厚度為150nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為3 X 1017cnT3。步驟3，深槽隔離區(qū)制備。(3a)在襯底表面熱氧化一層厚度為400nm的SiO2層；(3b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為4 y m的深槽；(3c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在深槽內(nèi)填充SiO2 ；(3d)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為240nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。
步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為240nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為150nm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為155nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。

步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層厚度為400nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成基極；(6e)對襯底在1000°C溫度下，退火60s，進行雜質(zhì)激活，形成SiGe HBT ；(6f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層。步驟7，MOS器件有源區(qū)制備。(7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為
I.3iim的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為0. 8 ii m的N型Si外延層，摻雜濃度為8 X 1019cm_3，作為NMOS器件漏區(qū)；(7c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為4nm的N型應(yīng)變SiGe層，摻雜濃度為3 X IO18CnT3, Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7d)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為30nm的P型應(yīng)變SiGe層4，摻雜濃度為I X IO1W, Ge組分為梯度分布，下層為10%，上層為20%，作為NMOS器件溝道區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為4nm的N型應(yīng)變SiGe層，摻雜濃度為3 X 1018cm_3，Ge組分為20%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為300nm的N型Si層，摻雜濃度為8 X IO19CnT3，作為NMOS器件源區(qū)；(7g)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為
I.14iim的深槽；(7i)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為lX1017cm_3，厚度為I.(7j)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為I X 1017cm^3, Ge組分為20%，厚度為15nm ；(7k)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為4nm，形成N阱；(71)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，NMOS器件漏連接制備。(8a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層； (8b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 5 y m的漏溝槽；(8c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；(8d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3 X 102°cm_3的N型Ploy-Si，將NMOS器件漏溝槽填滿；(8e)利用化學(xué)機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(8f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟9，NMOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(9b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 5 y m的柵溝槽；(9c)利用原子層化學(xué)汽相淀積(ALCVD)方法，在350°C，在襯底表面淀積一層厚度為6nm的HfO2,形成NMOS器件柵介質(zhì)層；(9d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿；(9e)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(9f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟10，PMOS器件虛柵和源漏制備。(IOa)利用化學(xué)汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(IOb)光刻PMOS器件有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為12nm的SiO2 ；(IOc)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為240nm的 Poly-Si ；(IOd)光刻 Poly-Si 和 SiO2,形成 PMOS 器件虛柵；(IOe)對PMOS器件進行P型離子注入，形成摻雜濃度為3 X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(IOf)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面上淀積一層厚度為4nm的SiO2,干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2,形成PMOS器件柵電極側(cè)
工回;(IOg)對PMOS器件有源區(qū)進行P型離子注入，自對準(zhǔn)生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到8X 1019cm_3。步驟11，PMOS器件形成。(Ila)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層，用化學(xué)機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至 虛柵上表面，露出虛柵；(Ilb)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiON，厚度為3nm ；(lid)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學(xué)機械拋光(CMP)去掉表面
金屬；(He)以W-TiN復(fù)合柵作為化學(xué)機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟12，構(gòu)成BiCMOS集成電路。(12a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層；(12b)光刻引線孔；(12c)金屬化；(12d)濺射金屬，光刻引線，形成MOS器件漏極、源極和柵極金屬引線以及雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為30nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路。實施例3 :制備導(dǎo)電溝道為22nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路，具體步驟如下步驟I，埋層制備。(Ia)選取摻雜濃度為5 X IO15CnT3的P型Si片，作為襯底；(Ib)在襯底表面熱氧化一層厚度為500nm的SiO2層；(Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在950°C，退火30min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域。步驟2，雙極器件有源區(qū)制備。(2a)在襯底上外延生長一層厚度為3 y m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO17cnT3 ；(2d)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為60nm的SiGe層，作為基區(qū)，該層Ge組分為25%，摻雜濃度為5 X1019cm_3 ；(2e)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為5 X 1017cnT3。步驟3，深槽隔離區(qū)制備。(3a)在襯底表面熱氧化一層厚度為500nm的SiO2層；(3b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為5 u m的深槽；
(3c)利用化學(xué)汽相淀積(CVD)方法，在800°C，在深槽內(nèi)填充SiO2 ；(3d)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟4，集電極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；
(4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為300nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟5，基極淺槽隔離制備。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(5c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為205nm的淺槽；(5e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟6，SiGe HBT 形成。(6a)用濕法刻蝕掉表面的SiO2和SiN層；(6b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層；(6c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X 102°cnT3,形成集電極；(6d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X 102°cnT3,形成基極；(6e)對襯底在1100°C溫度下，退火15s，進行雜質(zhì)激活，形成SiGe HBT ；(6f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層。步驟7，MOS器件有源區(qū)制備。(7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為0. 7um的深槽；(7b)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為0. 5 ii m的N型Si外延層，摻雜濃度為I X 102°cm_3，作為NMOS器件漏區(qū)；(7c)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為3nm的N型應(yīng)變SiGe層，摻雜濃度為I X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；
(7d)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為22nm的P型應(yīng)變SiGe層，摻雜濃度為5 X 1017cm_3，Ge組分為梯度分布，下層為10%，上層為25%，作為NMOS器件溝道區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為3nm的N型應(yīng)變SiGe層，摻雜濃度為I X 1018cm_3，Ge組分為25%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7f)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為200nm的N型Si層，摻雜濃度為I X 102°cm_3，作為NMOS器件源區(qū)；(7g)利用化學(xué)汽相淀積(CVD)的方法，在780°C，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為
0.73um的深槽；(7i)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X 1017cm_3，厚度為0. 72 ii m ;(7j)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 1017cnT3，Ge組分為30%，厚度為IOnm ；(7k)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為3nm，形成N阱；(71)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，NMOS器件漏連接制備。(8a)利用化學(xué)汽相淀積(CVD)方法，在780°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(8b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4 y m的漏溝槽；(8c)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；(8d)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積摻雜濃度為5 X 102°cm_3的N型Ploy-Si，將NMOS器件漏溝槽填滿；(8e)利用化學(xué)機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(8f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟9，NMOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在780°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(9b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 4 y m的柵溝槽；(9c)利用原子層化學(xué)汽相淀積(ALCVD)方法，在400°C，在襯底表面淀積一層厚度為8nm的HfO2,形成NMOS器件柵介質(zhì)層；(9d)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積摻雜濃度為5 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿；(9e)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；
(9f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟10，PMOS器件虛柵和源漏制備。(IOa)利用化學(xué)汽相淀積(CVD)方法，在780V，在NMOS器件有源區(qū)表面淀積一層Si02 ；(IOb)光刻PMOS器件有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層厚度為15nm的SiO2 ；(IOc)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層厚度為300nm的 Poly-Si ；(IOd)光刻 Poly-Si 和 SiO2,形成 PMOS 器件虛柵；
(IOe)對PMOS器件進行P型離子注入，形成摻雜濃度為5 X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(IOf)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)
工回;(IOg)對PMOS器件有源區(qū)進行P型離子注入，自對準(zhǔn)生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到I X 102°cm_3。步驟11，PMOS器件形成。(IIa)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積SiO2層，用化學(xué)機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(Ilb)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(Ilc)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層SiON，厚度為
I.5nm ；(lid)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學(xué)機械拋光(CMP)去掉表面
金屬；(He)以W-TiN復(fù)合柵作為化學(xué)機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟12，構(gòu)成BiCMOS集成電路。(12a)利用化學(xué)汽相淀積(CVD)方法，在780°C，在襯底表面淀積SiO2層；(12b)光刻引線孔；(12c)金屬化；(12d)濺射金屬，光刻引線，形成MOS器件漏極、源極和柵極金屬引線以及雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路。本發(fā)明實施例提供的基于SiGe基垂直溝道應(yīng)變BiCMOS集成器件及制備方法具有如下優(yōu)點I.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件中，充分利用了應(yīng)變SiGe材料應(yīng)力的各相異性的特性，在水平方向引入壓應(yīng)變，提高了 PMOS器件空穴遷移率；在垂直方向引入張應(yīng)變，提高了 NMOS器件電子遷移率，因此，該器件頻率與電流驅(qū)動能力等性能高于同尺寸的弛豫Si CMOS器件；
2.本發(fā)明在制備SiGe基垂直溝道應(yīng)變BiCMOS集成器件過程中，采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應(yīng)變SiGe材料，提高了器件設(shè)計的靈活性，增強了 CMOS器件與集成電路電學(xué)性能；3.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件的溝道方向為垂直方向，溝道為化學(xué)汽相淀積(CVD)方法制備的應(yīng)變SiGe層，SiGe層的厚度即為NMOS器件的溝道長度，因此，在NMOS器件的制備中避開了小尺寸柵極的光刻，減少了工藝復(fù)雜度，降低了成本；4.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；5.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件溝道Ge組分呈梯度變化，因此可在溝道方向產(chǎn)生一個加速電子輸運的自建電場，增強了溝道的 載流子輸運能力，從而提高了應(yīng)變SiGe NMOS器件的頻率特性與電流驅(qū)動能力；6.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，NMOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 NMOS器件的柵控能力，增強了 NMOS器件的電學(xué)性能。7.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，PMOS器件為量子阱器件，即應(yīng)變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學(xué)特性；同時，量子阱可以使熱電子注入柵介質(zhì)中的問題得到改善，增加了器件和電路的可靠性；8.本發(fā)明制備的SiGe基垂直溝道應(yīng)變BiCMOS集成器件結(jié)構(gòu)中，PMOS器件采用SiON代替?zhèn)鹘y(tǒng)的純SiO2做柵介質(zhì)，不僅增強了器件的可靠性，而且利用柵介質(zhì)介電常數(shù)的變化，提高了器件的柵控能力；9.本發(fā)明在制備SiGe基垂直溝道應(yīng)變BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提高集成電路的性能；10.本發(fā)明制備SiGe基垂直溝道應(yīng)變BiCMOS集成器件過程中，PMOS器件采用了金屬柵鑲嵌工藝(damascene process)制備柵電極,該柵電極為金屬W-TiN復(fù)合結(jié)構(gòu)，由于下層的TiN與應(yīng)變Si和應(yīng)變SiGe材料功函數(shù)差較小，改善了器件的電學(xué)特性，上層的W則可以降低柵電極的電阻，實現(xiàn)了柵電極的優(yōu)化。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件，其特征在于，所述BiCMOS集成器件采應(yīng)變SiGe垂直溝道NMOS器件、應(yīng)變SiGe平面溝道PMOS器件和SiGe HBT器件。
2.根據(jù)權(quán)利要求I所述的SiGe基垂直溝道應(yīng)變BiCMOS集成器件，其特征在于，所述NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。
3.根據(jù)權(quán)利要求I所述的SiGe基垂直溝道應(yīng)變BiCMOS集成器件，其特征在于，所述PMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為壓應(yīng)變。
4.根據(jù)權(quán)利要求I所述的SiGe基垂直溝道應(yīng)變BiCMOS集成器件，其特征在于，所述NMOS器件導(dǎo)電溝道為回型，且溝道方向與襯底表面垂直。
5.根據(jù)權(quán)利要求I所述的SiGe基垂直溝道應(yīng)變BiCMOS集成器件，其特征在于，SiGeHBT器件的基區(qū)為應(yīng)變SiGe材料。
6.根據(jù)權(quán)利要求I所述的SiGe基垂直溝道應(yīng)變BiCMOS集成器件，其特征在于，SiGe·HBT器件為平面結(jié)構(gòu)。
7.—種SiGe基垂直溝道應(yīng)變BiCMOS集成器件的制備方法，其特征在于，所述制備方法包括如下步驟 第一步、選取摻雜濃度為5 X IO14 5 X IO15CnT3的P型Si片作為襯底； 第二步、在襯底表面熱氧化一厚度為300 500nm的SiO2層，光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800 950°C，退火30 90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域； 第三步、去除表面多余的氧化層，外延生長一層厚度為2 3 y m的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17cnT3 ； 第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為2(T60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ； 第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ； 第六步.在襯底表面熱氧化一層厚度為300 500nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3飛的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 800 0C，在深槽內(nèi)填充SiO2，用化學(xué)機械拋光(CMP )方法，去除表面多余的氧化層，形成深槽隔離； 第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第九步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD )的方法，在600 800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X 102°cm_3，形成集電極接觸區(qū)域；第十步、光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 IXlO2ciCnT3,形成基極接觸區(qū)域，并對襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活，形成SiGe HBT ;在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2 層； 第i^一步、光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為0. 7 I. 4 iim的淺槽，利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在淺槽中連續(xù)生長五層材料第一層是厚度為0. 5 I. 0 ii m的N型Si外延層，摻雜濃度為5X IO19 I X 102°cm_3，作為NMOS器件漏區(qū)；第二層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第三層是厚度為22 45nm的P型應(yīng)變SiGe層，摻雜濃度為5 X IO16 5X 1017cnT3，Ge組分為梯度分布，下層為10%，上層為20 30%的梯度分布，作為NMOS溝道區(qū)；第四層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5X 1018cnT3，Ge組分為為20 30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第五層是厚度為200 400nm的N型Si層， 摻雜濃度為5 X IO19 I X IO20Cm^3,作為NMOS器件源區(qū)； 第十二步、利用化學(xué)汽相淀積(CVD)的方法，在600 780°C，在襯底表面淀積一層SiO2，光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為0. 73 I.45 um的深槽；利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5 X IO16 5 X 1017cnT3，厚度為0. 72 I. 42 y m,再生長一 N型應(yīng)變SiGe層，摻雜濃度為5X IO16 5X 1017cnT3，Ge組分為10 30%，厚度為10 20nm,最后生長一本征弛豫Si帽層，厚度為3 5nm，將溝槽填滿，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 第十三步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4 0.6iim的漏溝槽；利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2,保留漏溝槽側(cè)壁的SiO2,利用化學(xué)汽相淀積(CVD)方法，在600 780°C，淀積摻雜濃度為I 5X102°cm_3的N型Ploy-Si，將溝槽填滿，化學(xué)機械拋光(CMP)方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第十四步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0.4 0. 6 ii m的柵溝槽；利用原子層化學(xué)汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積一層厚度為5 Snm的HfO2,形成NMOS器件柵介質(zhì)層，然后利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積摻雜濃度為I 5 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO2,形成NMOS器件柵、源區(qū)，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第十五步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,光刻PMOS器件有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層厚度為10 15nm的SiO2和一層厚度為200 300nm的Poly-Si，光刻Poly-Si和SiO2,形成PMOS器件虛柵；對PMOS器件進行P型離子注入，形成摻雜濃度為I 5 X IO18cnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)； 第十六步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面上淀積一層厚度為3 5nm的SiO2,干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2,形成PMOS器件柵電極側(cè)墻；再對PMOS器件有源區(qū)進行P型離子注入，自對準(zhǔn)生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19 I X IO20Cm-3 ； 第十七步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，用化學(xué)機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiON，厚度為I. 5^5nm ;用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學(xué)機械拋光(CMP)去掉表面金屬，以W-TiN復(fù)合柵作為化學(xué)機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件；第十八步、利用化學(xué)汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，光刻引線孔，金屬化，濺射金屬，光刻引線，構(gòu)成導(dǎo)電溝道為22 45nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件。
8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述的NMOS器件溝道長度根據(jù)第i^一步淀積的P型應(yīng)變SiGe層厚度確定，通常取22 45nm。PMOS器件的溝道長度則由光刻工藝決定，長度與NMOS器件對應(yīng)。
9.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，該制備方法中所涉及的最高溫度根據(jù)第四步到底第十八步中的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于780°C。
10.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，基區(qū)厚度根據(jù)第四步SiGe的外延層厚度來決定，取20 60nm。
11.一種SiGe基垂直溝道應(yīng)變BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 步驟1，埋層制備的實現(xiàn)方法為 (Ia)選取摻雜濃度為5X IO14CnT3的P型Si片，作為襯底； (Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層； (Ic)光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800°C，退火90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域； 步驟2，雙極器件有源區(qū)制備的實現(xiàn)方法為 (2a)在襯底上外延生長一層厚度為2 ii m的N型外延Si層，作為集電區(qū)，該層摻雜濃度為 I X IO16Cm 3 ； (2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (2c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為IXlO17cnT3 ； 步驟3，深槽隔離區(qū)制備的實現(xiàn)方法為 (3a)在襯底表面熱氧化一層厚度為300nm的SiO2層； (3b)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3pm的深槽； (3c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2 ；(3d)用化學(xué)機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 步驟4，集電極淺槽隔離制備的實現(xiàn)方法為 (4a)用濕法刻蝕掉表面的SiO2和SiN層； (4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (4d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽； (4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離； 步驟5，基極淺槽隔離制備的實現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (5c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (5d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽； (5e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離； 步驟6，SiGe HBT形成的實現(xiàn)方法為 (6a)用濕法刻蝕掉表面的SiO2和SiN層； (6b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm的SiO2 層； (6c)光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極； (6d)光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極； (6e)對襯底在950°C溫度下，退火120s，進行雜質(zhì)激活，形成SiGe HBT ； (6f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層； 步驟7，MOS器件有源區(qū)制備的實現(xiàn)方法為 (7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為I. 4iim的深槽； (7b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 0 ii m的N型Si外延層，摻雜濃度為5 X 1019cm_3，作為NMOS器件漏區(qū)； (7c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X1017cm_3，Ge組分為10%，作為NMOS器件的第一N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層； (7d)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為45nm的P型應(yīng)變SiGe層，摻雜濃度為5X1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)；(7e)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5 X IO1W, Ge組分為30%，作為NMOS器件的第二N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層； (7f)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為400nm的N型Si層，摻雜濃度為5 X IO19CnT3，作為NMOS器件源區(qū)； (7g)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ； (7h )光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為I.45iim的深槽； (7i)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X 1016cm_3，厚度為I. 42 ii m ; (7j)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ； (7k)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱； (71)利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 步驟8，NMOS器件漏連接制備的實現(xiàn)方法為 (8a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層； (8b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的漏溝槽； (8c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ； (8d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO2tlCnT3的N型Ploy-SiJf NMOS器件漏溝槽填滿； (8e)利用化學(xué)機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)； (8f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 步驟9，NMOS器件形成的實現(xiàn)方法為 (9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層； (9b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的柵溝槽； (9c)利用原子層化學(xué)汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質(zhì)層； (9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO2tlCnT3的N型Poly-SiJf NMOS器件柵溝槽填滿； (9e)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件； (9f)利用濕 法腐蝕，刻蝕掉表面的SiO2和SiN層； 步驟10，PMOS器件虛柵和源漏制備的實現(xiàn)方法為 (IOa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(IOb)光刻PMOS器件有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ； (IOc)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的Poly-Si ； (IOd)光刻Poly-Si和SiO2,形成PMOS器件虛柵； (IOe)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)； (IOf)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè) 工回； (IOg)對PMOS器件有源區(qū)進行P型離子注入，自對準(zhǔn)生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19CnT3 ； 步驟11，PMOS器件形成的實現(xiàn)方法為 (Ila)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學(xué)機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵； (Ilb)濕法刻蝕虛柵，在柵電極處形成一個凹槽； (He)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ； (Ild)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學(xué)機械拋光(CMP)去掉表面金屬； (He)以W-TiN復(fù)合柵作為化學(xué)機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件； 步驟12，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為 (12a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層； (12b)光刻引線孔； (12c)金屬化； (12d)濺射金屬，光刻引線，形成MOS器件漏極、源極和柵極金屬引線以及雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為45nm的SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種SiGe基垂直溝道應(yīng)變BiCMOS集成器件及制備方法，其過程為在Si襯底片上的雙極器件區(qū)域制造SiGe HBT器件；光刻NMOS器件有源區(qū)，在該區(qū)域外延生長五層材料形成NMOS器件有源區(qū)，制備NMOS器件；光刻PMOS器件有源區(qū)，在該區(qū)域外延生長三層材料形成PMOS器件有源區(qū)，形成虛柵極，完成PMOS器件制備，形成SiGe基垂直溝道應(yīng)變BiCMOS集成器件及電路。本發(fā)明充分利用應(yīng)變SiGe材料在垂直方向電子遷移率和水平方向空穴遷移率高于弛豫Si的特點，在低溫工藝下，制備出性能增強的SiGe基垂直溝道應(yīng)變BiCMOS集成電路。
文檔編號H01L21/8249GK102738156SQ20121024376
公開日2012年10月17日 申請日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者周春宇, 宋建軍, 宣榮喜, 張鶴鳴, 戴顯英, 王海棟, 胡輝勇, 郝躍 申請人:西安電子科技大學(xué)