專利名稱：使用耦合溝道的反熔絲存儲器及其操作方法
技術領域：
本發(fā)明涉及一種半導體元件，且特別是涉及使用耦合溝道的反熔絲存儲器及其操作方法。
背景技術：
非揮發(fā)性存儲器元件由于具有使存入的數據在斷電后也不會消失的優(yōu)點，所以已成為個人電腦和電子設備所廣泛采用的一種存儲器元件。一般而言，非揮發(fā)性存儲器可以細分為可抹除可編程的只讀存儲器(ErasableProgrammable ROM, EPROM)、電子式可抹除可編程的只讀存儲器(Electrically ErasableProgrammable ROM，EEPROM)、掩模式只讀存儲器(Mask ROM)、單次可編程的只讀存儲器 (One Time Programmable ROM, 0TPR0M)等。對于可抹除可編程的只讀存儲器與電子式可抹除可編程的只讀存儲器而言，由于可抹除可編程的只讀存儲器與電子式可抹除可編程的只讀存儲器具有寫入與抹除的功能，而為實際應用的較佳選擇。但是，相對的可抹除可編程的只讀存儲器與電子式可抹除可編程的只讀存儲器的制作工藝較為復雜且會使成本提高。對于掩模式只讀存儲器而言，雖然掩模式只讀存儲器的制作工藝簡單、成本較低，但是需以光掩模定義欲寫入的數據，因此在使用上限制較多。對于單次可編程的只讀存儲器而言，由于可在存儲器離開工廠后才寫入數據，亦即可依照存儲器配置的環(huán)境由使用者寫入數據，因此單次可編程的只讀存儲器在使用上較掩模式只讀存儲器更為方便。近年來在半導體集成電路裝置中，單次可編程的只讀存儲器成為不可欠缺的元件。反熔絲存儲器元件是一種個人電腦和電子設備所廣泛采用的一種單次可編程的只讀存儲器。通過施加電壓使電流流過反熔絲層接面造成反熔絲層擊穿(高溫燒斷)而形成導電路徑。然而，隨著集成電路產業(yè)的發(fā)展，業(yè)界莫不以制作出速度更快、尺寸更小的產品為目標，因此存儲器元件的積集度(Integration)勢必會持續(xù)不斷地增加。但是，線寬縮小的結果，往往會導致存儲單元之間產生漏電流，影響存儲器的操作。圖I所繪示為現有反熔絲存儲單元的剖視圖。如圖I所示，經由施加于柵極10的電壓與施加于摻雜區(qū)16(位線)的電壓的電壓差使氧化硅層18擊穿，由此程式化存儲單元。然而，在程式化操作時，難以控制氧化硅層18的擊穿位置。擊穿位置a是理想的擊穿位置；擊穿位置b會使存儲單元的柵極10于擊穿后與口袋摻雜區(qū)20 (Pocket Implant)產生連接，因口袋摻雜區(qū)20位于源/漏極摻雜區(qū)(S/D implant region)較下方地方,且導電性與淡摻雜漏極22 (Lightly doped drain, LDD)為不同型態(tài)，在讀取時將導致阻值過高而使之低電流讀取或是更甚者，較高的導通電壓(Threshold voltage)并導致沒有電流產生與流過；擊穿位置c會使存儲單元的柵極10經由淡摻雜漏極22而與摻雜區(qū)16 (位線)直接產生短路，其整個讀取路徑阻值過低而使此位讀取電流過大。這些問題，都會造成存儲器產生存儲單元讀取時電流均勻度變異過大的情形，而降低了存儲器的可控制性、良率與可靠度。由此可知，如何形成一種具有高積集度且可靠度高的存儲器，已經成為亟待解決的問題。

發(fā)明內容
本發(fā)明的目的在于提供一種耦合溝道的反熔絲存儲器及其操作方法，利用耦合柵極結構隔開反熔絲結構與摻雜區(qū)(位線)。在對反熔絲存儲單元進行程式化或讀取操作時，于耦合柵極與反熔絲柵極施加電壓，通過邊緣電場效應于反熔絲柵極與耦合柵極之間的基底中形成感應電荷，并形成所謂的「反轉溝道」(inversion channel),使反熔絲存儲單元的整個溝道區(qū)開啟；并因為此存儲單元特殊的設計，在反熔絲存儲層可能擊穿的點下方無口袋摻雜區(qū)、淡摻雜漏極及源/漏極摻雜區(qū)，而可以控制反熔絲層產生擊穿(break down)的位置，而避免傳統(tǒng)式反熔絲存儲器易產生的無讀取電流或是過大的讀取電流問題。為解決上述問題，本發(fā)明提供一種使用耦合溝道的反熔絲存儲器，包括基底、第二導電型的第一摻雜區(qū)、耦合柵極、柵極介電層、反熔絲柵極及反熔絲層。第一摻雜區(qū)設置于基底中。反熔絲柵極設置于基底上。反熔絲層設置于反熔絲柵極與基底之間。耦合柵極設 置于第一摻雜區(qū)與反熔絲柵極之間的基底上，耦合柵極與反熔絲柵極間隔一間隙。柵極介電層設置于耦合柵極與基底之間。于耦合柵極及反熔絲柵極施加電壓以產生邊緣電場效應(Fringing Electrical Field),通過邊緣電場效應于反熔絲柵極與稱合柵極之間的基底中形成感應電荷，并形成一反轉溝道(Inversion Channel)。在本發(fā)明的一實施例中，上述的基底為第一導電型，且耦合溝道由反熔絲柵極與耦合柵極之間的基底構成。在本發(fā)明的一實施例中，上述的第一摻雜區(qū)設置于第一導電型的阱區(qū)中，且阱區(qū)的一部分位于稱合柵極下方。在本發(fā)明的一實施例中，上述的使用耦合溝道的反熔絲存儲器還包括第二導電型的第二摻雜區(qū)。第二摻雜區(qū)設置于第一摻雜區(qū)與耦合柵極之間。第二導電型的第二摻雜區(qū)為源極/漏極延伸區(qū)、雙重擴散區(qū)或淡摻雜區(qū)。在本發(fā)明的一實施例中，上述的使用耦合溝道的反熔絲存儲器還包括口袋摻雜區(qū)?？诖鼡诫s區(qū)設置于淡摻雜區(qū)下方。在本發(fā)明的一實施例中，上述的使用耦合溝道的反熔絲存儲器還包括間隙壁。間隙壁設置于耦合柵極及反熔絲柵極側壁。間隙壁填滿或未填滿耦合柵極及反熔絲柵極之間的間隙。在本發(fā)明的一實施例中，上述的間隙壁填滿耦合柵極及反熔絲柵極之間的間隙。在本發(fā)明的一實施例中，上述的間隙的長度為2微米以下。在本發(fā)明的一實施例中，上述的反熔絲層的材質為氧化硅，使反熔絲柵極下方的反熔絲層擊穿來進行程式化操作。 在本發(fā)明的一實施例中，上述的反熔絲層與柵極介電層的厚度相同。在本發(fā)明的一實施例中，上述的第一導電型為P型，則第二導電型為N型；上述第一導電型為N型，則第二導電型為P型。在本發(fā)明的一實施例中，反熔絲柵極與耦合柵極之間的基底中未形成有摻雜區(qū)。
在本發(fā)明的一實施例中，使用耦合溝道的反熔絲存儲器更具有隔離結構，設置于基底中，其中反熔絲柵極設置于耦合柵極與隔離結構之間的基底上。在本發(fā)明的一實施例中，上述的反熔絲柵極的一部分設置于隔離結構上。在本發(fā)明的一實施例中，使用耦合溝道的反熔絲存儲器更具有第二導電型的第三摻雜區(qū)，其中反熔絲柵極設置于耦合柵極與第三摻雜區(qū)之間的基底上。本發(fā)明提供一種使用耦合溝道的反熔絲存儲器的操作方法，此反熔絲存儲器包括摻雜區(qū)，設置于基底中；反熔絲柵極設置于基底上；以及耦合柵極，設置于摻雜區(qū)與反熔絲柵極之間的基底上，且反熔絲柵極與耦合柵極間隔一間隙，反熔絲存儲器的操作方法包括進行程式化操作時，于耦合柵極施加第一電壓，于反熔絲柵極施加第二電壓，于 摻雜區(qū)施加第三電壓，其中第一電壓或第二電壓足以產生邊緣電場效應，通過邊緣電場效應于反熔絲柵極與稱合柵極之間的基底中形成感應電荷，并形成一反轉溝道(inversionchannel)，此反轉溝道在反熔絲柵極與耦合柵極之間的基底作為一耦合溝道，并使溝道區(qū)開啟，第二電壓與第三電壓的電壓差足以使反熔絲柵極下方的反熔絲層擊穿。在本發(fā)明的一實施例中，上述的第一電壓與第三電壓的電壓差不足以使耦合柵極下方的柵介電層擊穿。在本發(fā)明的一實施例中，上述的第一電壓為第二電壓的一半。在本發(fā)明的一實施例中，上述的使用耦合溝道的反熔絲存儲器的操作方法，還包括進行讀取操作時，于耦合柵極施加第四電壓，于反熔絲柵極施加第五電壓，于摻雜區(qū)施加第六電壓，其中第四電壓或第五電壓足以產生邊緣電場效應，通過邊緣電場效應于反熔絲柵極與稱合柵極之間的基底中形成感應電荷，并形成一反轉溝道(inversion channel),此反轉溝道在反熔絲柵極與耦合柵極之間的基底作為一耦合溝道，并使溝道區(qū)開啟。本發(fā)明提供一種使用耦合溝道的反熔絲存儲器的操作方法，此反熔絲存儲器包括多個存儲單元，排列成一陣列，各存儲單元具有摻雜區(qū)、耦合柵極與反熔絲柵極，其中摻雜區(qū)設置于基底中，反熔絲柵極設置于基底上，耦合柵極設置于摻雜區(qū)與反熔絲柵極之間的基底上，且反熔絲柵極與耦合柵極間隔一間隙；多條耦合柵極線，分別連接同一行的存儲單元的耦合柵極；多條反熔絲柵極線，分別連接同一行的存儲單元的反熔絲柵極；多條位線，分別連接同一列的存儲單元的摻雜區(qū)，反熔絲存儲器的操作方法包括進行程式化操作時，于選定存儲單元所耦接的選定耦合柵極線施加第一電壓，于選定存儲單元所耦接的選定反熔絲柵極線施加第二電壓，于選定存儲單元所耦接的選定位線施加第三電壓，其中第一電壓或第二電壓足以產生邊緣電場效應，通過邊緣電場效應于反熔絲柵極與稱合柵極之間的基底中形成感應電荷，并形成一反轉溝道(inversionchannel)，此反轉溝道在選定存儲單元的反熔絲柵極與耦合柵極之間的基底作為一耦合溝道，并使選定存儲單元的溝道區(qū)開啟，第二電壓與第三電壓的電壓差足以使選定存儲單元的反熔絲柵極下方的反熔絲層擊穿。在本發(fā)明的一實施例中，上述的第一電壓與第三電壓的電壓差不足以使選定存儲單元的耦合柵極下方的一閘介電層擊穿。在本發(fā)明的一實施例中，上述的第一電壓為第二電壓的一半。在本發(fā)明的一實施例中，上述的使用耦合溝道的反熔絲存儲器的操作方法，更包括進行程式化操作時，于其他非選定位線施加第四電壓，以抑制與選定存儲單元共用選定耦合柵極線與選定反熔絲柵極線的其他非選定存儲單元被程式化。在本發(fā)明的一實施例中，上述的第四電壓為第二電壓的一半。在本發(fā)明的一實施例中，上述的使用耦合溝道的反熔絲存儲器的操作方法，還包括進行讀取操作時，于選定存儲單元所耦接的選定耦合柵極線施加第五電壓，于選定存儲單元所耦接的選定反熔絲柵極線施加第六電壓，于選定存儲單元所耦接的選定位線施加第七電壓，其中第五電壓與第六電壓足以產生邊緣電場效應，通過邊緣電場效應于反熔絲柵極與稱合柵極之間的基底中形成感應電荷，并形成一反轉溝道(inversion channel),此反轉溝道在選定存儲單元的反熔絲柵極與耦合柵極之間的基底作為一耦合溝道，并選定存儲單元的溝道區(qū)開啟。在本發(fā)明的耦合溝道的反熔絲存儲器及其操作方法中，利用耦合柵極結構隔開反熔絲結構與摻雜區(qū)(位線)，在對反熔絲存儲單元進行程式化或讀取操作時，于耦合柵極與反熔絲柵極施加電壓，通過邊緣電場效應(fringe field effect)于反熔絲柵極與稱合柵極之間的基底中形成耦合溝道，使存儲單元的溝道區(qū)開啟，由于此存儲單元特殊設計，在反熔絲存儲層可能擊穿的點下方并無口袋摻雜區(qū)、淡摻雜漏極及源/漏極摻雜區(qū)，而可以控制反熔絲層產生擊穿(break down)的位置，進而避免傳統(tǒng)式反熔絲存儲器易產生的無讀取電流或是過大的讀取電流問題。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖 作詳細說明如下。


圖I為現有的反熔絲存儲單元的剖視圖；圖2A為本發(fā)明的一較佳實施例的反熔絲存儲單元的上視圖；圖2B為本發(fā)明的一較佳實施例的圖IA中的反熔絲存儲單元的沿A-A’線的剖視圖；圖2C為本發(fā)明的另一較佳實施例的圖IA中的反熔絲存儲單元的沿A-A’線的剖視圖；圖2D為本發(fā)明的另一較佳實施例的反熔絲存儲單元的剖視圖；圖3為本發(fā)明的一較佳實施例的反熔絲存儲器陣列的電路簡圖；圖4A為對反熔絲存儲器陣列進行程式化操作的一實例的示意圖；圖4B為對反熔絲存儲器陣列進行讀取化操作的一實例的示意圖；圖5A為進行程式化操作時選定存儲單元M13剖面示意圖；圖5B為進行程式化操作時非選定存儲單元Mll剖面示意圖；圖5C為進行讀取操作時選定存儲單元M13剖面示意圖；圖6為程式化特性示意圖。主要元件符號說明10 :柵極16 :摻雜區(qū)18 :氧化硅層
20: 口袋摻雜區(qū)22 :淡摻雜漏極100 :基底102:隔離結構104、126、202 :摻雜區(qū)106、CG:耦合柵極108:柵極介電層110、AF:反熔絲柵極
112、200:反熔絲層114:間隙116、124:阱區(qū)118、118a:摻雜區(qū)120、120a : 口袋摻雜區(qū)122:間隙壁126:阻擋層204 :耦合溝道a、b、c :反熔絲柵極線AFf AF3 :反熔絲柵極線BLl BL3 :位線CGl CG3 :耦合柵極線M11 M33 :存儲單元
具體實施例方式本發(fā)明的使用耦合溝道的反熔絲存儲器包括多個存儲單元陣列。各存儲單元陣列由多個存儲單元排列成行/列陣列而構成。首先，說明本發(fā)明的存儲單元。圖2A所繪示為本發(fā)明的一較佳實施例的使用耦合溝道的反熔絲存儲單元的上視圖。圖2B所繪示為圖2A中沿A-A’線的剖視圖。請參照圖2A與圖2B，本發(fā)明的使用耦合溝道的反熔絲存儲單元例如是設置于基底100上。基底100例如是第一導電型的基底。而且，在基底100中例如設置有隔離結構102，以定義出有源區(qū)(active area)。隔離結構102例如是淺溝槽隔離結構或者場氧化層。本發(fā)明的使用耦合溝道的反熔絲存儲單元包括第二導電型的摻雜區(qū)104、耦合柵極(coupling gate) 106、柵極介電層108、反熔絲柵極(anti-fuse gate) 110與反熔絲層112。摻雜區(qū)104設置于基底100中。在摻雜區(qū)104與隔離結構102之間例如定義出溝道區(qū)(channel region)。反熔絲柵極110設置于基底100上。在一實施例中，反熔絲柵極110的一部分例如設置于隔離結構102上。反熔絲層112設置于反熔絲柵極110與基底100之間。反熔絲層112的材質例如是氧化硅或其它可以形成柵極氧化層的絕緣層(如高介電值的氧化層如Hf02、Al2O3等)。反熔絲柵極110與反熔絲層112構成反熔絲結構。通過使反熔絲柵極110下方的反熔絲層112擊穿來進行程式化操作。耦合柵極106例如是設置于摻雜區(qū)104與反熔絲柵極110之間的基底100上，且耦合柵極106與摻雜區(qū)104相鄰。反熔絲柵極110與耦合柵極106間隔一間隙114，其中該間隙114的長度為2微米以下。反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型。在本實施例中反熔絲柵極110與稱合柵極106之間的基底100表現出第一導電型是指在元件制造過程中，反熔絲柵極Iio與耦合柵極106之間的基底100可能同時含有第一導電型摻質與第二導電型摻質，但是只要最后加總結果是使反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型即可。稱合柵極106的材質例如是摻雜多晶娃。耦合柵極106用于在反熔絲柵極110與耦合柵極106之間的基底100中形成耦合溝道。其中可以通過特殊設計(如設計光掩模使其形成光致抗蝕劑于間隙114之上)，使第二導電型的摻雜質不至于注入間隙114下的基底。 柵極介電層108例如是設置于稱合柵極106與基底100之間。柵極介電層108的材質例如是氧化硅或其它可以形成柵極氧化層的絕緣層(如高介電值的氧化層如Hf02、Al2O3等)。耦合柵極106與柵極介電層108構成耦合柵極結構。反熔絲層112與柵極介電層108的厚度例如是相同。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置第一導電型的阱區(qū)116。摻雜區(qū)104例如設置于阱區(qū)116中，且阱區(qū)116的一部分位于耦合柵極106下方。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置第二導電型的摻雜區(qū)118。摻雜區(qū)118例如設置于摻雜區(qū)104與耦合柵極106之間。摻雜區(qū)118為源極/漏極延伸區(qū)、雙重擴散區(qū)或淡摻雜區(qū)。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置口袋摻雜區(qū)(pocket-dopedregion) 120?？诖鼡诫s區(qū)120設置于摻雜區(qū)118下方。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置間隙壁(spacer) 122。間隙壁122設置于耦合柵極106及反熔絲柵極110側壁。而且，間隙壁122填滿耦合柵極106及反熔絲柵極110之間的間隙。在上述實施例中，若第一導電型為P型，則第二導電型為N型；若第一導電型為N型，則第二導電型為P型。圖2C所繪示為本發(fā)明的另一較佳實施例的使用耦合溝道的反熔絲存儲單元的剖視圖。請參照圖2C，本發(fā)明的使用耦合溝道的反熔絲存儲單元例如是設置于基底100上?；?00例如是第一導電型的基底。在基底100中設置了第一導電型的阱區(qū)124。而且，在基底100中例如設置有隔離結構102，以定義出有源區(qū)(active area)。本發(fā)明的使用耦合溝道的反熔絲存儲單元包括第二導電型的摻雜區(qū)104、耦合柵極(coupling gate) 106、柵極介電層108、反熔絲柵極(anti-fuse gate) 110與反熔絲層112。摻雜區(qū)104設置于第一導電型的阱區(qū)124中，在摻雜區(qū)104與隔離結構102之間定義出溝道區(qū)(channel region)。耦合柵極106例如是設置于摻雜區(qū)104與隔離結構102之間的基底100上，且耦合柵極106與摻雜區(qū)104相鄰。稱合柵極106的材質例如是摻雜多晶娃。稱合柵極106用于在反熔絲柵極110與耦合柵極106之間的基底100中形成耦合溝道。柵極介電層108例如是設置于耦合柵極106與阱區(qū)124之間。柵極介電層108的材質例如是氧化硅或其它可以形成柵極氧化層的絕緣層(如高介電值的氧化層如Hf02、Al2O3等)。耦合柵極106與柵極介電層108構成耦合柵極結構。反熔絲柵極110設置于耦合柵極106與隔離結構102之間的阱區(qū)124上。反熔絲柵極110與耦合柵極106間隔一間隙114，其中該間隙114的長度為2微米以下。反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型。在本實施例中反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型是指在元件制造過程中，反熔絲柵極110與稱合柵極106之間的基底100可能同時含有第一導電型摻質與第二導電型摻質，但是只要最后加總結果是使反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型即可。在一實施例中，反熔絲柵極Iio的一部分例如設置于隔離結構102上。 反熔絲層112設置于反熔絲柵極110與阱區(qū)124之間。反熔絲層112的材質例如是氧化硅或其它可以形成柵極氧化層的絕緣層(如高介電值的氧化層如Hf02、Al203等)。反熔絲柵極110與反熔絲層112構成反熔絲結構。反熔絲層112與柵極介電層108的厚度例如是相同。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置第二導電型的摻雜區(qū)(light-doped region) 118。摻雜區(qū)118例如設置于摻雜區(qū)104與耦合柵極106之間。摻雜區(qū)118為源極/漏極延伸區(qū)、雙重擴散區(qū)或淡摻雜區(qū)。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置口袋摻雜區(qū)(pocket-dopedregion) 120?？诖鼡诫s區(qū)120設置于淡摻雜區(qū)118下方。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置間隙壁(spacer) 122。間隙壁122設置于耦合柵極106及反熔絲柵極110側壁。而且，間隙壁122填滿或未填滿耦合柵極106及反熔絲柵極110之間的間隙。在上述實施例中，若第一導電型為P型，則第二導電型為N型；若第一導電型為N型，則第二導電型為P型。圖2D所繪示為本發(fā)明的另一較佳實施例的使用耦合溝道的反熔絲存儲單元的剖視圖。請參照圖2D，本發(fā)明的使用耦合溝道的反熔絲存儲單元例如是設置于基底100上?；?00例如是第一導電型的基底。在基底100中設置了第一導電型的阱區(qū)124。在基底100中設置了第一導電型的有源區(qū)(active area)。本發(fā)明的使用耦合溝道的反熔絲存儲單元包括第二導電型的摻雜區(qū)104、耦合柵極(coupling gate) 106、柵極介電層108、反熔絲柵極(anti-fuse gate) 110、反熔絲層112、第二導電型的摻雜區(qū)126。摻雜區(qū)104、摻雜區(qū)126設置于第一導電型的阱區(qū)124中。耦合柵極(couplinggate) 106與反熔絲柵極(anti-fuse gate) 110設置于摻雜區(qū)104與摻雜區(qū)126之間的基底100 上。反熔絲柵極110設置于基底100上。反熔絲層112設置于反熔絲柵極110與基底100之間。反熔絲層112的材質例如是氧化硅或其它可以形成柵極氧化層的絕緣層(如高介電值的氧化層如Hf02、Al2O3等)。反熔絲柵極110與反熔絲層112構成反熔絲結構。耦合柵極106例如是設置于摻雜區(qū)104與反熔絲柵極110之間的基底100上，且耦合柵極106與摻雜區(qū)104相鄰。反熔絲柵極110與耦合柵極106間隔一間隙114，其中該間隙114的長度為2微米以下。反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型。在本實施例中反熔絲柵極110與稱合柵極106之間的基底100表現出第一導電型是指在元件制造過程中，反熔絲柵極Iio與耦合柵極106之間的基底100可能同時含有第一導電型摻質與第二導電型摻質，但是只要最后加總結果是使反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型即可。稱合柵極106的材質例如是摻雜多晶娃。耦合柵極106用于在反熔絲柵極110與耦合柵極106之間的基底100中形成耦合溝道。柵極介電層108例如是設置于耦合柵極106與基底100之間。柵極介電層108的材質例如是氧化硅或其它可以形成柵極氧化層的絕緣層(如高介電值的氧化層如Hf02、Al2O3等)。耦合柵極106與柵極介電層108構成耦合柵極結構。反熔絲層112與柵極介電層108的厚度例如是相同。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置第二導電型的摻雜區(qū)(light-doped region) 118、摻雜區(qū)118a。摻雜區(qū)118例如設置于摻雜區(qū)104與耦合柵極106之間。摻雜區(qū)118a例如設置于摻雜區(qū)126與反熔絲柵極110之間。摻雜區(qū)118、摻雜區(qū)118a為源極/漏極延伸區(qū)、雙重擴散區(qū)或淡摻雜區(qū)。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置口袋摻雜區(qū)(pocket-dopedregion) 120、口袋摻雜區(qū)120a?？诖鼡诫s區(qū)120、口袋摻雜區(qū)120a分別設置于摻雜區(qū)118、 摻雜區(qū)118a下方。在本發(fā)明的反熔絲存儲單元中，也可以視需要而設置間隙壁(spacer) 122。間隙壁122設置于耦合柵極106及反熔絲柵極110側壁。而且，間隙壁122填滿或未填滿耦合柵極106及反熔絲柵極110之間的間隙。在上述實施例中，若第一導電型為P型，則第二導電型為N型；若第一導電型為N型，則第二導電型為P型。在本發(fā)明的反熔絲存儲單元中，反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型。在本實施例中反熔絲柵極Iio與I禹合柵極106之間的基底100表現出第一導電型是指在元件制造過程中，反熔絲柵極110與耦合柵極106之間的基底100可能同時含有第一導電型摻質與第二導電型摻質，但是只要最后加總結果是使反熔絲柵極110與耦合柵極106之間的基底100表現出第一導電型即可。如圖2A所示，在制作本發(fā)明的反熔絲存儲單元時，利用阻擋層126 (N+阻擋層及/或P+阻擋層以及LDD阻擋層)，使得摻質絕對不會注入到反熔絲柵極110與耦合柵極106之間的基底100中。如此一來，反熔絲柵極110與耦合柵極106之間下方的溝道部分還是維持與基底或阱區(qū)124 —樣的材質。N+阻擋層及/或P+阻擋層是在制作工藝中進行N+及/或P+的注入制作工藝時，用于擋住摻質使得反熔絲柵極110與耦合柵極106之間下方的區(qū)域不會被注入N+及/或P+摻質。而LDD阻擋層則是在制作工藝中進行LDD的注入制作工藝時，用于擋住LDD注入，使得反熔絲柵極110與耦合柵極106之間下方的區(qū)域不會被注入摻質。在本發(fā)明的反熔絲存儲單元中，利用耦合柵極結構隔開反熔絲結構與摻雜區(qū)104 (位線)，在對反熔絲存儲單元進行程式化或讀取操作時，于耦合柵極106與反熔絲柵極110施加電壓，通過邊緣電場效應于反熔絲柵極110與耦合柵極106之間的基底100中形成耦合溝道，通過邊緣電場效應于反熔絲柵極與耦合柵極之間的基底中形成感應電荷，并形成所謂的「反轉溝道」(inversion channel),使存儲單元的溝道區(qū)開啟(turn on),由于此存儲單元特殊設計在反熔絲存儲層可能擊穿的點下方無口袋參雜區(qū)、淡摻雜漏極及源/漏極摻雜區(qū)，而可以控制反熔絲層112產生擊穿(break down)的位置，進而避免傳統(tǒng)式反熔絲存儲器易產生的無讀取電流或是過大的讀取電流問題。
在對反熔絲存儲單元進行程式化操作時，于耦合柵極106所施加的電壓需不會使柵極介電層108擊穿，于反熔絲柵極110所施加的電壓需使反熔絲層112擊穿。若柵極介電層108與反熔絲層112的材質與厚度相同，則施加于稱合柵極106的電壓需小于施加于反熔絲柵極110的電壓，以使柵極介電層108不會擊穿。另一方面，若柵極介電層108與反熔絲層112的材質相同，則通過增加柵極介電層108的厚度，即使施加于耦合柵極106的電壓等于施加于反熔絲柵極110的電壓，柵極介電層108也不會擊穿。圖3所繪示為本發(fā)明的一較佳實施例的使用耦合溝道的反熔絲存儲單元陣列的電路簡圖。請參照圖3，本發(fā)明的使用耦合溝道的反熔絲存儲器例如是由多個存儲單元陣列所構成。以下針對存儲單元陣列做說明。在本實施例中，以3 * 3個存儲單元所組成的存儲單元陣列為例做說明，但是組成存儲單元陣列的存儲單元個數可依實際情況而變動，例如由64個、256個、512個存儲單元等組成存儲單元陣列。在圖3中，X方向定義為行方向，Y方向定義為列方向。存儲單元陣列包括多個存儲單元Ml 1133、多條耦合柵極線CGfCG3、多條反熔絲柵極線AFl AF3、多條位線BLl BL3。各存儲單元MlfM33具有上述圖2A與圖2B的結構，在此不再贅述。多條耦合柵極線CGf CG3平行設置于基底上，并在行方向上(X方向)延伸。耦合柵極線CGf CG3分別連接同一行的存儲單元的耦合柵極。舉例來說，耦合柵極線CGl連接多個存儲單元Mlf M13的耦合柵極；耦合柵極線CG2連接多個存儲單元M21123的耦合柵極；耦合柵極線CG3連接多個存儲單元M3f M33的耦合柵極。多條反熔絲柵極線AFf AF3平行設置于基底上，并在行方向上(X方向)延伸。反熔絲柵極線AFf AF3分別連接同一行的存儲單元的反熔絲柵極。舉例來說，反熔絲柵極線AFl連接多個存儲單元Μ11 Μ13的反熔絲柵極；反熔絲柵極線AF2連接多個存儲單元Μ2ΓΜ23的反熔絲柵極；反熔絲柵極線AF3連接多個存儲單元M3f M33的反熔絲柵極。多條位線BL1、L3平行設置于該基底上，并在列方向(Y方向)上延伸。位線BL1、L3分別連接同一列的存儲單元的摻雜區(qū)。舉例來說，位線BLl連接多個存儲單元Μ1ΓΜ31的摻雜區(qū)；位線BL2連接多個存儲單元M12 M32的摻雜區(qū)；位線BL3連接多個存儲單元M13133的摻雜區(qū)。接著說明本發(fā)明的反熔絲存儲器的操作方法，其包括程式化與數據讀取等操作模式。就本發(fā)明的反熔絲存儲器的操作方法而言，以下僅提供一較佳實施例作為說明。但本發(fā)明的反熔絲存儲器陣列的操作方法，并不限定于這些方法。在下述說明中以圖示中存儲單元M13為實例做說明。圖4A及圖4B分別繪示為對存儲器陣列進行程式化操作及讀取操作的一實例的示意圖。圖5A所繪示為進行程式化操作時選定存儲單元M13剖面示意圖。圖5B所繪示為進行程式化操作時非選定存儲單元Mll剖面示意圖。圖5C所繪示為進行讀取操作時非選定存儲單元Ml3剖面示意圖。請參照圖4A，對選定的存儲單元M13進行程式化操作時，于選定存儲單元M13所耦接的選定耦合柵極線CGl施加電壓Vpl，于選定存儲單元M13所耦接的選定反熔絲柵極線AFl施加電壓Vp2，于選定存儲單元M13所耦接的選定位線BL3施加電壓Vp3。于非選定位線BL1、BL2施加電壓Vp4。電壓Vpl與電壓Vp2足以產生邊緣電場效應，于選定存儲單元M13的反熔絲柵極AF與耦合柵極CG之間形成耦合溝道，并使選定存儲單元M13的溝道區(qū)開啟。電壓Vp2與電壓Vp3的電壓差足以使選定存儲單元M13的反熔絲柵極AF下方的反熔絲層擊穿。電壓Vpl與電壓Vp3的電壓差不足以使選定存儲單元M13的耦合柵極CG下方的閘介電層擊穿。電壓Vpl例如為電壓Vp2的一半。電壓Vp2與電壓Vp4的電壓差不足以使存儲單元的反熔絲柵極AF下方的反熔絲層擊穿。電壓Vp4例如為電壓Vp2的一半。在本實施例中，反熔絲層的厚度例如是4-60埃，電壓Vp2與電壓Vp3的電壓差例如是1-12伏特，電壓Vpl例如為4伏特左右；電壓Vp2例如為8伏特左右；電壓Vp3例如為 O伏特左右。如圖5A所示，在程式化選定存儲單元M13時，施加于耦合柵極線CGl (耦合柵極CG)的電壓Vpl與施加于反熔絲柵極線AFl (反熔絲柵極AF)的電壓Vp2分別打開于耦合柵極CG與反熔絲柵極AF下方基底的溝道。再加上施加于耦合柵極線CGl (耦合柵極CG)的電壓Vpl與施加于反熔絲柵極線AFl (反熔絲柵極AF)的電壓Vp2產生邊緣電場效應，于選定存儲單元M13的反熔絲柵極AF與耦合柵極CG之間形成耦合溝道204。因此施加于位線BL3 (摻雜區(qū)202)的電壓Vp3經由耦合柵極CG下方的溝道、耦合溝道204與反熔絲柵極AF下方的溝道，到達反熔絲柵極AF下方。然后，經由施加于反熔絲柵極AF的電壓Vp2與施加于位線BL3 (摻雜區(qū)202)的電壓Vp3的電壓差使反熔絲層200擊穿，由此程式化選定存儲單元M13。在進行上述程式化操作時，對于與選定存儲單元M13共用耦合柵極線CGl與反熔絲柵極線AFl的其他非選定存儲單元Mll (如圖5B所示)及存儲單元M12而言，由于施加于這些非選定存儲單元Mil、M12所耦接的非選定位線BLl、BL2的電壓Vp4與施加于反熔絲柵極線AFl的電壓Vp2之間的電壓差不足使其他非選定存儲單元M11、M12的反熔絲層200擊穿，而可以抑制非選定存儲單元M11、M12被程式化。在進行上述程式化操作時，對于與選定存儲單元M13共用位線BL3的其他非選定存儲單元M23、M33而言，施加于這些非選定存儲單元M23、M33所耦接的非選定耦合柵極線CG2、CG3與反熔絲柵極線AF2、AF3的電壓(皆為O伏特)無法于選定存儲單元M13的反熔絲柵極AF與耦合柵極CG之間形成耦合溝道204。亦即，非選定存儲單元M23、M33的溝道區(qū)處于關閉(turn off)狀態(tài)。由于在這些非選定存儲單元M23、M33的反熔絲柵極AF與基底之間沒有電壓差，因此其他非選定存儲單元M23、M33的反熔絲層200不會擊穿，亦即非選定存儲單元M23、M33不會被程式化。在進行上述程式化操作時，對于其他非選定存儲單元M21、M22、M31、M32而言，由于施加于這些非選定存儲單元M21、M22、M3 K M32所耦接的非選定耦合柵極線CG2、CG3與反熔絲柵極線AF2、AF3的電壓(皆為O伏特)無法于反熔絲柵極AF與耦合柵極CG之間形成耦合溝道。亦即，非選定存儲單元M21、M22、M31、M32的溝道區(qū)處于關閉(turn off)狀態(tài)。由于在這些非選定存儲單元M21、M22、M31、M32的反熔絲柵極AF與基底之間沒有電壓差，因此其他非選定存儲單元M21、M22、M31、M32的反熔絲層200不會擊穿，亦即非選定存儲單元] 21、]\122、]\01、]\02不會被程式化。在上述實施例的反熔絲存儲器的程式化操作過程中，雖以存儲單元陣列中單一存儲單元為單位進行程式化操作，然而本發(fā)明的反熔絲存儲器的程式化操作也可通過各控制線及各程式化線的控制，而以位組、節(jié)區(qū)或是區(qū)塊為單位進行編程。圖4B所繪示為反熔絲存儲器陣列進行讀取操作的一實例的示意圖。請參照圖4B及圖5C，對選定的存儲單元M13進行讀取操作時，于選定存儲單元M13所耦接的選定耦合柵極線CGl施加電壓Vrl，于選定存儲單元M13所耦接的選定反熔絲柵極線AFl施加電壓Vr2，于選定存儲單元M13所耦接的選定位線BL3施加電壓Vr3。于非選定位線BLl、BL2施加電壓Vr4。電壓Vrl與電壓Vr2足以產生邊緣電場效應，于選定存儲單元Ml3的反熔絲柵極AF與耦合柵極CG之間形成耦合溝道204，并使選定存儲單元Ml3 的溝道區(qū)開啟。在本實施例中，電壓Vrl例如為I. 2伏特左右；電壓Vr2例如為I. 2伏特左右；電壓Vr3例如為O伏特左右；電壓Vr4例如為I. 2伏特左右。在上述偏壓情況下，可通過偵測存儲單元的溝道電流Ir大小來判斷儲存于此存儲單元M13中的數字資訊。圖6所繪示為程式化特性示意圖。如圖6所示，在反熔絲層(如氧化硅)擊穿前，存儲單元顯示出高阻抗，并且沒有任何讀取電流。通過施加電壓VAF (=VPP)至反熔絲柵極、施加電壓VCG (如1/2*VPP)至耦合柵極，使其他節(jié)點接地，而提供程式化偏壓應力約I μ s IOus0反熔絲柵極的反熔絲層(如氧化硅)因高電場施加而使柵極絕緣層擊穿，而使存儲單元顯示出低阻抗。因此，可在此反熔絲存儲單元中利用讀取偏壓顯示出可感測的讀取電流。在上述操作方法中，由于在對選定存儲單元進行程式化操作時，于耦合柵極及反熔絲柵極施加的電壓可以產生邊緣電場效應，通過邊緣電場效應于反熔絲柵極與耦合柵極之間的基底中形成感應電荷，并形成一反轉溝道(inversion channel),此反轉溝道在選定存儲單元的反熔絲柵極與耦合柵極之間的基底中作為耦合溝道，并使選定存儲單元的溝道區(qū)開啟。施加于摻雜區(qū)的電壓經由耦合柵極下方的溝道、耦合溝道與反熔絲柵極下方的溝道，到達反熔絲柵極下方，因此相較于現有的存儲器，本發(fā)明設計反熔絲存儲層可能擊穿的點下方無口袋參雜區(qū)、淡摻雜漏極及源/漏極摻雜區(qū)，而可以控制反熔絲層產生擊穿的位置，進而避免傳統(tǒng)式反熔絲存儲器易產生的無讀取電流或是過大的讀取電流問題，并可提高存儲器的良率及可靠度。綜上所述，在本發(fā)明的反熔絲存儲器及其操作方法中，由于利用耦合柵極結構隔開反熔絲結構與摻雜區(qū)(位線)。在操作時，于耦合柵極及反熔絲柵極施加的電壓可以產生邊緣電場效應，通過邊緣電場效應于反熔絲柵極與耦合柵極之間的基底中形成感應電荷，并形成一反轉溝道(inversion channel),此反轉溝道于選定存儲單元的反熔絲柵極與率禹合柵極之間的基底中作為耦合溝道，并使選定存儲單元的溝道區(qū)開啟，設計反熔絲存儲層可能擊穿的點下方無口袋參雜區(qū)、淡摻雜漏極及源/漏極摻雜區(qū)，并可以控制反熔絲層產生擊穿的位置，進而避免傳統(tǒng)式反熔絲存儲器易產生的無讀取電流或是過大的讀取電流問題，并可提高存儲器的可靠度。而且，本發(fā)明的反熔絲存儲器的操作方法也可通過各耦合柵極線、各反熔絲柵極線及各位線的控制，而以單一存儲單元、位組、節(jié)區(qū)或是區(qū)塊為單位進行程式化及讀取。
雖然已結合以上實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術領域中熟悉此技術者，在不脫離本發(fā)明的精神和范圍內，可作些許的更動與潤飾，故本發(fā)明的保護范圍應以附上的權利要求所界定的為準。
權利要求
1.一種使用耦合溝道的反熔絲存儲器，包括 基底； 第二導電型的第一摻雜區(qū)，設置于該基底中； 反熔絲柵極，設置于該基底上；以及 反熔絲層，設置于該反熔絲柵極與該基底之間； 耦合柵極，設置于該第一摻雜區(qū)與該反熔絲柵極之間的該基底上，該耦合柵極與該反熔絲柵極間隔一間隙；以及 柵極介電層，設置于該耦合柵極與該基底之間， 其中于該耦合柵極及該反熔絲柵極施加電壓以產生一邊緣電場效應，通過該邊緣電場效應于該反熔絲柵極與該耦合柵極之間的該基底中形成感應電荷，并形成一反轉溝道。
2.如權利要求I所述的反熔絲存儲器，其中該基底為一第一導電型，且一耦合溝道由該反熔絲柵極與該耦合柵極之間的該基底構成。
3.如權利要求2所述的使用耦合溝道的反熔絲存儲器，其中該第一摻雜區(qū)設置于該第一導電型的一阱區(qū)中，且該阱區(qū)的一部分位于該耦合柵極下方。
4.如權利要求2所述的使用耦合溝道的反熔絲存儲器，還包括該第二導電型的第二摻雜區(qū)，設置于該第一摻雜區(qū)與該耦合柵極之間。
5.如權利要求4所述的使用耦合溝道的反熔絲存儲器，還包括一口袋摻雜區(qū)，設置于該第二摻雜區(qū)下方。
6.如權利要求I所述的使用耦合溝道的反熔絲存儲器，還包括間隙壁，設置于該耦合柵極及該反熔絲柵極側壁。
7.如權利要求I所述的使用耦合溝道的反熔絲存儲器，其中該間隙的長度為2微米以下。
8.如權利要求I所述的使用耦合溝道的反熔絲存儲器，其中，使該反熔絲柵極下方的該反熔絲層擊穿來進行程式化操作。
9.如權利要求I所述的使用耦合溝道的反熔絲存儲器，其中該反熔絲層與該柵極介電層的厚度相同。
10.如權利要求2所述的使用耦合溝道的反熔絲存儲器，其中該第一導電型為P型及N型的其中的一個，該第二導電型為P型及N型的其中的另一個。
11.如權利要求I所述的使用耦合溝道的反熔絲存儲器，其中該基底具有該第一導電型，在該基底中設置有一第一導電型的阱區(qū)，其中一耦合溝道由該反熔絲柵極與該耦合柵極之間的該阱區(qū)構成。
12.如權利要求I所述的使用耦合溝道的反熔絲存儲器，還包括隔離結構，設置于該基底中，其中該反熔絲柵極設置于該耦合柵極與該隔離結構之間的該基底上。
13.如權利要求12所述的使用耦合溝道的反熔絲存儲器，其中該反熔絲柵極的一部分設置于該隔離結構上。
14.如權利要求I所述的使用耦合溝道的反熔絲存儲器，還包括該第一導電型的第三摻雜區(qū)，其中該反熔絲柵極設置于該耦合柵極與該第三摻雜區(qū)之間的該基底上。
15.一種使用耦合溝道的反熔絲存儲器的操作方法，該反熔絲存儲器包括 摻雜區(qū)，設置于一基底中；反熔絲柵極，設置于該基底上；以及耦合柵極，設置于該摻雜區(qū)與該反熔絲柵極之間的該基底上，且該反熔絲柵極與該耦合柵極間隔一間隙，該反熔絲存儲器的操作方法包括 進行程式化操作時，于該稱合柵極施加一第一電壓，于該反熔絲柵極施加一第二電壓，于該摻雜區(qū)施加一第三電壓，其中該第一電壓與該第二電壓足以產生一邊緣電場效應，通過該邊緣電場效應于該反熔絲柵極與該耦合柵極之間的該基底中形成感應電荷，并形成一反轉溝道，該反轉溝道于該反熔絲柵極與該耦合柵極之間的該基底中作為一耦合溝道，并使該溝道區(qū)開啟，該第二電壓與該第三電壓的電壓差足以使該反熔絲柵極下方的一反熔絲層擊穿。
16.如權利要求15所述的使用耦合溝道的反熔絲存儲器的操作方法，其中該第一電壓與該第三電壓的電壓差不足以使該耦合柵極下方的一柵介電層擊穿。
17.如權利要求15所述的使用耦合溝道的反熔絲存儲器的操作方法，其中該第一電壓為該第二電壓的一半。
18.如權利要求15所述的使用耦合溝道的反熔絲存儲器的操作方法，還包括 進行讀取操作時，于該耦合柵極施加一第四電壓，于該反熔絲柵極施加一第五電壓，于該摻雜區(qū)施加一第六電壓，其中該第四電壓與該第五電壓足以產生一邊緣電場效應，通過該邊緣電場效應于該反熔絲柵極與該耦合柵極之間的該基底中形成感應電荷，并形成一反轉溝道，該反轉溝道于該反熔絲柵極與該耦合柵極之間作為該耦合溝道，并使該溝道區(qū)開啟O
19.一種使用耦合溝道的反熔絲存儲器的操作方法，該反熔絲存儲器包括多個存儲單元，排列成一陣列，各該些存儲單元具有摻雜區(qū)、耦合柵極與反熔絲柵極，其中該摻雜區(qū)設置于一基底中，該反熔絲柵極設置于基底上，該耦合柵極設置于該摻雜區(qū)與該反熔絲柵極之間的該基底上，且該反熔絲柵極與該耦合柵極間隔一間隙；多條耦合柵極線，分別連接同一行的該些存儲單元的該耦合柵極；多條反熔絲柵極線，分別連接同一行的該些存儲單元的該反熔絲柵極；多條位線，分別連接同一列的該些存儲單元的該摻雜區(qū)，該反熔絲存儲器的操作方法包括 進行一程式化操作時，于一選定存儲單元所耦接的一選定耦合柵極線施加一第一電壓，于該選定存儲單元所耦接的一選定反熔絲柵極線施加一第二電壓，于該選定存儲單元所率禹接的一選定位線施加一第三電壓，其中該第一電壓與該第二電壓足以產生一邊緣電場效應，通過該邊緣電場效應于該反熔絲柵極與該耦合柵極之間的該基底中形成感應電荷，并形成一反轉溝道，該反轉溝道于該選定存儲單元的該反熔絲柵極與該耦合柵極之間的該基底中作為一耦合溝道，并使該選定存儲單元該溝道區(qū)開啟，該第二電壓與該第三電壓的電壓差足以使該選定存儲單元的該反熔絲柵極下方的一反熔絲層擊穿。
20.如權利要求19所述的使用耦合溝道的反熔絲存儲器的操作方法，其中該第一電壓與該第三電壓的電壓差不足以使該選定存儲單元的該耦合柵極下方的一閘介電層擊穿。
21.如權利要求19所述的使用耦合溝道的反熔絲存儲器的操作方法，其中該第一電壓為該第二電壓的一半。
22.如權利要求19所述的使用耦合溝道的反熔絲存儲器的操作方法，還包括進行該程式化操作時，于其他非選定位線施加一第四電壓，以抑制與該選定存儲單元共用該選定耦合柵極線與該選定反熔絲柵極線的其他非選定存儲單元被程式化。
23.如權利要求22所述的使用耦合溝道的反熔絲存儲器的操作方法，其中該第四電壓為該第二電壓的一半。
24.如權利要求19所述的使用耦合溝道的反熔絲存儲器的操作方法，還包括 進行讀取操作時，于該選定存儲單元所耦接的該選定耦合柵極線施加一第五電壓，于該選定存儲單元所耦接的該選定反熔絲柵極線施加一第六電壓，于該選定存儲單元所耦接 的該選定位線施加一第七電壓，其中該第五電壓與該第六電壓足以產生一邊緣電場效應，通過該邊緣電場效應于該反熔絲柵極與該耦合柵極之間的該基底中形成感應電荷，并形成一反轉溝道，該反轉溝道于該選定存儲單元的該反熔絲柵極與該耦合柵極之間的該基底中作為該耦合溝道，并使該選定存儲單元的該溝道區(qū)開啟。
全文摘要
本發(fā)明公開一種使用耦合溝道的反熔絲存儲器及其操作方法，包括第一導電型的基底、第二導電型的摻雜區(qū)、耦合柵極、柵極介電層、反熔絲柵極及反熔絲層。基底中具有隔離結構。摻雜區(qū)設置于基底中，且在摻雜區(qū)與隔離結構之間定義出溝道區(qū)。耦合柵極設置于摻雜區(qū)與隔離結構之間的基底上，且耦合柵極與摻雜區(qū)相鄰。柵極介電層設置于耦合柵極與基底之間。反熔絲柵極設置于耦合柵極與隔離結構之間的基底上，反熔絲柵極與耦合柵極間隔一間隙。反熔絲層設置于反熔絲柵極與基底之間。
文檔編號H01L23/525GK102867829SQ20121018645
公開日2013年1月9日 申請日期2012年6月7日 優(yōu)先權日2011年7月4日
發(fā)明者盧皓彥, 陳信銘, 楊青松 申請人:力旺電子股份有限公司