專利名稱：具有繞線電路引線陣列的集成電路封裝系統(tǒng)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于集成電路封裝系統(tǒng)，且特別是關(guān)于在集成電路封裝系統(tǒng)中利用引線框架的系統(tǒng)。
背景技術(shù)：
可攜式電子裝置(例如，蜂巣式電話、膝上型計算器、及可攜式個人助理(PDA))迅速地成長市場為現(xiàn)代生活的整體面向。為數(shù)甚多的可攜式裝置代表ー種次一世代封裝的最大潛カ市場機會。這些裝置具有獨特的屬性，該獨特的屬性在制造整合性上有顯著的影響，它們必需是體積小、重量輕、且有豐富的功能，并且，它們必需以相當(dāng) 低的成本、但高產(chǎn)出量來加以生產(chǎn)。作為半導(dǎo)體エ業(yè)的延伸，電子封裝エ業(yè)已見證了前所未有増加的商業(yè)競爭壓力，并伴隨著成長的消費者期望及有意義產(chǎn)品差異性在市場中的消失機會。封裝、材料工程、及顯影正是這些次一世代電子插置策略的核心，該策略是在用于發(fā)展次一世代產(chǎn)品的準(zhǔn)則中加以描繪。未來的電子系統(tǒng)可更加有智能、具有更高的密度、使用較小的電能、以較高的速度運作、并可以較目前低的成本包含混合的科技裝置及組件結(jié)構(gòu)。已經(jīng)有許多方式因應(yīng)具有連續(xù)世代半導(dǎo)體的微處理器及可攜式電子的進階封裝要求。許多エ業(yè)準(zhǔn)則已經(jīng)在目前的半導(dǎo)體能力及現(xiàn)有的支持電子封裝科技之間識別出顯著的間隙。目前科技的限制及議題包含増加的時脈率、電磁干擾輻射、端子負(fù)載、第二階段組件可靠度應(yīng)力及成本。當(dāng)這些封裝系統(tǒng)隨著不同環(huán)境需要而開始并入更多元件時，推動科技界限(envelope)的壓カ變得越來越有挑戰(zhàn)性。更顯著的是，有了該前所未有的復(fù)雜性，在制造期間錯誤的潛在風(fēng)險大幅地增加。有鑒于前所未有的商業(yè)競爭壓力，并伴隨著成長的消費者期望及有意義產(chǎn)品差異性在市場中的消失機會，發(fā)現(xiàn)這些問題的答案是相當(dāng)關(guān)鍵的。此外，減少成本、減少生產(chǎn)時間、改進效率及性能，及符合競爭壓カ的需求，對于用以發(fā)現(xiàn)這些問題的答案的關(guān)鍵必需性，増加了甚至更大的急迫性。因此，仍然需要較少的占晶面積(footprint)及更耐用的封裝件及制造方法。這些問題的解決方案已經(jīng)尋求一段長時間，但先前的發(fā)展尚未教示或建議任何解決方案，并且因此，這些問題的解決方案已長期困擾著本領(lǐng)域中的技術(shù)人員。

發(fā)明內(nèi)容
本發(fā)明提供一種制造集成電路封裝系統(tǒng)的方法，包含提供具有頂部的端子，該頂部有凹部；在該凹部中施加介電材料，該介電材料具有形成于其中的間隙并從其暴露一部分該頂部；在該間隙內(nèi)形成與該頂部直接接觸的跡線，該跡線在該介電材料的上表面上方側(cè)向地延伸；以及將集成電路經(jīng)由該跡線連接至該端子。
本發(fā)明提供一種集成電路封裝系統(tǒng)，包含具有頂部的端子，該頂部有凹部；在該凹部中的介電材料，該介電材料具有形成于其中的間隙及從其暴露一部分該頂部；在該間隙內(nèi)的跡線，該跡線直接接觸于該頂部，該跡線在該介電材料的上表面上方側(cè)向地延伸；以及經(jīng)由該跡線而連接至該端子的集成電路。本發(fā)明的特定實施例除了上述的步驟和組件外，具有其它步驟和組件，該其它步驟和組件或可替代上述的步驟和組件。對于本領(lǐng)域中的技術(shù)人員而言，從閱讀接下來的詳細(xì)描述，并且參考伴隨的附圖后，該步驟和組件將變得明顯。


圖I為本發(fā)明的第一實施例中的集成電路封裝系統(tǒng)的上視圖 。圖2為該集成電路封裝系統(tǒng)沿著圖I的線2-2的剖面圖。圖3為用來制造圖2的該集成電路封裝系統(tǒng)于制造提供階段后的引線框架組件的剖面圖。圖4為結(jié)構(gòu)于制造介電應(yīng)用階段后的剖面圖。圖5為圖4的該結(jié)構(gòu)于制造間隙形成階段后的剖面圖。圖6為圖5的該結(jié)構(gòu)于制造跡線形成階段后的剖面圖。圖7為圖6的該結(jié)構(gòu)于制造選擇性覆鍍階段后的剖面圖。圖8為圖7的該結(jié)構(gòu)于制造打線接合階段后的剖面圖。圖9為圖8的該結(jié)構(gòu)的上視圖。圖10為圖8的該結(jié)構(gòu)于制造?；A段后的剖面圖。圖11為圖10的該結(jié)構(gòu)于制造蝕刻階段后的剖面圖。圖12為圖2的該集成電路封裝系統(tǒng)于制造切單階段后的剖面圖。圖13為圖12的該集成電路封裝系統(tǒng)的下視圖。圖14為本發(fā)明的第二實施例中的集成電路封裝系統(tǒng)的剖面圖。圖15為圖14的該集成電路封裝系統(tǒng)的下視圖。圖16為用于本發(fā)明的實施例中的引線框架組件的上視圖。圖17為用于本發(fā)明的實施例中的引線框架組件的上視圖。圖18為用于本發(fā)明的實施例中的引線框架組件的上視圖。圖19為用于本發(fā)明的實施例中的引線框架組件的上視圖。圖20為本發(fā)明的第三實施例中的集成電路封裝系統(tǒng)的剖面圖。圖21為用來制造圖20的該集成電路封裝系統(tǒng)于制造跡線形成階段后的引線框架組件的上視圖。圖22為結(jié)構(gòu)于制造打線接合階段后的上視圖。圖23為圖20的該集成電路封裝系統(tǒng)于制造蝕刻階段后的下視圖。圖24為用于本發(fā)明的實施例中結(jié)構(gòu)的上視圖。圖25為本發(fā)明的第四實施例中的集成電路封裝系統(tǒng)的剖面圖。圖26為圖25的區(qū)域26_26的放大剖面圖。圖27為本發(fā)明的第五實施例中的集成電路封裝系統(tǒng)的剖面圖。圖28為圖27的區(qū)域28_28的放大剖面圖。
圖29為用于本發(fā)明的實施例中的端子組件。圖30為本發(fā)明的第六實施例中的集成電路封裝系統(tǒng)的剖面圖。圖31為圖30的區(qū)域31-31的放大剖面圖。圖32為本發(fā)明的第七實施例中的集成電路封裝系統(tǒng)的剖面圖。圖33為本發(fā)明的第八實施例中的集成電路封裝系統(tǒng)的剖面圖。圖34為本發(fā)明的第九實施例中的集成電路封裝系統(tǒng)的剖 面圖。圖35為本發(fā)明的第十實施例中的集成電路封裝系統(tǒng)的剖面圖。圖36為本發(fā)明的第i^一實施例中的集成電路封裝系統(tǒng)的剖面圖。圖37為本發(fā)明的第十二實施例中的集成電路封裝系統(tǒng)的剖面圖。圖38為本發(fā)明的第十三實施例中的集成電路封裝系統(tǒng)的剖面圖。圖39為本發(fā)明的另外實施例中制造圖I的該集成電路封裝系統(tǒng)的方法的流程圖。
具體實施例方式接下來的實施例是以足夠詳細(xì)的方式加以描述，以使本領(lǐng)域中的技術(shù)人員得以制造及使用本發(fā)明。應(yīng)了解到，根據(jù)本說明書，其它實施例將是明顯的，并且，可對系統(tǒng)、エ藝、或機械作出改變，而不致背離本發(fā)明的范圍。在接下來的描述中，是給定多個特定細(xì)節(jié)，以提供本發(fā)明的通盤了解。然而，本發(fā)明很明顯地不需這些特定細(xì)節(jié)亦可實施。為了避免模糊化本發(fā)明，一些眾所周知的電路、系統(tǒng)組構(gòu)、及エ藝步驟并沒有詳細(xì)揭露。顯示本發(fā)明的實施例的附圖是半圖式(semi-diagrammatic)的，而沒有依照比例繪示，并且更特別的是，為了清楚呈現(xiàn)起見，ー些尺寸在附圖中是夸張地顯示。類似地，為了容易描述起見，雖然附圖中的視圖通常顯示類似的方位，然而，附圖中的此繪示在大部分是任意的。一般而言，本發(fā)明可以任何方位加以運作。此外，為了清楚及容易例示、描述和理解起見，在揭露和描述具有共同特征的多個實施例時，彼此類似及相同的特征將以相同的參考編號加以描述。該等實施例已編號為第ー實施例、第二實施例等等，以為了方便描述，并且不打算對本發(fā)明具有任何其它意義或提供限制。為了說明的目的，此處所使用的用語“水平”是定義成與該集成電路的平面或表面平行的平面，不論該集成電路的方位為何。用語“垂直”是指與剛剛定義過的水平垂直的方向。其它的用語，例如，“上方”、“下方”、“底部”、“頂部”、(“側(cè)壁”中的)“側(cè)”、“較高”、“較低”、“較上”、“之上”及“之下”是根據(jù)該水平面加以定義，如圖式中所顯示的。用語“上”(“on”)是指元件之間有直接接觸，而沒有任何中介材料。此處所使用的用語“處理”包含沉積材料或光阻、圖案化、曝光、顯影、蝕刻、清洗、及/或移除形成所描述的結(jié)構(gòu)所需要的材料或光阻?，F(xiàn)在參照圖I，此處所顯示的是本發(fā)明的第一實施例中的集成電路封裝系統(tǒng)100的上視圖。作為范例的例示，該集成電路封裝系統(tǒng)100可通常使用在需要高階功能整合性的可攜式電子裝置中，例如，蜂巣式電話或計算器。該集成電路封裝系統(tǒng)100可包含密封件102。該密封件102是定義成圍繞并保護該集成電路封裝系統(tǒng)100中的內(nèi)容遠(yuǎn)離環(huán)境的封蓋(cover)。該密封件102可為膜輔助成型(film assist molding)或其它包裝結(jié)構(gòu)。
現(xiàn)在參照圖2，此處所顯示的是該集成電路封裝系統(tǒng)100沿著圖I的線2-2的剖面圖。該集成電路封裝系統(tǒng)100可包含晶粒墊204及端子206。該端子206是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計用來提供該端子上方的結(jié)構(gòu)的空隙，并且具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子206也已知為空隙件端子(standoff terminal)。在該端子206上方為介電材料208。該介電材料208是沉積以與該晶粒墊204及該端子206直接接觸。該介電材料208是顯示形成在該端子206之間。該介電材料208進一步顯示形成在該端子206與該晶粒墊204之間。該介電材料208將該端子206及該晶粒墊204牢固地耦接在適當(dāng)?shù)奈恢?，以形成襯底209。該端子206是顯示具有頂部210。該端子206的該頂部210可包含高臺(plateau)212，并且也包含從該高臺212延伸至該端子206的最大寬度216的凹 部(expressions)214。該介電材料208是從該高臺212至該端子206的該最大寬度216而與該端子206的該頂部210直接接觸，并且填充該凹部214。在該端子206的該最大寬度216下方是從該端子206的該最大寬度216延伸向下的底部218。該底部218可包含從該最大寬度216向下延伸至該底部218的基部222的凹口(dent)220。該基部222是描繪成平的或平坦的。該底部218是描繪成稍大或高于該頂部210，以提供增加的空隙件距離及空隙。接觸層226封蓋一些該底部218。該接觸層226是定義成該端子206的表面上的材料，并形成與其它元件的電性連接。該接觸層226可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層226可以具有均勻厚度的保角層(conformal layer),來封蓋該端子206的一些該底部218。該接觸層226是顯示以沿著該基部222的平坦且保角的膜，來封蓋該端子206的該底部218表面。該接觸層226是進一步繪示封蓋該晶粒墊204的底側(cè)。經(jīng)發(fā)現(xiàn)，形成在該基部222上的該接觸層226增加焊錫封蓋性。以該端子206及該晶粒墊204增加焊錫封蓋性增加板級(board level)可靠性及性能。本發(fā)明的該接觸層226還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子206的該頂部210是顯示具有形成于其上的該介電材料208。該介電材料208可包含在該頂部210上的間隙228，該間隙228從該介電材料208之間暴露部分該高臺212。該間隙228是定義成開口或沒有該介電材料208，以從該介電材料208之間暴露部分該高臺212。該介電材料208可設(shè)計以在工藝期間支撐該端子206，并進而增加該集成電路封裝系統(tǒng)100中的結(jié)構(gòu)堅固性。該介電材料208是設(shè)計以該介電材料208填充該凹部214并在該高臺212上具有較小的間隙228的形式，來增加可靠性及結(jié)構(gòu)堅固性。在該介電材料208的上表面230上為跡線232。該跡線232是形成在該間隙228內(nèi)，以與被該介電材料208之間的該間隙228所暴露的該端子206的該高臺212電性連接且直接接觸。該跡線232是定義成設(shè)計用來重新分布電性信號的導(dǎo)電元件。該跡線232是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料208的整個上表面230。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線232當(dāng)與該端子206耦接并形成在該介電材料208上時，致能該襯底209的有效高溫性能。該跡線232、該介電材料208和該端子206的組合經(jīng)發(fā)現(xiàn)當(dāng)組合時，已改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)100熱性能將增加本發(fā)明利用在高應(yīng)カ及高溫應(yīng)用的多個領(lǐng)域的機會。在該晶粒墊204上方為集成電路234，該集成電路234是繪示如打線接合(wire-bonded)晶粒,其具有面向離開該晶粒墊204的作用側(cè)236。該打線接合晶粒234是以粘著剤238固定至該晶粒墊204。經(jīng)發(fā)現(xiàn)該晶粒墊204提供結(jié)構(gòu)穩(wěn)定性，并減少從該集成電路234剝離的風(fēng)險。由該晶粒墊204所提供的結(jié)構(gòu)支撐經(jīng)發(fā)現(xiàn)增加該集成電路封裝系統(tǒng)100的可靠性及性能。該集成電路234的該作用側(cè)236是以互連240(繪示如接合打線(bond wire)240)而電性連接至該跡線232。該接合打線240是顯示在沿著該跡線232的不同點與該跡線232直接接觸。該接合打線240可連接越過該間隙228、沿著靠近該集成 電路234的該跡線、彼此之間間隔理想距離、或在該跡線232上超過該間隙228并且離開該集成電路234的部分。經(jīng)發(fā)現(xiàn)，該跡線232通過允許利用較短的接合打線240，而提供改進的電性性能。因為該跡線232的寬度大于該互連240的寬度，故因而引起較少的電阻及電感，從而増加高頻性能，所以可發(fā)現(xiàn)此改進。再者，利用該跡線232以及本發(fā)明的該端子206，減少用于將信號有效地傳送至外部裝置及系統(tǒng)所需的該互連240的長度。減少該互連240的長度通過減少在打線接合該集成電路234的エ藝中所使用的昂貴材料(例如金)的數(shù)量，以減少制造成本。密封件102圍繞該集成電路234、該互連240及該跡線232。該密封件102可為滴膠(glob top)、膜輔助成型、或其它包裝結(jié)構(gòu)。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線232，連同該互連240及該密封件102，可通過減少接合打線240跨幅(span)，以減少生產(chǎn)成本及復(fù)雜性。也經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線232，連同該互連240及該密封件102，可通過提供良好布局系統(tǒng)(用來將該集成電路234電性連接至該端子206，而不需該互連240彼此通過)，以減少生產(chǎn)成本和復(fù)雜性。由于該接合打線240組構(gòu)的復(fù)雜性是實質(zhì)地減少，因此,可采用較便宜的非壓模(non-compressionmoldingノ。該打線接合晶粒234可直接由該互連240而選擇性地連接至該端子206，其中，該互連240是與該端子206直接接觸，并且與該跡線232隔離。該打線接合晶粒234可另外采用混合方式，以允許直接至該端子206的一些連接及經(jīng)由該跡線232作成的其它連接?？尚纬啥鄬釉撣E線232及該介電材料208，以致能具有許多更多連接點的信號繞線(routing)。該跡線232可熔接在一起，以致能電源、接地、或信號被繞線至多個端子206或多條接合打線240。該端子206是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)100尺寸下方的全部空間，并致能更短的接合打線240?，F(xiàn)在參照圖3，此處所顯示的是用來制造圖2的該集成電路封裝系統(tǒng)100于制造提供階段后的引線框架組件302的剖面圖。該引線框架組件302可包含該高臺212及形成在該頂部210上的該凹部214。該引線框架組件302是定義為電性導(dǎo)電的引線框架組件，其可提供制造支撐，并可并入至圖I的該集成電路封裝系統(tǒng)100內(nèi)。該引線框架組件302可為包含銅的金屬組成物。該引線框架組件302包含該接觸層226，該接觸層226進ー步顯示為通過覆鍍或濺鍍而固定在該引線框架組件302之下的選擇區(qū)域中，而非在該引線框架組件302下方全部覆蓋?，F(xiàn)在參照圖4，此處所顯示的是結(jié)構(gòu)402于制造介電應(yīng)用階段后的剖面圖。該結(jié)構(gòu)402可包含沉積在該結(jié)構(gòu)402上方、在該高臺212上、及在該凹部214內(nèi)的該介電材料208?，F(xiàn)在參照圖5，此處所顯示的是圖4的結(jié)構(gòu)402于制造間隙形成階段后的剖面圖。該結(jié)構(gòu)402可包含該介電材料208，該介電材料208被處理以形成該間隙228，該間隙228將該高臺212從該介電材料208暴露。現(xiàn)在參照圖6，此處所顯示的是圖5的該結(jié)構(gòu)402于制造跡線形成階段后的剖面圖。該結(jié)構(gòu)402可包含形成在該介電材料208的該上表面230上及該間隙228內(nèi)的該跡線232，以與該高臺212直接電性接觸。
現(xiàn)在參照圖7，此處所顯示的是圖6的該結(jié)構(gòu)402于制造選擇性覆鍍階段后的剖面圖。該結(jié)構(gòu)402可包含以選擇性覆鍍而更充分地形成的該跡線232。選擇性覆鍍可包含額外的鎳層、或汞齊(amalgam)(例如，鎳/鈀/金)層。該選擇性覆鍍可形成在該結(jié)構(gòu)402上或該跡線232上?，F(xiàn)在參照圖8，此處所顯示的是圖7的該結(jié)構(gòu)402于制造打線接合階段后的剖面圖。該結(jié)構(gòu)402可包含以該粘著劑238固定至該結(jié)構(gòu)402的該集成電路234，該集成電路234以該互連240連接至該跡線232。現(xiàn)在參照圖9，此處所顯示的是圖8的該結(jié)構(gòu)402的上視圖。該結(jié)構(gòu)402可包含該跡線232，該跡線232是形成在該介電材料208上方及在該間隙228內(nèi)。該跡線232是顯示僅形成在一部分該間隙228內(nèi)，并沒有全部地填充該間隙228，而留下該高臺212中從該介電材料208及該跡線232暴露的部分。該跡線232是顯示從該間隙228朝向該集成電路234形成，因此減少該互連240必需使用的長度。該跡線232是顯示大部分朝該集成電路234形成，但可朝其它方向形成，以合并該跡線232或更好地分布該互連240的擺置(placement)?，F(xiàn)在參照圖10，此處所顯示的是圖8的該結(jié)構(gòu)402于制造?；A段后的剖面圖。該結(jié)構(gòu)402可包含形成在該集成電路234、該互連240及該跡線232上方的該密封件102。該密封件102填充在該跡線232之間?，F(xiàn)在參照圖11，此處所顯示的是圖10的該結(jié)構(gòu)402于制造蝕刻階段后的剖面圖。該結(jié)構(gòu)402可包含形成在該端子206的該底部218中的該凹口 220。該介電材料208在此步驟是從該端子206及從該晶粒墊204之間暴露。該端子206在此步驟是彼此實體隔離，并且與該晶粒墊204實體隔離?，F(xiàn)在參照圖12，此處所顯示的是圖2的該集成電路封裝系統(tǒng)100于制造切單階段后的剖面圖。該集成電路封裝系統(tǒng)100可包含沿著圖11的切單線12-12所切單的該密封件102及該介電材料208，以形成該集成電路封裝系統(tǒng)100?，F(xiàn)在參照圖13，此處所顯示的是圖12的該集成電路封裝系統(tǒng)100的下視圖。該集成電路封裝系統(tǒng)100可包含在該介電材料208上方的該接觸層226。該接觸層226可包含交錯的圖案，以增加該接觸面積，并減少短路的可能性?，F(xiàn)在參照圖14，此處所顯示的是本發(fā)明的第二實施例中的集成電路封裝系統(tǒng)1400的剖面圖。該集成電路封裝系統(tǒng)1400可包含并入有焊錫球1402的圖I的該集成電路封裝系統(tǒng)100，該焊錫球1402是固定于該端子206的該基部222上的該接觸層226。現(xiàn)在參照圖15，此處所顯示的是圖14的該集成電路封裝系統(tǒng)1400的下視圖。該集成電路封裝系統(tǒng)1400可包含在該介電材料208上方的該接觸層226。也顯示的是，該焊錫球1402具有交錯的圖案，以增加該接觸面積，并減少短路的可能性?，F(xiàn)在參照圖16，此處所顯示的是本發(fā)明的實施例中所使用的引線框架組件1600的上視圖。該引線框架組件1600可包含從介電材料1608暴露的晶粒墊1604及端子1606。該晶粒墊1604是顯示全部從該介電材料1608暴露，并且與該端子1606電性隔離和與該介電材料1608直接接觸。該介電材料1608是繪示以間隙1628暴露該端子1606的高臺1612。跡線1632在該間隙1628內(nèi)及在該高臺1612上。該跡線1632從該端子160 6朝向該晶粒墊1604延伸，并且在距離該晶粒墊1604非均勻距離處終止，經(jīng)發(fā)現(xiàn)其對該跡線1632密度可提供有益的增加?，F(xiàn)在參照圖17，此處所顯示的是本發(fā)明的實施例中所使用的引線框架組件1700的上視圖。該引線框架組件1700可包含從介電材料1708暴露的晶粒墊1704及端子1706。該晶粒墊1704是顯示全部從該介電材料1708暴露，并且與該端子1706電性隔離。該介電材料1708是繪示以間隙1728暴露該端子1706的高臺1712。跡線1732在該間隙1728內(nèi)及在該高臺1712上。該跡線1732從該端子1706朝該晶粒墊1704延伸，并且在距離該晶粒墊1704非均勻距離處終止，經(jīng)發(fā)現(xiàn)其對該跡線1732密度可提供有益的增カロ。周界跡線1744是取邊于該晶粒墊1704。該周界跡線1744是定義成平行于該晶粒墊1704的周界的跡線。該晶粒墊1704是顯示與該周界跡線1744直接電性接觸。該周界跡線1744以不間斷的圖案接續(xù)于該晶粒墊1704的該周界，并可針對電源和接地信號提供鞏固的(consolidated)接觸點。現(xiàn)在參照圖18，此處所顯示的是本發(fā)明的實施例中所使用的引線框架組件1800的上視圖。該引線框架組件1800可包含從介電材料1808暴露的晶粒墊1804及端子1806。該晶粒墊1804是顯示全部從該介電材料1808暴露，并且與該端子1806電性隔離。該介電材料1808是繪示以間隙1828暴露該端子1806的高臺1812。跡線1832在該間隙1828內(nèi)及在該高臺1812上。該跡線1832從該端子1806朝向該晶粒墊1804延伸，并且在距離該晶粒墊1804非均勻距離處終止，經(jīng)發(fā)現(xiàn)其對該跡線1832密度可提供有益的增加。周界跡線1844是取邊于該晶粒墊1804。該周界跡線1844是定義成平行于該晶粒墊1804的周界的跡線。該晶粒墊1804是顯示與第一周界跡線1846直接電性接觸。該第一周界跡線1846以不間斷的圖案接續(xù)于該晶粒墊1804的該周界，并且可針對電源和接地信號提供鞏固的接觸點。第二周界跡線1848是顯示以不間斷的圖案平行于該第一周界跡線1846。該第一周界跡線1846及該第二周界跡線1848被其之間的該介電材料1808予以實體及電性隔離。該第二周界跡線1848另顯示通過該介電材料1808而與該跡線1832隔離，該介電材料1808是在該第二周界跡線1848與該跡線1832之間?，F(xiàn)在參照圖19，此處所顯示的是本發(fā)明的實施例中所使用的引線框架組件1900的上視圖。該引線框架組件1900可包含從介電材料1908暴露的晶粒墊1904及端子1906。該晶粒墊1904是顯示從該介電材料1908暴露，并且與該端子1906電性隔離。該介電材料1908是繪示以間隙1928暴露該端子1906的高臺1912。跡線1932是在該間隙1928內(nèi)及在該高臺1912上。該跡線1932從該端子1906朝向該晶粒墊1904延伸，并且在距離該晶粒墊1904非均勻距離處終止，經(jīng)發(fā)現(xiàn)其對該跡線1932密度可提供有益的增加。周界跡線1944是取邊于該晶粒墊1904。該周界跡線1944是定義成平行于該晶粒墊1904的周界的跡線。該晶粒墊1904是顯示與第一周界跡線1946直接電性接觸。該第一周界跡線1946以不間斷的圖案接續(xù)于該晶粒墊1904的該周界，并且可針對電源和接地信號提供鞏固的接觸點。第二周界跡線1948是顯示以間斷的圖案平行于該第一周界跡線1946。該第一周界跡線1946及該第二周界跡線1948是被其之間的該介電材料1908予以實體及電性隔離。該第二周界跡線1948另顯示通過該介電材料1908而與該跡線1932隔離， 該介電材料1908是在該第二周界跡線1948和該跡線1932之間。該第二周界跡線1948也顯示被該間斷的圖案的間斷部分內(nèi)的該介電材料1908，予以電性及實體隔離。現(xiàn)在參照圖20，此處所顯示的是本發(fā)明的第三實施例中的集成電路封裝系統(tǒng)2000的剖面圖。該集成電路封裝系統(tǒng)2000可包含端子2006。該端子2006是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計用來對該端子上方的結(jié)構(gòu)提供空隙，并且具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子2006也知道為空隙件端子。該端子2006是顯示具有不同的寬度，而以圍繞該集成電路封裝系統(tǒng)2000的該周界區(qū)域的該端子是寬于靠近該集成電路封裝系統(tǒng)2000的中心所形成的該端子2006。雖然該端子2006的寬度可變化，然而，該端子2006的高度是繪示類似的，以確保有效率的表面安裝能力。介電材料2008在該端子2008上方。該介電材料2008是形成與該端子2006直接接觸。該介電材料2008是顯示形成在該端子2006之間。該介電材料2008牢固地將該端子2006耦接在適當(dāng)?shù)奈恢茫孕纬梢r底2009。該端子2006是顯示具有頂部2010。該端子2006的該頂部2010可包含高臺2012，以及也可包含凹部2014，該凹部2014從該高臺2012延伸至該端子2006的最大寬度2016。該介電材料2008與該端子2006從該高臺2012至該端子2006的該最大寬度2016的該頂部2010直接接觸，并填充該凹部2014。在該端子2006的該最大寬度2016下方是底部2018，該底部2018從該端子2006的該最大寬度2016向下延伸。該底部2018可包含凹口 2020，該凹口 2020從該最大寬度2016向下延伸至該底部2018的基部2022。該基部2022是繪示成平的或平坦的。該底部2018是繪示成顯著地較大，幾乎比該頂部2010大或高50%。此顯示的尺寸提供額外的空隙件高度及較大的該端子2006的表面面積，以用于散熱。接觸層2026封蓋一些該底部2018。該接觸層2026是定義為一種材料，該材料可牢固地連結(jié)至該端子2006的表面，并形成與其它元件的電性連接，且可被予以回焊(reflowed)，以形成堅固的連接。該接觸層2026可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層2026可具有均勻剖面的均勻保角層(even conformal layer),來封蓋該端子2006的一些該底部2018。經(jīng)發(fā)現(xiàn)，形成在該基部2022上的該接觸層2026增加焊錫封蓋性。以該端子2006增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層2026另可由印刷工藝所形成，從而增加制造精確性，而沒有額外的成本。
該端子2006的該頂部2010是顯示具有形成于其上的該介電材料2008。該介電材料2008可包含在該頂部2010上的間隙2028，該間隙2028從該介電材料2008之間暴露部分的該高臺2012。該間隙2028是定義成間隙或沒有該介電材料2008，該間隙從該介電材料2008之間暴露部分的該高臺2012。該介電材料2008可設(shè)計成在エ藝期間支撐該端子2008，以增加該集成電路封裝系統(tǒng)2000中的結(jié)構(gòu)堅固性。該介電材料2008是設(shè)計以該凹部2014中的該介電材料2008及在該高臺2012具有較小的間隙2028的形成，來增加可靠性及結(jié)構(gòu)堅固性。跡線2032在該介電材料2008的上表面2030上。該跡線2032是形成在該間隙2028內(nèi)，以與被該介電材料2008之間的該間隙2028所暴露的該端子2006的該高臺2012電性連接及直接接觸。該跡線2032是定義成導(dǎo)電元件，該導(dǎo)電元件是 設(shè)計用來重新分布電性信號。該跡線2032是設(shè)計用來重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料2008的整個上表面2030。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線2032當(dāng)耦接于該端子2006并形成在該介電材料2008上時，可致能該襯底2009有效率的高熱性能。該跡線2032、該介電材料2008及該端子2006的組合，當(dāng)以所描述的方式組合及利用吋，經(jīng)發(fā)現(xiàn)具有改進的熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)2000熱性能將增加本發(fā)明利用在高應(yīng)カ及高溫應(yīng)用的多個領(lǐng)域的機會。在該跡線2032上方，集成電路2034是繪示成具有作用側(cè)2036的打線接合晶粒，該作用側(cè)2036面對離開該跡線2032。該打線接合晶粒2034是以粘著劑2038固定于該跡線2032及該介電材料2008。該集成電路2034的該作用側(cè)2036是以繪示如接合打線的互連2040，而與該跡線2032電性連接。該接合打線2040是顯示在沿著該跡線2032的不同點，而與該跡線2032直接接觸。該接合打線2040可連接越過該間隙2028、沿著靠近該集成電路2034的該跡線、彼此之間間隔理想距離、或在該跡線2032上超過該間隙2028并且離開該集成電路2034的部分。經(jīng)發(fā)現(xiàn)，該跡線2032通過允許利用較短的接合打線2040，而提供改進的電性性能。因為該跡線2032的寬度大于該互連2040的寬度，并因此引起較少的電阻及電感，從而増加高頻性能，所以可發(fā)現(xiàn)此改進。再者，利用該跡線2032以及本發(fā)明的該端子2006，減少用于將信號有效地傳送至外部裝置及系統(tǒng)所需的該互連2040的長度。減少該互連2040的長度通過減少打線接合該集成電路2034的エ藝中所使用的昂貴材料(例如金)的數(shù)量，以減少制造成本。密封件2042圍繞該集成電路2034、該互連2040及該跡線2032。該密封件2042可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。經(jīng)發(fā)現(xiàn)利用本發(fā)明的該跡線2032，連同該互連2040及該密封件2042，可通過減少接合打線2040跨幅，以減少生產(chǎn)成本及復(fù)雜性。也經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線2032，連同該互連2040及該密封件2042，可通過提供良好布局系統(tǒng)(用來將該集成電路2034電性連接至該端子2006，而不需該互連2040彼此通過)，以減少生產(chǎn)成本和復(fù)雜性。由于該接合打線2040組構(gòu)的復(fù)雜性是實質(zhì)地減少，因此，可采用較便宜的非壓模。該打線接合晶粒2034可直接由該互連2040而選擇性地連接至該端子2006，其中，該互連2040是與該端子2006直接接觸，并且與該跡線2032隔離。該打線接合晶粒2034可另外采用混合方式，以允許直接至該端子2006的一些連接及經(jīng)由該跡線2032作成的其它連接?？尚纬啥鄬釉撣E線2032及該介電材料2008，以致能具有許多更多連接點的信號繞線。該跡線2032可熔接在一起，以致能電源、接地、或信號被繞線至多個端子2006或多條接合打線2040。該端子2006是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)2000尺寸下方的全部空間，并致能更短的接合打線2040?，F(xiàn)在參照圖21，此處所顯示的是用來制造圖20的該集成電路封裝系統(tǒng)2000于制造跡線形成階段后的引線框架組件2101的上視圖。該引線框架組件2101可包含該跡線2032，該跡線2032是形成在該端子2006的該高臺2012上從該間隙2028 暴露。該跡線2032是顯示大致形成在該端子2006上靠近中心2102、或形成在該端子2006上靠近周界區(qū)域 2104。形成在該端子2006上靠近該中心2102的該跡線2032是顯示從該端子2006朝向該周界區(qū)域2104延伸。在另一方面，形成在該端子2006上靠近該周界區(qū)域2104的該跡線2032是顯示從該端子2006朝向該中心2102延伸。該跡線2032從該端子2006延伸，并且在距離該端子2006非均勻距離處終止，經(jīng)發(fā)現(xiàn)其對該跡線2032密度可提供有益的增加。該端子2006也可繪示成朝單一方向2106交替或交錯。現(xiàn)在參照圖22，此處所顯示的是結(jié)構(gòu)2202于制造打線接合階段后的上視圖。該結(jié)構(gòu)2202可包含以該互連2040連接至該跡線2032的該集成電路2034。該跡線2032是設(shè)計以在該互連2040之間提供該理想距離，以提供簡單的接合打線2040布局，并保存該制造打線接合階段其間所使用的材料的數(shù)量，以減少生產(chǎn)成本?，F(xiàn)在參照圖23，此處所顯示的是圖20的該集成電路封裝系統(tǒng)2000于制造蝕刻階段后的下視圖。該集成電路封裝系統(tǒng)2000可包含在該介電材料2008上方的該接觸層2026?？拷撝行?102的該接觸層2026是顯示朝單一方向交替或交錯，以增加該接觸面積及減少短路的可能性。現(xiàn)在參照圖24，此處所顯示的是本發(fā)明的實施例中所使用的結(jié)構(gòu)2400的上視圖。該結(jié)構(gòu)2400可包含從介電材料2408暴露的端子2406。該介電材料2408是繪示以間隙2428暴露該端子2406的高臺2412。跡線2432在該間隙2428內(nèi)及在該高臺2412上。該跡線2432是顯示大致形成在該端子2406上靠近中心2444、或形成在該端子2406上靠近周界區(qū)域2446。形成在該端子2406上靠近該中心2444的該跡線2432是顯示從該端子2406朝向該周界區(qū)域2446延伸。在另一方面，形成在該端子2406上靠近該周界區(qū)域2446的該跡線2432是顯示從該端子2406朝該中心2444延伸。該跡線2432從該端子2406延伸，并且在距離該端子2406非均勻距離處終止，經(jīng)發(fā)現(xiàn)其對該跡線2432密度可提供有益的增加。該端子2406也繪示朝單一方向2448對準(zhǔn)?，F(xiàn)在參照圖25，此處所顯示的是本發(fā)明的第四實施例中的集成電路封裝系統(tǒng)2500的剖面圖。該集成電路封裝系統(tǒng)2500可包含晶粒墊2504及端子2506。該端子2506是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并且具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子2506也知道為空隙件端子。介電材料2508在該端子2506上方。該介電材料2508是沉積以與該晶粒墊2504及該端子2506直接接觸。該介電材料2508是顯示形成在該端子2506之間。該介電材料2508是進ー步顯示形成在該端子2506及該晶粒墊2504之間。該介電材料2508將該端子2506及該晶粒墊2504牢固地耦接至適當(dāng)位置，以形成襯底2509。該端子2506是顯示具有頂部2510。該端子2506的該頂部2510可包含高臺2512，并且也可包含凹部2514，該凹部2514從該高臺2512延伸至該端子2506的最大寬度2516。該介電材料2508是與該端子2506從該高臺2512至該端子2506的該最大寬度2516的該頂部2510直接接觸，并且填充該凹部2514。在該端子2506的該最大寬度2516下方是底部2518，該底部2518從該端子2506的該最大寬度2516向下延伸。該底部2518可包含凹ロ 2520，該凹ロ 2 520從該最大寬度2516至該底部2518的基部2522向下延伸。該基部2522是繪示成平的或平坦的。微坑表面處理過的表面2524是在該底部2518中，并且在該基部2522內(nèi)的中心。該微坑的表面2524也可顯示形成在該晶粒墊2504中。該微坑的表面2524可予以圓形化(rounded),如該端子2506的該微坑的表面2524中所顯示的，或可予以棱角化(cornered)，如該晶粒墊2504的該微坑的表面2524中所顯示的。接觸層2526封蓋ー些該底部2518。該接觸層2526是定義成ー種材料，該材料可牢固地連結(jié)至該端子2506的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層2526可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層2526可以具有均勻剖面的均勻保角層，來封蓋該端子2506的一些該底部2518。該接觸層2526是顯示以沿著該基部2522上的該凹ロ 2520及該微坑的表面2524內(nèi)的均勻且保角膜，來封蓋該端子2506的該底部2518表面。該接觸層2526還繪示以封蓋該晶粒墊2504的該底側(cè)，并在該晶粒墊2504的該微坑的表面2524內(nèi)形成膜。經(jīng)發(fā)現(xiàn)，形成在側(cè)表面(例如，該凹ロ 2520)上及該微坑的表面2524內(nèi)的該接觸層2526增加焊錫封蓋性。以該端子2506及該晶粒墊2504增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層2526還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子2506的該頂部2510是顯示具有該介電材料2508形成于其上。該介電材料2508在該頂部2510上可包含間隙2528，該間隙2528從該介電材料2508之間暴露部分該高臺2512。該間隙2528是定義成間隙或缺少該介電材料2508，該間隙從該介電材料2508之間暴露部分該高臺2512。該介電材料2508可設(shè)計以在エ藝期間支撐該端子2506，并且增加該集成電路封裝系統(tǒng)2500中的結(jié)構(gòu)堅固性。該介電材料2508是設(shè)計以該介電材料2508填充該凹部2514并在該高臺2512上具有較小的間隙2528的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線2532在該介電材料2508的上表面2530上。該跡線2532是形成在該間隙2528內(nèi)，以與由該介電材料2508之間的該間隙2528所暴露的該端子2506的該高臺2512電性連接且直接接觸。該跡線2532是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線2532是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料2508的整個上表面2530。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線2532當(dāng)與該端子2506耦接并形成在該介電材料2508上時，致能該襯底2509的有效高溫性能。該跡線2532、該介電材料2508和該端子2506的組合，當(dāng)以所描述的方式組合及利用時，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)2500熱性能將增加本發(fā)明利用在高應(yīng)力及高溫度應(yīng)用的多個領(lǐng)域的機會。在該晶粒墊2504上方是集成電路2534，該集成電路2534是繪示如具有作用側(cè)2536的打線接合晶粒，該作用側(cè)2536面對離開該晶粒墊2504。該打線接合晶粒2534是由粘著劑2538而固定于該晶粒墊2504。經(jīng)發(fā)現(xiàn)，該晶粒墊2504提供結(jié)構(gòu)穩(wěn)定性，并且減少從該集成電路2534剝離的風(fēng)險。由該晶粒墊2504所提供的結(jié)構(gòu)支撐經(jīng)發(fā)現(xiàn)，可增加該集成電路封裝系統(tǒng)2500的可靠性和性能。 該集成電路2534的該作用側(cè)2536是以繪示如接合打線的互連2540而電性連接至該跡線2532。該接合打線2540是顯示在沿著該跡線2532的不同點處與該跡線2532直接接觸。該接合打線2540可連接越過該間隙2528、沿著靠近該集成電路2534的該跡線、彼此之間間隔理想距離、或在該跡線2532上超過該間隙2528并且離開該集成電路2534的部分。經(jīng)發(fā)現(xiàn)，該跡線2532通過允許利用較短的接合打線2540，而提供改進的電性性能。因為該跡線2532的寬度大于該互連2540的寬度，并因此引起較少的電阻及電感，從而增加高頻性能，所以可發(fā)現(xiàn)此改進。再者，利用該跡線2532以及本發(fā)明的該端子2506，減少用于將信號有效地傳送至外部裝置及系統(tǒng)所需的該互連2540的長度。減少該互連2540的長度通過減少打線接合該集成電路2534的工藝中所使用的昂貴材料(例如金)的數(shù)量，以減少制造成本。密封件2542圍繞該集成電路2534、該互連2540及該跡線2532。該密封件2542可為滴膠、膜輔助成型或其它包裝結(jié)構(gòu)。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線2532，連同該互連2540及該密封件2542，可通過減少接合打線2540跨幅，以減少生產(chǎn)成本及復(fù)雜性。也經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線2532，連同該互連2540及該密封件2542，可通過提供良好布局系統(tǒng)(用來將該集成電路2534電性連接至該端子2506，而不需該互連2540彼此通過)，以減少生產(chǎn)成本和復(fù)雜性。由于該接合打線2540組構(gòu)的復(fù)雜性是實質(zhì)地減少，因此，可采用較便宜的非壓模。該打線接合晶粒2534可直接由該互連2540而選擇性地連接至該端子2506，其中，該互連2540是與該端子2506直接接觸，并且與該跡線2532隔離。該打線接合晶粒2534可另外采用混合方式，以允許直接至該端子2506的一些連接及經(jīng)由該跡線2532作成的其它連接?？尚纬啥鄬釉撣E線2532及該介電材料2508，以致能具有許多更多連接點的信號繞線。該跡線2532可熔接在一起，以致能電源、接地、或信號被繞線至多個端子2506或多條接合打線2540。該端子2506是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)2500尺寸下方的全部空間，并致能更短的接合打線2540?，F(xiàn)在參照圖26，此處所顯示的是圖25的區(qū)域26-26的放大剖面圖。該集成電路封裝系統(tǒng)2500可包含該端子2506的該底部2518，具有接觸層2526的保角封蓋或?qū)佑谄渖?。該接觸層2526是繪示封蓋該凹口 2520靠近該基部2522的部分，但該凹口 2520靠近該端子2506的該最大寬度2516的其它部分則沒有被該接觸層2526封蓋，而是暴露的。該接合打線2540是顯示連接至該跡線2532，并且形成在該跡線2532內(nèi)。該跡線2532還顯示形成在該間隙2528內(nèi)，并且填充該間隙2528的全部容積。現(xiàn)在參照圖27，此處所顯示的是本發(fā)明的第五實施例中的集成電路封裝系統(tǒng)2700的剖面圖。該集成電路封裝系統(tǒng)2700可包含端子2706。該端子2706是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計用來對該端子上方的結(jié)構(gòu)提供空隙，并且具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子2706也已知為空隙件端子。在該端子2706上方為介電材料2708。該介電材料2708是形成以與該端子2706直接接觸。該介電材料2708是顯示形成在該端子2706之間。該介電材料2708將該端子2706牢固地耦接在適當(dāng)?shù)奈恢?，以形成襯底2709。
該端子2706是顯示具有頂部2710。該端子2706的該頂部2710可包含高臺2712，并且也包含從該高臺2712至該端子2706的最大寬度2716延伸的凹部2714。該介電材料2708是從該高臺2712至該端子2706的該最大寬度2716而與該端子2706的該頂部2710直接接觸，并且填充該凹部2714。在該端子2706的該最大寬度2716下方是從該端子2706的該最大寬度2716延伸向下的底部2718。該底部2718可包含從該最大寬度2716向下延伸至該底部2718的基部2722的凹ロ 2720。該基部2722是描繪成平的或平坦的。在該底部2718中及該基部2722內(nèi)的中心為微坑的表面2724。該微坑的表面2724可予以圓形化,如該端子2706的該微坑的表面2724中所顯不的。接觸層2726封蓋ー些該底部2718。該接觸層2726是定義成ー種材料，該材料可牢固地連結(jié)至該端子2706的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層2726可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層2726可以具有均勻剖面的均勻保角層，來封蓋該端子2706的一些該底部2718。該接觸層2726是顯示以沿著該基部2722并在該微坑的表面2724內(nèi)的均勻且保角膜，來封蓋該端子2706的該底部2718表面。經(jīng)發(fā)現(xiàn)，形成在該微坑的表面2724中側(cè)表面上的該接觸層2726增加焊錫封蓋性。以該端子2706增加焊錫封蓋性可増加板級可靠性及性能。本發(fā)明的該接觸層2726還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子2706的該頂部2710是顯示具有該介電材料2708形成于其上。該介電材料2708在該頂部2710上可包含間隙2728，該間隙2728從該介電材料2708之間暴露部分該高臺2512。該間隙2728是定義成間隙或缺少該介電材料2708，該間隙在該介電材料2708之間暴露部分該高臺2712。該介電材料2708可被設(shè)計以在エ藝期間支撐該端子2706，并且增加該集成電路封裝系統(tǒng)2700中的結(jié)構(gòu)堅固性。該介電材料2708是設(shè)計以該介電材料2708填充該凹部2714并在該高臺2712上具有較小的間隙2728的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線2732在該介電材料2708的上表面2730上。該跡線2732是形成在該間隙2728內(nèi)，以與由該介電材料2708之間的該間隙2728所暴露的該端子2706的該高臺2712電性連接且直接接觸。該跡線2732是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線2732是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料2708的整個上表面2730。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線2732當(dāng)與該端子2706耦接并形成在該介電材料2708上時，致能該襯底2709的有效高溫性能。該跡線2732、該介電材料2708和該端子2706的組合，當(dāng)以所描述的方式組合及利用時，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)2700熱性能將增加本發(fā)明利用在高應(yīng)力及高溫度應(yīng)用的多個領(lǐng)域的機會。在該跡線2732上方為集成電路2734，該集成電路2734是繪示如具有作用側(cè)2736的打線接合晶粒，該作用側(cè)2736面對離開該跡線2732。該打線接合晶粒2734是以粘著劑2738而固定至該跡線2732及該介電材料2708。該集成電路2734的該作用側(cè)2736是以繪示如接合 打線的互連2740，而電性連接至該跡線2732。該接合打線2740是顯示在沿著該跡線2732的不同點處，與該跡線2732直接接觸。該接合打線2740可連接越過該間隙2728、沿著靠近該集成電路2734的該跡線、彼此之間間隔理想距離、或在該跡線2732上超過該間隙2728并且離開該集成電路2734的部分。經(jīng)發(fā)現(xiàn)，該跡線2732通過允許利用較短的接合打線2740，而提供改進的電性性能。因為該跡線2732的寬度大于該互連2740的寬度，并因此引起較少的電阻及電感，從而增加高頻性能，所以可發(fā)現(xiàn)此改進。再者，利用該跡線2732以及本發(fā)明的該端子2706，減少用于將信號有效地傳送至外部裝置及系統(tǒng)所需的該互連2740的長度。減少該互連2740的長度通過減少打線接合該集成電路2734的工藝中所使用的昂貴材料(例如金)的數(shù)量，以減少制造成本。密封件2742圍繞該集成電路2734、該互連2740及該跡線2732。該密封件2742可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線2732，連同該互連2740及該密封件2742，可通過減少接合打線2740跨幅，以減少生產(chǎn)成本及復(fù)雜性。也經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線2732，連同該互連2740及該密封件2742，可通過提供良好布局系統(tǒng)(用來將該集成電路2734電性連接至該端子2706，而不需該互連2740彼此通過)，以減少生產(chǎn)成本和復(fù)雜性。由于該接合打線2740組構(gòu)的復(fù)雜性是實質(zhì)地減少，因此，可采用較便宜的非壓模。該打線接合晶粒2734可直接由該互連2740而選擇性地連接至該端子2706，其中，該互連2740是與該端子2706直接接觸，并且與該跡線2732隔離。該打線接合晶粒2734可另外采用混合方式，以允許直接至該端子2706的一些連接及經(jīng)由該跡線2732作成的其它連接?？尚纬啥鄬釉撣E線2732及該介電材料2708，以致能具有許多更多連接點的信號繞線。該跡線2732可熔接在一起，以致能電源、接地、或信號被繞線至多個端子2706或多條接合打線2740。該端子2706是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)2700尺寸下方的全部空間，并致能更短的接合打線2740?，F(xiàn)在參照圖28，此處所顯示的是圖27的區(qū)域28-28的放大剖面圖。該集成電路封裝系統(tǒng)2700可包含該端子2706的該底部2718，具有接觸層2726的保角封蓋或?qū)佑谄渖稀Ｔ摻佑|層2726是繪示沒有封蓋該凹口 2720的任何部分，而是封蓋該基部2722及該微坑的表面2724。該接合打線2740是顯示連接至該跡線2732，并且形成在該跡線2732內(nèi)。該跡線2732還顯示形成在該間隙2728內(nèi)，并且填充該間隙2728的全部容積?，F(xiàn)在參照圖29，此處所顯示的是本發(fā)明的實施例中所使用的端子組件2900。該端子組件2900可包含與介電材料2908直接接觸的端子2906。該端子2906還具有最大寬度2916及在該最大寬度2916下方的底部2918。該底部2918具有凹ロ 2920，該凹ロ 2920從該最大寬度2916向下延伸至基部2922。微坑的表面2924在該基部2922的中心。該端子2906的該底部2918以接觸層2926的保角封蓋或?qū)油坎加谄渖?。該接觸層2926是繪示封蓋該凹ロ 2920靠近該基部2922的部分，但該凹ロ 2920靠近該端子2906的該最大寬度2916的其它部分則沒有被該接觸層2926封蓋，而是暴露的。該接觸層2926還顯示封蓋該基部2922，但沒有接觸或 封蓋該微坑的表面2924。在該端子2906上方，該介電材料2908可包含形成于其中的間隙2928，該間隙2928暴露該端子2906。跡線2932在該間隙2928內(nèi)，并且與該端子2906直接接觸。該跡線2932是顯示形成在該間隙2928內(nèi)，并且填充該間隙2928的全部容積。接合打線2940是連接至該跡線2932，并且形成在該跡線2932內(nèi)。現(xiàn)在參照圖30，此處所顯示的是本發(fā)明的第六實施例中的集成電路封裝系統(tǒng)3000的剖面圖。該集成電路封裝系統(tǒng)3000可包含晶粒墊3004及端子3006。該端子3006是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3006也已知為空隙件端子。在該端子3006上方為介電材料3008。該介電材料3008是沉積以與該晶粒墊3004及該端子3006直接接觸。該介電材料3008是顯示形成在該端子3006之間。該介電材料3008進ー步顯示形成在該端子3006與該晶粒墊3004之間。該介電材料3008將該端子3006及該晶粒墊3004牢固地耦接在適當(dāng)?shù)奈恢?，以形成襯底3009。該端子3006是顯示具有頂部3010。該端子3006的該頂部3010可包含高臺3012，并且也包含從該高臺3012延伸至該端子3006的最大寬度3016的凹部3014。該介電材料3008是從該高臺3012至該端子3006的該最大寬度3016而與該端子3006的該頂部3010直接接觸，并且填充該凹部3014。在該端子3006的該最大寬度3016下方是從該端子3006的該最大寬度3016延伸向下的底部3018。該底部3018可包含從該最大寬度3016向下延伸至該底部3018的基部3022的凹ロ 3020。該基部3022是繪示為平的或平坦的。在該底部3018中及該基部3022內(nèi)的中心為微坑的表面3024。該底部3018是繪示稍小于或短于該頂部3010，以提供増加的空隙件距離及空隙。該微坑的表面3024也可顯示形成在該晶粒墊3004中。該微坑的表面3024可予以棱角化，如該晶粒墊3004的該微坑的表面3024及該端子3006中所顯示的。接觸層3026封蓋ー些該底部3018。該接觸層3026是定義成ー種材料，該材料可牢固地連結(jié)至該端子3006的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3026可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層3026可以具有均勻剖面的均勻保角層，來封蓋該端子3006的一些該底部3018。該接觸層3026是顯示以沿著該基部3022及該微坑的表面3024內(nèi)的均勻且保角膜，來封蓋該端子3006的該底部3018表面。該接觸層3026還繪示以封蓋該晶粒墊3004的該底側(cè)，并在該晶粒墊3004的該微坑的表面3024內(nèi)形成膜。經(jīng)發(fā)現(xiàn)，形成在側(cè)表面(例如，該凹ロ 3020)上及該微坑的表面3024內(nèi)的該接觸層3026增加焊錫封蓋性。以該端子3006及該晶粒墊3004增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層3026還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3006的該頂部3010是顯示具有該介電材料3008形成于其上。該介電材料3008在該頂部3010上可包含間隙3028，該間隙3028從該介電材料3008之間暴露部分該高臺3012。該間隙3028是定義成間隙或缺少該介電材料3008，該間隙從該介電材料3008之間暴露部分該高臺3012。該介電材料3008可設(shè)計以在工藝期間支撐該端子3006，并且增加該集成電路封裝系統(tǒng)3000中的結(jié)構(gòu)堅固性。該介電材料3008是設(shè)計以該介電材料3008填充該凹部3014并在該高臺3012上具有較小的間隙3028的形式， 來增加可靠性及結(jié)構(gòu)堅固性。跡線3032在該介電材料3008的上表面3030上。該跡線3032是形成在該間隙3028內(nèi)，以與由該介電材料3008之間的該間隙3028所暴露的該端子3006的該高臺3012電性連接且直接接觸。該跡線3032是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3032是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3008的整個上表面3030。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3032當(dāng)與該端子3006耦接并形成在該介電材料3008上時，致能該襯底3009的有效高溫性能。該跡線3032、該介電材料3008和該端子3006的組合，當(dāng)以所描述的方式組合及利用時，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3000熱性能將增加本發(fā)明利用在高應(yīng)力及高溫度應(yīng)用的多個領(lǐng)域的機會。在該晶粒墊3004上方為集成電路3034，該集成電路3034是繪示如具有作用側(cè)3036的打線接合晶粒，該作用側(cè)3036面對離開該晶粒墊3004。該打線接合晶粒3034是以粘著劑3038而固定至該晶粒墊3004。經(jīng)發(fā)現(xiàn)，該晶粒墊3004提供結(jié)構(gòu)穩(wěn)定性，并且減少從該集成電路3034剝離的風(fēng)險。由該晶粒墊3004所提供的結(jié)構(gòu)支撐經(jīng)發(fā)現(xiàn)，可增加該集成電路封裝系統(tǒng)3000的可靠性和性能。該集成電路3034的該作用側(cè)3036是以繪示如接合打線的互連3040而電性連接至該跡線3032。該接合打線3040是顯示在沿著該跡線3032的不同點處與該跡線3032直接接觸。該接合打線3040可連接越過該間隙3028、沿著靠近該集成電路3034的該跡線、彼此之間間隔理想距離、或在該跡線3032上超過該間隙3028并且離開該集成電路3034的部分。經(jīng)發(fā)現(xiàn)，該跡線3032通過允許利用較短的接合打線3040，而提供改進的電性性能。因為該跡線3032的寬度大于該互連3040的寬度，并因此引起較少的電阻及電感，從而增加高頻性能，所以可發(fā)現(xiàn)此改進。再者，利用該跡線3032以及本發(fā)明的該端子3006，減少用于將信號有效地傳送至外部裝置及系統(tǒng)所需的該互連3040的長度。減少該互連3040的長度通過減少打線接合該集成電路3034的工藝中所使用的昂貴材料(例如金)的數(shù)量，以減少制造成本。密封件3042圍繞該集成電路3034、該互連3040及該跡線3032。該密封件3042可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。在該微坑的表面3024上為焊錫球滴(drop)3044。經(jīng)發(fā)現(xiàn)，采用焊錫球滴3044可增加一致的球共平面性以及增強板級可靠性。
經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3032，連同該互連3040及該密封件3042，可通過減少接合打線3040跨幅，以減少生產(chǎn)成本及復(fù)雜性。也經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3032，連同該互連3040及該密封件3042，可通過提供良好布局系統(tǒng)(用來將該集成電路3034電性連接至該端子3006，而不需該互連3040彼此通過)，以減少生產(chǎn)成本和復(fù)雜性。由于該接合打線3040組構(gòu)的復(fù)雜性是實質(zhì)地減少，因此，可采用較便宜的非壓模。該打線接合晶粒3034可直接由該互連3040而選擇性地連接至該端子3006，其中，該互連3040是與該端子3006直接接觸，并且與該跡線3032隔離。該打線接合晶粒3034可另外采用混合方式，以允許直接至該端子3006的一些連接及經(jīng)由該跡線3032作成的其它連接。
可形成多層該跡線3032及該介電材料3008，以致能具有許多更多連接點的信號繞線。該跡線3032可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3006或多條接合打線3040。該端子3006是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3000尺寸下方的全部空間，并致能更短的接合打線3040。現(xiàn)在參照圖31，此處所顯示的是圖30的區(qū)域31-31的放大剖面圖。該集成電路封裝系統(tǒng)3000可包含該端子3006的該底部3018，具有接觸層3026的保角封蓋或?qū)佑谄渖稀Ｔ摻佑|層3026是繪示沒有封蓋該凹ロ 3020的任何部分，但封蓋該基部3022及該微坑的表面 3024。該接合打線3040是顯示連接至該跡線3032，并且形成在該跡線3032內(nèi)。該跡線3032還顯示形成在該間隙3028內(nèi)，并且填充該間隙3028的全部容積。該焊錫球滴3044是形成在該微坑的表面3024內(nèi)及該接觸層3026下方?，F(xiàn)在參照圖32，此處所顯示的是本發(fā)明的第七實施例中的集成電路封裝系統(tǒng)3200的剖面圖。該集成電路封裝系統(tǒng)3200可包含端子3206。該端子3206是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3206也已知為空隙件端子。在該端子3206上方為介電材料3208。該介電材料3208是與該端子3206直接接觸。該介電材料3208是顯示形成在該端子3206之間。該介電材料3208將該端子3206牢固地耦接在適當(dāng)?shù)奈恢茫孕纬梢r底3209。該端子3206是顯示具有頂部3210。該端子3206的該頂部3210可包含高臺3212，以及也可包含凹部3214，該凹部3214從該高臺3212延伸至該端子3206的最大寬度3216。該介電材料3208與該端子3206從該高臺3212至該端子3206的該最大寬度3216的該頂部3210直接接觸，并填充該凹部3214。在該端子3206的該最大寬度3216下方是底部3218，該底部3218從該端子3206的該最大寬度3216向下延伸。該底部3218可包含凹ロ 3220，該凹ロ 3220從該最大寬度3216向下延伸至該底部3218的基部3222。該基部3222是繪示成平的或平坦的。微坑的表面3224在該底部3218中并在該基部3222的中心內(nèi)。該微坑的表面3224可予以圓形化，如該端子3206的該微坑的表面3224中所顯示的。接觸層3226封蓋ー些該底部3218。該接觸層3226是定義成ー種材料，該材料可牢固地連結(jié)至該端子3206的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3226可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔铩Ｔ摻佑|層3226可以具有均勻剖面的均勻保角層，來封蓋該端子3206的一些該底部3218。該接觸層3226是顯示以沿著該基部3222并在該微坑的表面3224內(nèi)的均勻且保角膜，來封蓋該端子3206的該底部3218表面。經(jīng)發(fā)現(xiàn)，形成在該微坑的表面3224的側(cè)表面上的該接觸層3226增加焊錫封蓋性。以該端子3206增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層3226還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3206的該頂部3210是顯示具有該介電材料3208形成于其上。該介電材料3208在該頂部3210上可包含間隙3228，該間隙3228從該介電材料3208之間暴露部分該高臺3212。該間隙3228是定義成間隙或缺少該介電材料3208，該間 隙從該介電材料3208之間暴露部分該高臺3212。該介電材料3208可被設(shè)計以在工藝期間支撐該端子3206，并且增加該集成電路封裝系統(tǒng)3200中的結(jié)構(gòu)堅固性。該介電材料3208是設(shè)計以該介電材料3208填充該凹部3214并在該高臺3212上具有較小的間隙3228的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線3232在該介電材料3208的上表面3230上。該跡線3232是形成在該間隙3228內(nèi)，以與由該介電材料3208之間的該間隙3228所暴露的該端子3206的該高臺3212電性連接且直接接觸。該跡線3232是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3232是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3208的整個上表面3230。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3232當(dāng)與該端子3206耦接并形成在該介電材料3208上時，致能該襯底3209的有效高溫性能。該跡線3232、該介電材料3208和該端子3206的組合，當(dāng)以所描述的方式組合及利用時，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3200熱性能將增加本發(fā)明利用在高應(yīng)力及高溫度應(yīng)用的多個領(lǐng)域的機會。在該跡線3232上方為集成電路3234，該集成電路3234是繪示如具有作用側(cè)3236的打線接合晶粒，該作用側(cè)3236面對離開該跡線3232。該打線接合晶粒3234是以粘著劑3238而固定至該跡線3232及該介電材料3208。該跡線3232延伸超過該集成電路3234。該集成電路3234的該作用側(cè)3236是以繪示如接合打線的互連3240，而電性連接至該跡線3232。該接合打線3240是顯示在沿著該跡線3232的不同點處，與該跡線3232直接接觸。該接合打線3240可連接越過該間隙3228、沿著靠近該集成電路3234的該跡線、彼此之間間隔理想距離、或在該跡線3232上超過該間隙3228并且離開該集成電路3234的部分。經(jīng)發(fā)現(xiàn)，該跡線3232通過允許利用較短的接合打線3240，而提供改進的電性性能。因為該跡線3232的寬度大于該互連3240的寬度，并因此引起較少的電阻及電感，從而增加高頻性能，所以可發(fā)現(xiàn)此改進。再者，利用該跡線3232以及本發(fā)明的該端子3206，減少用于將信號有效地傳送至外部裝置及系統(tǒng)所需的該互連3240的長度。減少該互連3240的長度通過減少打線接合該集成電路3234的工藝中所使用的昂貴材料(例如金)的數(shù)量，以減少制造成本。密封件3242圍繞該集成電路3234、該互連3240及該跡線3232。該密封件3242可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。焊錫球滴3244在該微坑的表面3224上。經(jīng)發(fā)現(xiàn)，采用焊錫球滴3244可增加一致的球共平面性及增強板級可靠性。
經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3232，連同該互連3240及該密封件3242，可通過減少接合打線3240跨幅，以減少生產(chǎn)成本及復(fù)雜性。也經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3232，連同該互連3240及該密封件3242，可通過提供良好布局系統(tǒng)(用來將該集成電路3234電性連接至該端子3206，而不需該互連3240彼此通過)，以減少生產(chǎn)成本和復(fù)雜性。由于該接合打線3240組構(gòu)的復(fù)雜性是實質(zhì)地減少，因此，可采用較便宜的非壓模。該打線接合晶粒3234可直接由該互連3240而選擇性地連接至該端子3206，其中，該互連3240是與該端子3206直接接觸，并且與該跡線3232隔離。該打線接合晶粒3234可另外采用混合方式，以允許直接至該端子3206的一些連接及經(jīng)由該跡線3232作成的其它連接。 可形成多層該跡線3232及該介電材料3208，以致能具有許多更多連接點的信號繞線。該跡線3232可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3206或多條接合打線3240。該端子3206是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3200尺寸下方的全部空間，并致能更短的接合打線3240。現(xiàn)在參照圖33，此處所顯示的是本發(fā)明的第八實施例中的集成電路封裝系統(tǒng)3300的剖面圖。該集成電路封裝系統(tǒng)3300可包含晶粒墊3304及端子3306。該端子3306是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3306也已知為空隙件端子。在該端子3306上方為介電材料3308。該介電材料3308是沉積以與該晶粒墊3304及該端子3306直接接觸。該介電材料3308是顯示形成在該端子3306之間。該介電材料3308進ー步顯示形成在該端子3306與該晶粒墊3304之間。該介電材料3308將該端子3306及該晶粒墊3304牢固地耦接在適當(dāng)?shù)奈恢?，以形成襯底3309。該端子3306是顯示具有頂部3310。該端子3306的該頂部3310可包含高臺3312，并且也包含從該高臺3312延伸至該端子3306的最大寬度3316的凹部3314。該介電材料3308是從該高臺3312至該端子3306的該最大寬度3316而與該端子3306的該頂部3310直接接觸，并且填充該凹部3314。在該端子3306的該最大寬度3316下方是從該端子3306的該最大寬度3316延伸向下的底部3318。該底部3318可包含從該最大寬度3316向下延伸至該底部3318的基部3322的凹ロ 3320。該基部3322是繪示為平的或平坦的。接觸層3326封蓋ー些該底部3318。該接觸層3326是定義成ー種材料，該材料可牢固地連結(jié)至該端子3306的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3326可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層3326可以具有均勻剖面的均勻保角層，來封蓋該端子3306的一些該底部3318。該接觸層3326是顯示以沿著該基部3322的均勻且保角膜，來封蓋該端子3306的該底部3318表面。該接觸層3326還繪示封蓋該晶粒墊3304的該底側(cè)。經(jīng)發(fā)現(xiàn)，形成在該基部3322上的該接觸層3326增加焊錫封蓋性。以該端子3306及該晶粒墊3304增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層3326還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3306的該頂部3310是顯示具有該介電材料3308形成于其上。該介電材料3308在該頂部3310上可包含間隙3328，該間隙3328從該介電材料3308之間暴露部分該高臺3312。該間隙3328是定義成間隙或缺少該介電材料3308，該間隙從該介電材料3308之間暴露部分該高臺3312。該介電材料3308可被設(shè)計以在工藝期間支撐該端子3306，并且增加該集成電路封裝系統(tǒng)3300中的結(jié)構(gòu)堅固性。該介電材料3308是設(shè)計以該介電材料3308填充該凹部3314并在該高臺3312上具有較小的間隙3328的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線3332在該介電材料3308的上表面3330上。該跡線3332是形成在該間隙3328內(nèi)，以與由該介電材料3308之間的該間隙3328所暴露的該端子3306的該高臺3312電性連接且直接接觸。該跡線3332是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3332是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3308的整個上表面3330。
經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3332當(dāng)與該端子3306耦接并形成在該介電材料3308上時，致能該襯底3309的有效高溫性能。該跡線3332、該介電材料3308和該端子3306的組合，當(dāng)以所描述的方式組合及利用時，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3300熱性能將增加本發(fā)明利用在高應(yīng)力及高溫度應(yīng)用的多個領(lǐng)域的機會。在該晶粒墊3304上方是集成電路3334，該集成電路3334是繪示如具有作用側(cè)3336的覆晶晶粒。該作用側(cè)3336是顯示面對朝向該晶粒墊3304。經(jīng)發(fā)現(xiàn)，該晶粒墊3304提供結(jié)構(gòu)穩(wěn)定性，并且減少從該集成電路3334翹曲并至終間斷或損壞的風(fēng)險。由該晶粒墊3304所提供的結(jié)構(gòu)支撐經(jīng)發(fā)現(xiàn)，可增加該集成電路封裝系統(tǒng)3300的可靠性和性能。該集成電路3334的該作用側(cè)3336是以繪示如焊錫凸塊(solder bump)的互連3340而電性連接至該跡線3332。該焊錫凸塊3340是顯示在沿著該跡線3332的不同點處與該跡線3332直接接觸。該焊錫凸塊3340可連接越過該間隙3328、沿著靠近該集成電路3334的該跡線、彼此之間間隔理想距離、或在該跡線3332上超過該間隙3328并且離開該集成電路3334的部分。該覆晶晶粒3334是大到足以懸掛在該跡線3332及部分該介電材料3308 上。經(jīng)發(fā)現(xiàn)，該跡線3332通過允許利用較小的覆晶晶粒3334，而提供改進的電性性能。此通過允許該跡線3332的設(shè)計彈性，以應(yīng)付較大的工藝及設(shè)計彈性，以補償該集成電路3334的大的固定尺寸。密封件3342圍繞該集成電路3334、該互連3340及該跡線3332。該密封件3342可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3332，連同該集成電路3334及該密封件3342，可通過減少覆晶晶粒3334的尺寸，以減少生產(chǎn)成本及復(fù)雜性。由于該集成電路3334的間斷(breakage)及損壞的尺寸及磁化率(susceptibility)是實質(zhì)地減少，因此，可采用較便宜的非壓模。該覆晶晶粒3334可直接由該互連3340而選擇性地連接至該端子3306,其中，該互連3340是與該端子3306直接接觸，并且與該跡線3332隔離。該覆晶晶粒3334可另外采用混合方式，以允許直接至該端子3306的一些連接及經(jīng)由該跡線3332作成的其它連接。可形成多層該跡線3332及該介電材料3308，以致能具有許多更多連接點的信號繞線。該跡線3332可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3306或多個焊錫凸塊3340。該端子3306是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3300尺寸下方的全部空間，并致能更小的覆晶晶粒3334。打線接合晶粒也可堆疊在該集成電路3334上，并且以接合打線連接至該跡線3332，以形成混合式覆晶晶粒及打線接合晶粒堆疊。現(xiàn)在參照圖34，此處所顯示的是本發(fā)明的第九實施例中的集成電路封裝系統(tǒng)3400的剖面圖。該集成電路封裝系統(tǒng)3400可包含端子3406。該端子3406是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3406也已知為空隙件端子。該端子3406是顯示具有不同寬度，圍繞該集成電路封裝系統(tǒng) 3400的該周界區(qū)域的該端子是寬于靠近該集成電路封裝系統(tǒng)3400的中心所形成的該端子3406。雖然該端子3406的寬度可變化，然而，該端子3406的高度是繪示類似的，以確保有效率的表面安裝能力。介電材料3408在該端子3406上方。該介電材料3408是形成與該端子3406直接接觸。該介電材料3408是顯示形成在該端子3406之間。該介電材料3408牢固地將該端子3406耦接在適當(dāng)?shù)奈恢?，以形成襯底3409。該端子3406是顯示具有頂部3410。該端子3406的該頂部3410可包含高臺3412，以及也可包含凹部3414，該凹部3414從該高臺3412延伸至該端子3406的最大寬度3416。該介電材料3408與該端子3406從該高臺3412至該端子3406的該最大寬度3416的該頂部3410直接接觸，并填充該凹部3414。在該端子3406的最大寬度3416下方為底部3418，該底部3418從該端子3406的該最大寬度3416向下延伸。該底部3418可包含凹ロ 3420，該凹ロ 3420從該最大寬度3416向下延伸至該底部3418的基部3422。該基部3422是繪示如平的或平坦的。接觸層3426封蓋ー些該底部3418。該接觸層3426是定義成ー種材料，該材料可牢固地連結(jié)至該端子3406的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3426可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層3426可以具有均勻剖面的均勻保角層，來封蓋該端子3406的一些該底部3418。經(jīng)發(fā)現(xiàn)，形成在該基部3422上的該接觸層3426增 加焊錫封蓋性。以該端子3406增加焊錫封蓋性可増加板級可靠性及性能。本發(fā)明的該接觸層3426還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3406的該頂部3410是顯示具有該介電材料3408形成于其上。該介電材料3408在該頂部3410上可包含間隙3428，該間隙3428從該介電材料3408之間暴露部分該高臺3412。該間隙3428是定義成間隙或缺少該介電材料3408，該間隙從該介電材料3408之間暴露部分該高臺3412。該介電材料3408可被設(shè)計以在エ藝期間支撐該端子3406，并且增加該集成電路封裝系統(tǒng)3400中的結(jié)構(gòu)堅固性。該介電材料3408是設(shè)計以該介電材料3408填充該凹部3414并在該高臺3412上具有較小的間隙3428的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線3432在該介電材料3408的上表面3430上。該跡線3432是形成在該間隙3428內(nèi)，以與由該介電材料3408之間的該間隙3428所暴露的該端子3406的該高臺3412電性連接且直接接觸。該跡線3432是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3432是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3408的整個上表面3430。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3432當(dāng)與該端子3406耦接并形成在該介電材料3408上時，致能該襯底3409的有效高溫性能。該跡線3432、該介電材料3408和該端子3406的組合，當(dāng)以所描述的方式組合及利用時，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3400熱性能將增加本發(fā)明利用在高應(yīng)力及高溫度應(yīng)用的多個領(lǐng)域的機會。在該端子3406上方是集成電路3434，該集成電路3434是繪示如具有作用側(cè)3436的覆晶晶粒。該作用側(cè)3436是顯示面對朝向該端子3406。經(jīng)發(fā)現(xiàn)，與該介電材料3408耦接的該端子3406提供結(jié)構(gòu)穩(wěn)定性及減少該集成電路3434翹曲并至終間斷或損壞的風(fēng)險。經(jīng)發(fā)現(xiàn)，由該端子3406及該介電材料3408所提供的結(jié)構(gòu)支撐性，可增加該集成電路封裝系統(tǒng)3400的可靠性及性能。 該集成電路3434的該作用側(cè)3436是以繪示如焊錫凸塊的互連3440而電性連接至該跡線3432。該焊錫凸塊3440是顯示在沿著該跡線3432的不同點處與該跡線3432直接接觸。該焊錫凸塊3440可連接越過該間隙3428、沿著靠近該集成電路3434的該跡線、彼此之間間隔理想距離、或在該跡線3432上超過該間隙3428并且離開該集成電路3434的部分。該覆晶晶粒3434是大到足以懸掛在該跡線3432及部分該介電材料3408上。經(jīng)發(fā)現(xiàn)，該跡線3432通過允許利用較小的覆晶晶粒3434，而提供改進的電性性能。此通過允許該跡線3432的設(shè)計彈性，以應(yīng)付較大的工藝及設(shè)計彈性，以補償該集成電路3434的大的固定尺寸。密封件3442圍繞該集成電路3434、該互連3440及該跡線3432。該密封件3442可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3432，連同該集成電路3434及該密封件3442，可通過減少覆晶晶粒3434的尺寸，以減少生產(chǎn)成本及復(fù)雜性。由于該集成電路3434的間斷及損壞的尺寸及磁化率是實質(zhì)地減少，因此，可采用較便宜的非壓模。該覆晶晶粒3434可直接由該互連3440而選擇性地連接至該端子3406,其中，該互連3440是與該端子3406直接接觸，并且與該跡線3432隔離。該覆晶晶粒3434可另外采用混合方式，以允許直接至該端子3406的一些連接及經(jīng)由該跡線3432作成的其它連接?？尚纬啥鄬釉撣E線3432及該介電材料3408，以致能具有許多更多連接點的信號繞線。該跡線3432可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3406或多個焊錫凸塊3440。該端子3406是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3400尺寸下方的全部空間，并致能更小的覆晶晶粒3434。打線接合晶粒也可堆疊在該集成電路3434上，并且以接合打線連接至該跡線3432，以形成混合式覆晶晶粒及打線接合晶粒堆疊。現(xiàn)在參照圖35，此處所顯示的是本發(fā)明的第十實施例中的集成電路封裝系統(tǒng)3500的剖面圖。該集成電路封裝系統(tǒng)3500可包含晶粒墊3504及端子3506。該端子3506是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3506也已知為空隙件端子。在該端子上方是介電材料3508。該介電材料3508是沉積以與該晶粒墊3504及該端子3506直接接觸。該介電材料3508是顯示形成在該端子3506之間。該介電材料3508進一步顯示形成在該端子3506與該晶粒墊3504之間。該介電材料3508將該端子3506及該晶粒墊3504牢固地耦接在適當(dāng)?shù)奈恢茫孕纬梢r底3509。該端子3506是顯示具有頂部3510。該端子3506的該頂部3510可包含高臺3512，并且也包含從該高臺3512延伸至該端子3506的最大寬度3516的凹部3514。該介電材料3508是從該高臺3512至該端子3506的該最大寬度3516而與該端子3506的該頂部3510直接接觸，并且填充該凹部3514。在該端子3506的該最大寬度3516下方是從該端子3506的該最大寬度3516延伸向下的底部3518。該底部3518可包含從該最大寬度3516向下延伸至該底部3518的基部3522的凹ロ 3520。該基部3522是繪示為平的或平坦的。微坑的表面3524在該底部3518中并在該基部3522的中心內(nèi)。
該微坑的表面3524可予以圓形化,如該端子3506的該微坑的表面3524中所顯不的。接觸層3526封蓋ー些該底部3518。該接觸層3526是定義成ー種材料，該材料可牢固地連結(jié)至該端子3506的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3526可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層3526可以具有均勻剖面的均勻保角層，來封蓋該端子3506的一些該底部3518。該接觸層3526是顯示以沿著該基部3522并在該微坑的表面3524內(nèi)的均勻且保角膜，來封蓋該端子3506的該底部3518表面。該接觸層3526是還繪示為封蓋該晶粒墊3504的該底側(cè)。經(jīng)發(fā)現(xiàn)，形成在該微坑的表面3524的側(cè)表面上的該接觸層3526增加焊錫封蓋性。以該端子3506及該晶粒墊3504增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層3526還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3506的該頂部3510是顯示具有該介電材料3508形成于其上。該介電材料3508在該頂部3510上可包含間隙3528，該間隙3528從該介電材料3508之間暴露部分該高臺3512。該間隙3528是定義成間隙或缺少該介電材料3508，該間隙從該介電材料3508之間暴露部分該高臺3512。該介電材料3508可被設(shè)計以在エ藝期間支撐該端子3506，并且增加該集成電路封裝系統(tǒng)3500中的結(jié)構(gòu)堅固性。該介電材料3508是設(shè)計以該介電材料3508填充該凹部3514并在該高臺3512上具有較小的間隙3528的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線3532在該介電材料3508的上表面3530上。該跡線3532是形成在該間隙3528內(nèi)，以與由該介電材料3508之間的該間隙3528所暴露的該端子3506的該高臺3512電性連接且直接接觸。該跡線3532是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3532是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3508的整個上表面3530。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3532當(dāng)與該端子3506耦接并形成在該介電材料3508上時，致能該襯底3509的有效高溫性能。該跡線3532、該介電材料3508和該端子3506的組合，當(dāng)以所描述的方式組合及利用吋，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3500熱性能將增加本發(fā)明利用在高應(yīng)カ及高溫度應(yīng)用的多個領(lǐng)域的機會。在該晶粒墊3504上方是集成電路3534，該集成電路3534是繪示如具有作用側(cè)3536的覆晶晶粒。該作用側(cè)3536是顯示面對朝向該晶粒墊3504。經(jīng)發(fā)現(xiàn)，該晶粒墊3504提供結(jié)構(gòu)穩(wěn)定性及減少該集成電路3534翹曲并至終間斷或損壞的風(fēng)險。經(jīng)發(fā)現(xiàn)，由該晶粒墊3504所提供的結(jié)構(gòu)支撐性，可增加該集成電路封裝系統(tǒng)3500的可靠性及性能。該集成電路3534的該作用側(cè)3536是以繪示如焊錫凸塊的互連3540而電性連接至該跡線3532。該焊錫凸塊3540是顯示在沿著該跡線3532的不同點處與該跡線3532直接接觸。該焊錫凸塊3540可連接越過該間隙3528、沿著靠近該集成電路3534的該跡線、彼此之間間隔理想距離、或在該跡線3532上超過該間隙3528并且離開該集成電路3534的部分。該覆晶晶粒3534是大到足以懸掛在該跡線3532及部分該介電材料3508上。經(jīng)發(fā)現(xiàn)，該跡線3532通過允許利用較小的覆晶晶粒3534，而提供改進的電性性能。此通過允許該跡線3532的設(shè)計彈性，以應(yīng)付較大的工藝及設(shè)計彈性，以補償該集成電路3534的大的固定尺寸。
密封件3542圍繞該集成電路3534、該互連3540及該跡線3532。該密封件3542可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3532，連同該集成電路3534及該密封件3542，可通過減少覆晶晶粒3534的尺寸，以減少生產(chǎn)成本及復(fù)雜性。由于該集成電路3534的間斷及損壞的尺寸及磁化率是實質(zhì)地減少，因此，可采用較便宜的非壓模。該覆晶晶粒3534可直接由該互連3540而選擇性地連接至該端子3506,其中，該互連3540是與該端子3506直接接觸，并且與該跡線3532隔離。該覆晶晶粒3534可另外采用混合方式，以允許直接至該端子3506的一些連接及經(jīng)由該跡線3532作成的其它連接。可形成多層該跡線3532及該介電材料3508，以致能具有許多更多連接點的信號繞線。該跡線3532可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3506或多個焊錫凸塊3540。該端子3506是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3500尺寸下方的全部空間，并致能更小的覆晶晶粒3534。打線接合晶粒也可堆疊在該集成電路3534上，并且以接合打線連接至該跡線3532，以形成混合式覆晶晶粒及打線接合晶粒堆疊。現(xiàn)在參照圖36，此處所顯示的是本發(fā)明的第i^一實施例中的集成電路封裝系統(tǒng)3600的剖面圖。該集成電路封裝系統(tǒng)3600可包含端子3606。該端子3606是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3606也已知為空隙件端子。該端子3606是顯示具有類似寬度及高度。介電材料3608在該端子3606上方。該介電材料3608是形成與該端子3606直接接觸。該介電材料3608是顯示形成在該端子3606之間。該介電材料3608將該端子3606牢固地耦接在適當(dāng)?shù)奈恢?，以形成襯底3609。該端子3606是顯示具有頂部3610。該端子3606的該頂部3610可包含高臺3612，以及也可包含凹部3614，該凹部3614從該高臺3612延伸至該端子3606的最大寬度3616。該介電材料3608與該端子3606從該高臺3612至該端子3606的該最大寬度3616的該頂部3610直接接觸，并填充該凹部3614。在該端子3606的最大寬度3616下方為底部3618，該底部3618從該端子3606的該最大寬度3616向下延伸。該底部3618可包含凹口 3620，該凹口 3620從該最大寬度3616向下延伸至該底部3618的基部3622。該基部3622是繪示如平的或平坦的。微坑的表面3624在該底部3618中及在該基部3622的中心內(nèi)。該微坑的表面3624可予以圓形化,如該端子3606的該微坑的表面3624中所顯不的。接觸層3626封蓋ー些該底部3618。該接觸層3626是定義成ー種材料，該材料可牢固地連結(jié)至該端子3606的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3626可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層3626可以具有均勻剖面的均勻保角層，來封蓋該端子3606的一些該底部3618。經(jīng)發(fā)現(xiàn)，形成在該微坑的表面3624內(nèi)的側(cè)表面上的該接觸層3626增加焊錫封蓋性。以該端子3606增加焊錫封蓋性可増加板級可靠性及性能。本發(fā)明的該接觸層3626還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3606的該頂部3610是顯示具有該介電材料3608形成于 其上。該介電材料3608在該頂部3610上可包含間隙3628，該間隙3628從該介電材料3608之間暴露部分該高臺3612。該間隙3628是定義成間隙或缺少該介電材料3608，該間隙從該介電材料3608之間暴露部分該高臺3612。該介電材料3608可被設(shè)計以在エ藝期間支撐該端子3606，并且增加該集成電路封裝系統(tǒng)3600中的結(jié)構(gòu)堅固性。該介電材料3608是設(shè)計以該介電材料3608填充該凹部3614并在該高臺3612上具有較小的間隙3628的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線3632在該介電材料3608的上表面3630上。該跡線3632是形成在該間隙3628內(nèi)，以與由該介電材料3608之間的該間隙3628所暴露的該端子3606的該高臺3612電性連接且直接接觸。該跡線3632是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3632是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3608的整個上表面3630。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3632當(dāng)與該端子3606耦接并形成在該介電材料3608上時，致能該襯底3609的有效高溫性能。該跡線3632、該介電材料3608和該端子3606的組合，當(dāng)以所描述的方式組合及利用吋，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3600熱性能將增加本發(fā)明利用在高應(yīng)カ及高溫度應(yīng)用的多個領(lǐng)域的機會。在該端子3606上方是集成電路3634，該集成電路3634是繪示如具有作用側(cè)3636的覆晶晶粒。該作用側(cè)3636是顯示面對朝向該端子3606。經(jīng)發(fā)現(xiàn)，與該介電材料3608耦接的該端子3606提供結(jié)構(gòu)穩(wěn)定性及減少該集成電路3634翹曲并至終間斷或損壞的風(fēng)險。經(jīng)發(fā)現(xiàn)，由該端子3606及該介電材料3608所提供的結(jié)構(gòu)支撐性，可增加該集成電路封裝系統(tǒng)3600的可靠性及性能。該集成電路3634的該作用側(cè)3636是以繪示如焊錫凸塊的互連3640而電性連接至該跡線3632。該焊錫凸塊3640是顯示在沿著該跡線3632的不同點處與該跡線3632直接接觸。該焊錫凸塊3640可連接越過該間隙3628、沿著靠近該集成電路3634的該跡線、彼此之間間隔理想距離、或在該跡線3632上超過該間隙3628并且離開該集成電路3634的部分。該覆晶晶粒3634是大到足以懸掛在該跡線3632及部分該介電材料3608上。經(jīng)發(fā)現(xiàn)，該跡線3632通過允許利用較小的覆晶晶粒3634，而提供改進的電性性能。此通過允許該跡線3632的設(shè)計彈性，以應(yīng)付較大的エ藝及設(shè)計彈性，以補償該集成電路3634的大的固定尺寸。密封件3642圍繞該集成電路3634、該互連3640及該跡線3632。該密封件3642可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。
經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3632，連同該集成電路3634及該密封件3642，可通過減少覆晶晶粒3634的尺寸，以減少生產(chǎn)成本及復(fù)雜性。由于該集成電路3634的間斷及損壞的尺寸及磁化率是實質(zhì)地減少，因此，可采用較便宜的非壓模。該覆晶晶粒3634可直接由該互連3640而選擇性地連接至該端子3606，其中，該互連3640是與該端子3606直接接觸，并且與該跡線3632隔離。該覆晶晶粒3634可另外采用混合方式，以允許直接至該端子3606的一些連接及經(jīng)由該跡線3632作成的其它連接?？尚纬啥鄬釉撣E線3632及該介電材料3608，以致能具有許多更多連接點的信號繞線。該跡線3632可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3606或多個焊錫凸塊3640。該端子3606是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3600尺寸下方的全部空間，并致能更小的覆晶晶粒36 34。打線接合晶粒也可堆疊在該集成電路3634上，并且以接合打線連接至該跡線3632，以形成混合式覆晶晶粒及打線接合晶粒堆疊?，F(xiàn)在參照圖37，此處所顯示的是本發(fā)明的第十二實施例中的集成電路封裝系統(tǒng)3700的剖面圖。該集成電路封裝系統(tǒng)3700可包含晶粒墊3704及端子3706。該端子3706是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3706也已知為空隙件端子。在該端子3706上方是介電材料3708。該介電材料3708是沉積以與該晶粒墊3704及該端子3706直接接觸。該介電材料3708是顯示形成在該端子3706之間。該介電材料3708進一步顯示形成在該端子3706與該晶粒墊3704之間。該介電材料3708將該端子3706及該晶粒墊3704牢固地耦接在適當(dāng)?shù)奈恢?，以形成襯底3709。該端子3706是顯示具有頂部3710。該端子3706的該頂部3710可包含高臺3712，并且也包含從該高臺3712延伸至該端子3706的最大寬度3716的凹部3714。該介電材料3708是從該高臺3712至該端子3706的該最大寬度3716而與該端子3706的該頂部3710直接接觸，并且填充該凹部3714。在該端子3706的該最大寬度3716下方是從該端子3706的該最大寬度3716延伸向下的底部3718。該底部3718可包含從該最大寬度3716向下延伸至該底部3718的基部3722的凹口 3720。該基部3722是繪示為平的或平坦的。微坑的表面3724在該底部3718中并在該基部3722的中心內(nèi)。該微坑的表面3724可予以圓形化,如該端子3706的該微坑的表面3724中所顯不的。接觸層3726封蓋一些該底部3718。該接觸層3726是定義成一種材料，該材料可牢固地連結(jié)至該端子3706的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3726可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層3726可以具有均勻剖面的均勻保角層，來封蓋該端子3706的一些該底部3718。該接觸層3726是顯示以沿著該基部3722并在該微坑的表面3724內(nèi)的均勻且保角膜，來封蓋該端子3706的該底部3718表面。該接觸層3726是還繪示為封蓋該晶粒墊3704的該底側(cè)。經(jīng)發(fā)現(xiàn)，形成在該微坑的表面3724的側(cè)表面上的該接觸層3726增加焊錫封蓋性。以該端子3706及該晶粒墊3704增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層3726還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3706的該頂部3710是顯示具有該介電材料3708形成于其上。該介電材料3708在該頂部3710上可包含間隙3728，該間隙3728從該介電材料3708之間暴露部分該高臺3712。該間隙3728是定義成間隙或缺少該介電材料3708，該間隙從該介電材料3708之間暴露部分該高臺3712。該介電材料3708可被設(shè)計以在エ藝期間支撐該端子3706，并且增加該集成電路封裝系統(tǒng)3700中的結(jié)構(gòu)堅固性。該介電材料3708是設(shè)計以該介電材料3708填充該凹部3714并在該高臺3712上具有較小的間隙3728的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線3732在該介電材料3708的上表面3730上。該跡線3732是形成在該間隙3728內(nèi)，以與由該介電材料3708之間的該間隙3728所暴露的該端子3706的該高臺3712電性連接且直接接觸。該跡線3732是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3732是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒 有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3708的整個上表面3730。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3732當(dāng)與該端子3706耦接并形成在該介電材料3708上時，致能該襯底3709的有效高溫性能。該跡線3732、該介電材料3708和該端子3706的組合，當(dāng)以所描述的方式組合及利用吋，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3700熱性能將增加本發(fā)明利用在高應(yīng)カ及高溫度應(yīng)用的多個領(lǐng)域的機會。在該晶粒墊3704上方是集成電路3734，該集成電路3734是繪示如具有作用側(cè)3736的覆晶晶粒。該作用側(cè)3736是顯示面對朝向該晶粒墊3704。經(jīng)發(fā)現(xiàn)，該晶粒墊3704提供結(jié)構(gòu)穩(wěn)定性及減少該集成電路3734翹曲并至終間斷或損壞的風(fēng)險。經(jīng)發(fā)現(xiàn)，由該晶粒墊3704所提供的結(jié)構(gòu)支撐性，可增加該集成電路封裝系統(tǒng)3700的可靠性及性能。該集成電路3734的該作用側(cè)3736是以繪示如焊錫凸塊的互連3740而電性連接至該跡線3732。該焊錫凸塊3740是顯示在沿著該跡線3732的不同點處與該跡線3732直接接觸。該焊錫凸塊3740可連接越過該間隙3728、沿著靠近該集成電路3734的該跡線、彼此之間間隔理想距離、或在該跡線3732上超過該間隙3728并且離開該集成電路3734的部分。該覆晶晶粒3734是大到足以懸掛在該跡線3732及部分該介電材料3708上。經(jīng)發(fā)現(xiàn)，該跡線3732通過允許利用較小的覆晶晶粒3734，而提供改進的電性性能。此通過允許該跡線3732的設(shè)計彈性，以應(yīng)付較大的エ藝及設(shè)計彈性，以補償該集成電路3734的大的固定尺寸。密封件3742圍繞該集成電路3734、該互連3740及該跡線3732。該密封件3742可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。焊錫球滴3744在該微坑的表面3724上。經(jīng)發(fā)現(xiàn)，采用焊錫球滴3744可増加一致的球共平面性及增強板級可靠性。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3732，連同該集成電路3734及該密封件3742，可通過減少覆晶晶粒3734的尺寸，以減少生產(chǎn)成本及復(fù)雜性。由于該集成電路3734的間斷及損壞的尺寸及磁化率是實質(zhì)地減少，因此，可采用較便宜的非壓模。該覆晶晶粒3734可直接由該互連3740而選擇性地連接至該端子3706，其中，該互連3740是與該端子3706直接接觸，并且與該跡線3732隔離。該覆晶晶粒3734可另外采用混合方式，以允許直接至該端子3706的一些連接及經(jīng)由該跡線3732作成的其它連接?？尚纬啥鄬釉撣E線3732及該介電材料3708，以致能具有許多更多連接點的信號繞線。該跡線3732可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3706或多個焊錫凸塊3740。該端子3706是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3700尺寸下方的全部空間，并致能更小的覆晶晶粒3734。打線接合晶粒也可堆疊在該集成電路3734上，并且以接合打線連接至該跡線3732，以形成混合式覆晶晶粒及打線接合晶粒堆疊?，F(xiàn)在參照圖38，此處所顯示的是本發(fā)明的第十三實施例中的集成電路封裝系統(tǒng)3800的剖面圖。該集成電路封裝系統(tǒng)3800可包含端子3806。該端子3806是定義成導(dǎo)電件，該導(dǎo)電件是設(shè)計以在該端子上方的結(jié)構(gòu)提供空隙，并具有側(cè)向隔離，以沒有直接接觸其它端子。為了這個原因，該端子3806也已知為空隙件端子。該端子3806是顯示具有類似寬度及高度。介電材料3808在該端子 3806上方。該介電材料3808是形成與該端子3806直接接觸。該介電材料3808是顯示形成在該端子3806之間。該介電材料3808將該端子3806牢固地耦接在適當(dāng)?shù)奈恢茫孕纬梢r底3809。該端子3806是顯示具有頂部3810。該端子3806的該頂部3810可包含高臺3812，以及也可包含凹部3814，該凹部3814從該高臺3812延伸至該端子3806的最大寬度3816。該介電材料3808與該端子3806從該高臺3812至該端子3806的該最大寬度3816的該頂部3810直接接觸，并填充該凹部3814。在該端子3806的最大寬度3816下方為底部3818，該底部3818從該端子3806的該最大寬度3816向下延伸。該底部3818可包含凹口 3820，該凹口 3820從該最大寬度3816向下延伸至該底部3818的基部3822。該基部3822是繪示如平的或平坦的。微坑的表面3824在該底部3818中及在該基部3822的中心內(nèi)。該微坑的表面3824可予以圓形化,如該端子3806的該微坑的表面3824中所顯不的。接觸層3826封蓋一些該底部3818。該接觸層3826是定義成一種材料，該材料可牢固地連結(jié)至該端子3806的表面，并形成與其它元件的電性連接，且可被予以回焊，以形成堅固的連接。該接觸層3826可為焊錫膏、含錫或鉛層、或?qū)щ娦愿邷鼐酆衔?。該接觸層3826可以具有均勻剖面的均勻保角層，來封蓋該端子3806的一些該底部3818。經(jīng)發(fā)現(xiàn)，形成在該微坑的表面3824內(nèi)的側(cè)表面上的該接觸層3826增加焊錫封蓋性。以該端子3806增加焊錫封蓋性可增加板級可靠性及性能。本發(fā)明的該接觸層3826還可由印刷工藝加以形成，從而增加制造精確性，而沒有額外的成本。該端子3806的該頂部3810是顯示具有該介電材料3808形成于其上。該介電材料3808在該頂部3810上可包含間隙3828，該間隙3828從該介電材料3808之間暴露部分該高臺3812。該間隙3828是定義成間隙或缺少該介電材料3808，該間隙從該介電材料3808之間暴露部分該高臺3812。該介電材料3808可被設(shè)計以在工藝期間支撐該端子3806，并且增加該集成電路封裝系統(tǒng)3800中的結(jié)構(gòu)堅固性。該介電材料3808是設(shè)計以該介電材料3808填充該凹部3814并在該高臺3812上具有較小的間隙3828的形式，來增加可靠性及結(jié)構(gòu)堅固性。跡線3832在該介電材料3808的上表面3830上。該跡線3832是形成在該間隙3828內(nèi)，以與由該介電材料3808之間的該間隙3828所暴露的該端子3806的該高臺3812電性連接且直接接觸。該跡線3832是定義為導(dǎo)電元件，該導(dǎo)電元件是設(shè)計將重新分布電性信號。該跡線3832是設(shè)計以重新分布電性信號，它們通常是電性隔離，而沒有過度地大，以減少引入寄生電感，且不會封蓋該介電材料3808的整個上表面3830。經(jīng)發(fā)現(xiàn)，本發(fā)明的該跡線3832當(dāng)與該端子3806耦接并形成在該介電材料3808上時，致能該襯底3809的有效高溫性能。該跡線3832、該介電材料3808和該端子3806的組合，當(dāng)以所描述的方式組合及利用吋，經(jīng)發(fā)現(xiàn)具有改進熱及電性性質(zhì)。改進該集成電路封裝系統(tǒng)3800熱性能將增加本發(fā)明利用在高應(yīng)カ及高溫度應(yīng)用的多個領(lǐng)域的機會。在該端子3806上方是集成電路3834，該集成電路3834是繪示如具有作用側(cè)3836的覆晶晶粒。該作用側(cè)3836是顯示面對朝向該端子3806。經(jīng)發(fā)現(xiàn)，與該介電材料3808耦接的該端子3806提供結(jié)構(gòu)穩(wěn)定性及減少該集成電路3834翹曲并至終間斷或損壞的風(fēng)險。經(jīng)發(fā)現(xiàn)，由該端子3806及該介電材料380 8所提供的結(jié)構(gòu)支撐性，可增加該集成電路封裝系統(tǒng)3800的可靠性及性能。該集成電路3834的該作用側(cè)3836是以繪示如焊錫凸塊的互連3840而電性連接至該跡線3832。該焊錫凸塊3840是顯示在沿著該跡線3832的不同點處與該跡線3832直接接觸。該焊錫凸塊3840可連接越過該間隙3828、沿著靠近該集成電路3834的該跡線、彼此之間間隔理想距離、或在該跡線3832上超過該間隙3828并且離開該集成電路3834的部分。該覆晶晶粒3834是大到足以懸掛在該跡線3832及部分該介電材料3808上。經(jīng)發(fā)現(xiàn)，該跡線3832通過允許利用較小的覆晶晶粒3834，而提供改進的電性性能。此通過允許該跡線3832的設(shè)計彈性，以應(yīng)付較大的エ藝及設(shè)計彈性，以補償該集成電路3834的大的固定尺寸。密封件3842圍繞該集成電路3834、該互連3840及該跡線3832。該密封件3842可為滴膠、膜輔助成型、或其它包裝結(jié)構(gòu)。焊錫球滴3844在該微坑的表面3824上。經(jīng)發(fā)現(xiàn)，采用焊錫球滴3844増加一致的球共平面性及增強板級可靠性。經(jīng)發(fā)現(xiàn)，利用本發(fā)明的該跡線3832，連同該集成電路3834及該密封件3842，可通過減少覆晶晶粒3834的尺寸，以減少生產(chǎn)成本及復(fù)雜性。由于該集成電路3834的間斷及損壞的尺寸及磁化率是實質(zhì)地減少，因此，可采用較便宜的非壓模。該覆晶晶粒3834可直接由該互連3840而選擇性地連接至該端子3806，其中，該互連3840是與該端子3806直接接觸，并且與該跡線3832隔離。該覆晶晶粒3834可另外采用混合方式，以允許直接至該端子3806的一些連接及經(jīng)由該跡線3832作成的其它連接。可形成多層該跡線3832及該介電材料3808，以致能具有許多更多連接點的信號繞線。該跡線3832可熔接在一起，以致能電源、接地、或信號被繞線至多個端子3806或多個焊錫凸塊3840。該端子3806是繪示成多列組構(gòu)，該多列組構(gòu)是設(shè)計用來有效率地利用該集成電路封裝系統(tǒng)3800尺寸下方的全部空間，并致能更小的覆晶晶粒3834。打線接合晶粒也可堆疊在該集成電路3834上，并且以接合打線連接至該跡線3832，以形成混合式覆晶晶粒及打線接合晶粒堆疊?，F(xiàn)在參照圖39，此處所顯示的是本發(fā)明的另ー實施例中制造圖I的該集成電路封裝系統(tǒng)100的方法3900的流程圖。該方法3900包含在方塊3902中，設(shè)置具有頂部的端子，該頂部有凹部；在方塊3904中，在該凹部中施加介電材料，該介電材料具有形成于其中的間隙，并且從其暴露一部分該頂部；在方塊3906中，在該間隙內(nèi)形成與該頂部直接接觸的跡線，該跡線在該介電材料的上表面上方側(cè)向地延伸；以及，在方塊3908中，將集成電路經(jīng)由該跡線連接至該端子。
因此，經(jīng)發(fā)現(xiàn)，本發(fā)明的該端子系統(tǒng)針對集成電路封裝系統(tǒng)組構(gòu)，完成重要且至今未知及未有的解決方案、能力、及功能性態(tài)樣。該生成的工藝及組構(gòu)是直接的、有成本效益的、不復(fù)雜的、高度變化性的、準(zhǔn)確的、敏感的、及有效的，并可通過選用已知元件來加以實作，以快速、有效率的、及經(jīng)濟的制造、應(yīng)用及利用。雖然本發(fā)明已連同特定的最佳模式加以描述，然而，應(yīng)了解到，對于本領(lǐng)域的技術(shù)人員而言，依據(jù)先前的描述，許多替代、修改、及變化將是明顯的。因此，打算涵蓋落于所包含的權(quán)利范圍的范因內(nèi)的所有這種替代、修改、及變化。截至目前為止在此處所提及、或顯示在伴隨的附圖中的所有事項，均應(yīng)被解讀為例示及非限制觀念 。
權(quán)利要求
1.一種制造集成電路封裝系統(tǒng)的方法，包括 設(shè)置具有頂部的端子，該頂部有凹部； 在該凹部中施加介電材料，該介電材料具有形成于其中的間隙并從其暴露一部分該頂部; 在該間隙內(nèi)形成與該頂部直接接觸的跡線，該跡線在該介電材料的上表面上方側(cè)向地延伸；以及 將集成電路經(jīng)由該跡線連接至該端子。
2.根據(jù)權(quán)利要求I所述的制造集成電路封裝系統(tǒng)的方法，還包括 設(shè)置晶粒墊； 在該晶粒墊下方施加接觸層；以及 其中 形成該跡線包含形成圍繞該晶粒墊的周界跡線；以及 還包括 將該集成電路安裝至該晶粒墊。
3.根據(jù)權(quán)利要求I所述的制造集成電路封裝系統(tǒng)的方法，還包括將該集成電路安裝在該跡線上方，該跡線延伸超過該集成電路。
4.根據(jù)權(quán)利要求I所述的制造集成電路封裝系統(tǒng)的方法，其中 形成該跡線包含形成多條跡線；以及 還包括 將該集成電路安裝在該多條跡線上方，該多條跡線在距離該集成電路非均勻距離處終止。
5.根據(jù)權(quán)利要求I所述的制造集成電路封裝系統(tǒng)的方法，還包括將該集成電路安裝在該跡線上方，該跡線在該集成電路下方從該端子延伸超過該集成電路。
6.一種集成電路封裝系統(tǒng)，包括 具有頂部的端子，該頂部有凹部； 在該凹部中的介電材料，該介電材料具有形成于其中的間隙及從其暴露一部分該頂部; 在該間隙內(nèi)的跡線，該跡線直接接觸于該頂部，該跡線在該介電材料的上表面上方側(cè)向地延伸；以及 經(jīng)由該跡線而連接至該端子的集成電路。
7.根據(jù)權(quán)利要求6所述的集成電路封裝系統(tǒng)，還包括 鄰近該端子的晶粒墊； 在該晶粒墊下方的接觸層； 圍繞該晶粒墊的周界跡線；以及 其中 該集成電路是固定至該晶粒墊。
8.根據(jù)權(quán)利要求6所述的集成電路封裝系統(tǒng)，其中，該跡線從該集成電路下方延伸超過該集成電路。
9.根據(jù)權(quán)利要求6所述的集成電路封裝系統(tǒng)，還包括多條跡線，該多條跡線在距離該集成電路非均勻距離處終止。
10.根據(jù)權(quán)利要求6所述的集成電路封裝系統(tǒng)，其中，該跡線在該集成電路下方從該端子延伸超過該集成電路。
全文摘要
本發(fā)明涉及一種具有繞線電路引線陣列的集成電路封裝系統(tǒng)及其制造方法，一種制造集成電路封裝系統(tǒng)的方法，包含設(shè)置具有頂部的端子，該頂部有凹部；在該凹部中施加介電材料，該介電材料具有形成于其中的間隙并從其暴露一部分該頂部；在該間隙內(nèi)形成與該頂部直接接觸的跡線，該跡線在該介電材料的上表面上方側(cè)向地延伸；以及將集成電路經(jīng)由該跡線連接至該端子。
文檔編號H01L23/495GK102768959SQ20121013793
公開日2012年11月7日 申請日期2012年5月4日 優(yōu)先權(quán)日2011年5月5日
發(fā)明者A·S·川斯珀特, B·T·道, Z·R·卡馬喬 申請人:星科金朋有限公司