專利名稱：半導(dǎo)體集成電路的esd保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及即使在電池被錯(cuò)誤地正負(fù)反接時(shí)也不會(huì)流過大電流而破壞的ESD保護(hù)器件。
背景技術(shù)：
現(xiàn)有的半導(dǎo)體集成電路(下面記載為IC)的輸入電路已知有如圖4所示的電路(例如參照專利文獻(xiàn)I)。在IC有正電源端子121、負(fù)電源端子122和至少ー個(gè)輸入端子120，電池101的正 端子連接到正電源端子121，電池101的負(fù)端子連接到負(fù)電源端子122。在輸入端子120與負(fù)電源端子122之間，通常主要的ESD保護(hù)電路100配置在IC的墊(PAD)附近。存在接受輸入端子120的信號(hào)的內(nèi)部電路(例如逆變器)130，作為用于保護(hù)其柵極免于ESD (靜電破壞)的CDM (Charged Device Model :充電器件模式)對(duì)策而在內(nèi)部電路130的近處配置ESD保護(hù)電路110。ESD保護(hù)電路110包括N溝道晶體管11、P溝道晶體管13和電阻15。N溝道晶體管11和P溝道晶體管13的漏極連接到內(nèi)部電路130的柵極，N溝道晶體管11的柵極、源極和襯底連接到VSS，P溝道晶體管13的柵極、源極和襯底連接到VDD。N溝道晶體管11和P溝道晶體管13為截止?fàn)顟B(tài)(高阻抗?fàn)顟B(tài))，在通常的動(dòng)作狀態(tài)下，內(nèi)部電路的動(dòng)作與有無N溝道晶體管11和P溝道晶體管13無關(guān)。電阻15既可以為了 ESD保護(hù)而特意插入某個(gè)值(例如IkQ左右)的電阻，也可以是利用IC的布線作為寄生電阻而附帯的電阻。CDM中在IC帶有高電壓的狀態(tài)下從輸入端子120進(jìn)行放電時(shí)，內(nèi)部電路130的襯底側(cè)的電荷經(jīng)由襯底、主ESD保護(hù)電路100而迅速放電。另ー方面，設(shè)置在內(nèi)部電路130的柵極與正電源端子121及負(fù)電源端子122之間的截止晶體管11、13擊穿(break down),內(nèi)部電路130的柵極的電荷迅速放電。從而，能夠防止高電壓施加在內(nèi)部電路的柵極，防止CDM中的破壞。此外，ニ極管IlD和13D分別表示N溝道晶體管11和P溝道晶體管13的寄生ニ極管。圖5示出IC布局的示意圖的例子。其中有連接到VDD端子VDD墊(PAD)、連接到IN端子的IN墊和連接到VSS端子的VSS墊這三個(gè)墊，在IN墊的附近布置主要的ESD保護(hù)電路100。在IC的內(nèi)部布置有內(nèi)部電路130，在其附近布置CDM對(duì)策用的ESD保護(hù)電路110。雖然在圖5中采用僅三個(gè)墊，但通常在IC中包含更多的墊和電路。專利文獻(xiàn)I :日本專利公開特開平7-153846號(hào)公報(bào)(第I圖)但是，現(xiàn)有的保護(hù)電路在電池的正負(fù)反接時(shí)作為ESD保護(hù)器件的晶體管的寄生ニ極管被正向加偏壓，所以存在電流流過而發(fā)熱劣化這ー的問題。

發(fā)明內(nèi)容
因而，本發(fā)明的目的在于解決現(xiàn)有的這樣的問題，提供即使電池被反接也沒有電流流過的ESD保護(hù)電路。本發(fā)明通過采用與CDM用的ESD保護(hù)電路的截止晶體管串聯(lián)地插入寄生ニ極管與截止晶體管的寄生ニ極管成為反向的晶體管器件的電路構(gòu)成，解決了上述問題。依據(jù)如以上那樣的本發(fā)明的ESD保護(hù)電路，即使電池被反接也能夠防止在IC流過大電流。


圖I是本發(fā)明第一實(shí)施例的ESD保護(hù)電路。圖2是本發(fā)明第一實(shí)施例的ESD保護(hù)電路的截面圖。圖3是本發(fā)明的ESD保護(hù)電路的第二實(shí)施例。圖4是示出現(xiàn)有的ESD保護(hù)電路的圖。圖5是IC布局的示意圖。附圖標(biāo)記說明11 N溝道晶體管；I ID N溝道晶體管11的寄生ニ極管；12 P溝道晶體管；12D P溝道晶體管12的寄生ニ極管；13 P溝道晶體管；13D P溝道晶體管13的寄生ニ極管；14 P溝道晶體管；14D P溝道晶體管14的寄生ニ極管；15電阻；100主ESD保護(hù)器件；110CDM用ESD保護(hù)器件；120 IN端子(輸入)；121 VDD端子；122VSS端子(GND)。
具體實(shí)施例方式
參照附圖就用于實(shí)施本發(fā)明的方式進(jìn)行說明。[實(shí)施例I]圖I是示出本發(fā)明ESD保護(hù)電路的第一實(shí)施例的電路圖。本發(fā)明的ESD保護(hù)電路110包括N溝道晶體管11、P溝道晶體管12、13、14和電阻15。電阻15與現(xiàn)有相同，既可以特意插入也可以是利用布線的寄生電阻。N溝道晶體管11，柵極、源極和襯底連接到VSS，漏極連接到P溝道晶體管12的源極和襯底。P溝道晶體管12，柵極連接到VSS，漏極連接到內(nèi)部電路130的柵極、電阻15、P溝道晶體管13的漏極和P溝道晶體管14的柵極。P溝道晶體管14，漏極連接到VDD，源極和襯底連接到P溝道晶體管13的源極和襯底。P溝道晶體管13，柵極連接到VDD，漏極連接到內(nèi)部電路130的柵極、電阻15、P溝道晶體管12的漏極和P溝道晶體管14的柵極。11D、12D、13D、14D分別表示N溝道晶體管11和P溝道晶體管12、13、14的寄生ニ極管。與現(xiàn)有的ESD保護(hù)電路圖4相比較，N溝道晶體管11和P溝道晶體管13作為與現(xiàn)有相同的截止晶體管發(fā)揮功能，并追加有P溝道晶體管12和14。接著，就電池正常連接時(shí)和反接時(shí)的動(dòng)作進(jìn)行說明。圖I示出電池正常連接的狀態(tài)。在該狀態(tài)下，N溝道晶體管11和P溝道晶體管13與現(xiàn)有同樣地作為截止晶體管發(fā)揮功能，所以成為高阻杭，即使追加P溝道晶體管12和14也不會(huì)對(duì)動(dòng)作帶來影響。接著，CDM中在IC帶有高電壓的狀態(tài)下從輸入端子120進(jìn)行放電時(shí)，即使假設(shè)內(nèi)部電路130的柵極相對(duì)于VSS端子欲成為高電位，但由于P溝道晶體管12導(dǎo)通從而內(nèi)部電路130的柵極電壓施加在N溝道晶體管11的漏極，并由于N溝道晶體管11作為截止晶體管擊穿，從而高電壓差不會(huì)施加在內(nèi)部電路130的柵極與VSS間。另ー方面，即使內(nèi)部電路130的柵極相對(duì)于VSS端子欲成為低電位，但由于N溝道晶體管11的寄生ニ極管IlD導(dǎo)通從而大致VSS的電壓施加在P溝道晶體管12的源扱，并由于P溝道晶體管12作為截止晶體管擊穿，從而高電壓差不會(huì)施加在內(nèi)部電路130的柵極與VSS間。同樣，即使內(nèi)部電路130的柵極電位相對(duì)于VDD端子欲成為高電位，但由于P溝道晶體管13導(dǎo)通從而VDD的電壓施加在P溝道晶體管14的源極和襯底，并由于P溝道晶體管14作為截止晶體管擊穿，從而高電壓差不會(huì)施加在內(nèi)部電路130的柵極與VDD間。另ー方面，即使內(nèi)部電路130的柵極相對(duì)于VDD端子欲成為低電位，但由于P溝道晶體管14導(dǎo)通從而VDD的電壓施加在P溝道晶體管13的源扱，并由于P溝道晶體管13作為截止晶體管擊穿，從而聞電壓差不會(huì)施加在內(nèi)部電路130的柵極與VDD間。
也就是說，作為CDM的ESD保護(hù)電路實(shí)現(xiàn)與現(xiàn)有同樣的功能。另ー方面，在電池反接吋，由于在VDD與VSS間沒有ニ極管正向連接的路徑(必定成為反方向的ニ極管串聯(lián))，所以沒有如現(xiàn)有那樣電流流過。另外，即使輸入端子120連接到VDD或者VSS，由于在輸入端子120與VDD間或者VSS間沒有ニ極管正向連接的路徑(必定成為反方向的ニ極管串聯(lián))，所以沒有電流流過。圖2示出N溝道晶體管11和P溝道晶體管12、13、14的截面圖。雖然這些晶體管經(jīng)由電阻15連接到輸入端子120 (IN)，但在這里電阻15省略。在P襯底上有第一 N阱和第ニ N阱，在第一 N阱中制作P溝道晶體管13、14，并在第二 N阱中制作P溝道晶體管12。如前所述N溝道晶體管11和P溝道晶體管12在VSS與內(nèi)部電路130的柵極輸入間具有針對(duì)CDM的效果，P溝道晶體管13和14在VDD與內(nèi)部電路130的柵極輸入間具有針對(duì)CDM的效果，所以顯而易見即使是內(nèi)部電路與VDD或者VSS間的單側(cè)也具有針對(duì)CDM的效果。[實(shí)施例2]圖3示出本發(fā)明的ESD保護(hù)電路的第二實(shí)施例。與圖2的不同點(diǎn)是P溝道晶體管13和14在VDD與內(nèi)部電路的輸入柵極間進(jìn)行調(diào)換。即，P溝道晶體管13的柵極、源極和襯底連接到VDD，漏極連接到P溝道晶體管14的漏極，而P溝道晶體管14的源極、襯底和柵極連接到P溝道晶體管12的漏極、電阻15及內(nèi)部電路130的柵極。與實(shí)施例I同樣，在電池正常連接的狀態(tài)(圖3的狀態(tài))下，因晶體管13、14截止(高阻抗?fàn)顟B(tài))，故不會(huì)對(duì)動(dòng)作帶來影響。接著，CDM中在IC帶有高電壓的狀態(tài)下從輸入端子120進(jìn)行放電時(shí)，即使假設(shè)內(nèi)部電路130的柵極相對(duì)于VDD端子欲成為高電位，但因P溝道晶體管13的寄生ニ極管13D為正向從而大致與VDD相同的電壓施加在P溝道晶體管14的漏極，并由于P溝道晶體管14作為截止晶體管擊穿，從而高電壓差不會(huì)施加在內(nèi)部電路130的柵極與VDD間。另ー方面，即使內(nèi)部電路130的柵極相對(duì)于VDD端子欲成為低電位，但因P溝道晶體管14的寄生ニ極管14D為正向從而大致與內(nèi)部電路130的柵極相同的電壓施加在P溝道晶體管13的漏極，并由于P溝道晶體管13作為截止晶體管擊穿，從而高電壓差不會(huì)施加在內(nèi)部電路130的柵極與VDD間。在電池反接時(shí)與實(shí)施例I同樣，由于在VDD與VSS之間沒有ニ極管正向連接的路徑(必定成為反方向的ニ極管串聯(lián))，所以沒有電流流過。另外，即使輸入端子120連接到VDD或者VSS，由于在輸入端子120與VDD間或者VSS間沒有ニ極管正向連接的路徑(必定成為反方向的ニ極管串聯(lián))，所以沒有電流流過。
另外，CDM用的ESD保護(hù)器件的N溝道晶體管11和P溝道晶體管12、13、14的W長(zhǎng)(晶體管幅寬)目的是釋放內(nèi)部電路130的柵極的電荷，小于主要的ESD保護(hù)器件100的W長(zhǎng)，有充分效果，W = 50iim以下也無妨。
權(quán)利要求
1.一種半導(dǎo)體集成電路的ESD保護(hù)電路，設(shè)置在至少具備正電源端子、負(fù)電源端子、輸入端子和與所述輸入端子連接的內(nèi)部電路的半導(dǎo)體集成電路，所述ESD保護(hù)電路特征在于，具有 N溝道晶體管，其柵極、源極和襯底連接到所述負(fù)電源端子；以及第一 P溝道晶體管，其柵極連接到所述負(fù)電源端子，漏極連接到所述內(nèi)部電路的柵極，源極和襯底連接到所述N溝道晶體管的漏扱。
2.如權(quán)利要求I所述的半導(dǎo)體集成電路的ESD保護(hù)電路，其特征在于， 所述N溝道晶體管和所述第一 P溝道晶體管的幅寬為50 ii m以下。
3.一種半導(dǎo)體集成電路的ESD保護(hù)電路，設(shè)置在至少具備正電源端子、負(fù)電源端子、輸入端子和與所述輸入端子連接的內(nèi)部電路的半導(dǎo)體集成電路，所述ESD保護(hù)電路特征在于，具有 N溝道晶體管，其柵極、源極和襯底連接到所述負(fù)電源端子； 第一 P溝道晶體管，其柵極連接到所述負(fù)電源端子，漏極連接到所述內(nèi)部電路的柵極，源極和襯底連接到所述N溝道晶體管的漏極； 第二 P溝道晶體管，其柵極連接到所述正電源端子，漏極連接到所述內(nèi)部電路的柵極；以及 第三P溝道晶體管，其柵極連接到所述內(nèi)部電路的柵極，漏極連接到所述正電源端子，源極和襯底連接到所述第二 P溝道晶體管的源極和襯底。
4.如權(quán)利要求3所述的半導(dǎo)體集成電路的ESD保護(hù)電路，其特征在干， 所述N溝道晶體管和所述第一 P溝道晶體管的幅寬為50 ii m以下。
5.一種半導(dǎo)體集成電路的ESD保護(hù)電路，設(shè)置在至少具備正電源端子、負(fù)電源端子、輸入端子和與所述輸入端子連接的內(nèi)部電路的半導(dǎo)體集成電路，所述ESD保護(hù)電路特征在于，具有 N溝道晶體管，其柵極、源極和襯底連接到所述負(fù)電源端子； 第一 P溝道晶體管，其柵極連接到所述負(fù)電源端子，漏極連接到所述內(nèi)部電路的柵極，源極和襯底連接到所述N溝道晶體管的漏極； 第二 P溝道晶體管，其柵極、源極和襯底連接到所述正電源端子；以及第三P溝道晶體管，其柵極、源極和襯底連接到所述內(nèi)部電路的柵極，漏極連接到所述第二 P溝道晶體管的漏極。
6.如權(quán)利要求5所述的半導(dǎo)體集成電路的ESD保護(hù)電路，其特征在于， 所述N溝道晶體管和所述第一 P溝道晶體管的幅寬為50 ii m以下。
全文摘要
本發(fā)明提供能夠防止在電池被反接時(shí)大電流流過而破壞的CDM的ESD保護(hù)電路。本發(fā)明的ESD保護(hù)電路采用與CDM用的ESD保護(hù)電路的截止晶體管(11、13)串聯(lián)地、以寄生二極管與上述截止晶體管的寄生二極管成為反向的方式插入晶體管器件的電路構(gòu)成。
文檔編號(hào)H01L27/02GK102738782SQ20121010033
公開日2012年10月17日 申請(qǐng)日期2012年3月28日 優(yōu)先權(quán)日2011年3月29日
發(fā)明者須藤稔 申請(qǐng)人:精工電子有限公司