專利名稱：絕緣體上鍺硅混合型襯底的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及新型半導(dǎo)體材料器件技術(shù)領(lǐng)域，具體涉及一種絕緣體上鍺硅(Ge/Si) 混合型襯底的制備方法。
背景技術(shù)：
當(dāng)今半導(dǎo)體技術(shù)迅猛發(fā)展，器件尺寸越來越小，電路的集成的越來越高，Si (硅) 基的MOS器件由于受到自身材料性能的約束，在當(dāng)下的微電子技術(shù)發(fā)展中已經(jīng)顯現(xiàn)出了很大的局限性，隨著集成電路特征尺寸逐步縮小至45nm，甚至22nm，體硅MOS器件在器件理論、器件結(jié)構(gòu)以及制作工藝等各個(gè)方面出現(xiàn)了一系列的新問題，使得其功耗、可靠性以及性價(jià)比等受到極大影響。鍺(Ge)與Si同族，也是良好的半導(dǎo)體材料，更早而被學(xué)者發(fā)現(xiàn)，世界上最早的晶體管就是基于Ge材料。由于Ge氧化物極不穩(wěn)定無法形成良好的MOS界面，因此無法和Si/ SiO2天然良好界面進(jìn)行競(jìng)爭。目前隨著半導(dǎo)體工藝技術(shù)、材料技術(shù)、器件結(jié)構(gòu)技術(shù)和高K技術(shù)的迅速發(fā)展以及尋求新型材料的迫切需求，Ge材料由于其高載流子遷移率(常溫下，電子遷移率2倍于Si，空穴遷移率4倍于Si)再次引起學(xué)術(shù)界和產(chǎn)業(yè)界的極大興趣，被認(rèn)作延續(xù)摩爾定律和制備下一代集成電路的優(yōu)良材料結(jié)構(gòu)，具有良好的前景。目前文獻(xiàn)報(bào)道的 Ge 基 pMOSFETs (Metal Oxide Semiconductor Field Electron Transistors)相對(duì)于Si基pMOSTFTs在性能上有巨大的提升，雖然Ge基的nMOSFETs技術(shù)還不夠成熟，因此Ge基CMOS技術(shù)還能夠產(chǎn)生實(shí)質(zhì)應(yīng)用，成為主流技術(shù)。利用Ge基pMOSFETs 和Si基nMOSFET集成技術(shù)能夠很好的體現(xiàn)Ge的材料性能。采用絕緣體上Ge/Si混合型襯底材料，能夠有效的抑制各種負(fù)面效應(yīng)等，同時(shí)能夠還能有效避免由于Ge禁帶寬度小帶來的大的漏電。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題本發(fā)明的目的在于提供一種絕緣體上鍺硅混合型襯底的制備方法，以解決目前Si 材料載流子遷移率不足以及Ge基nMos技術(shù)不成熟的問題，同時(shí)兼容成熟的SiCMOS技術(shù)， 提高器件和電路的性能。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種絕緣體上鍺硅混合型襯底的制備方法，包括 步驟I :在GeOI材料的Ge面涂上光刻膠，并進(jìn)行光刻；步驟2 :光刻之后進(jìn)行堅(jiān)膜，然后刻蝕掉部分Ge及對(duì)應(yīng)的絕緣層；步驟3 :去除光刻膠，然后外延生長一層Si膜；步驟4 :去除 Ge表面生長的Si膜；步驟5 :后續(xù)處理，得到絕緣體上鍺硅混合型襯底。上述方案中，步驟I中所述GeOI材料，襯底采用晶向?yàn)閧001}的Si襯底，中間絕緣層采用厚度為3nm-50nm的SiO2，上層采用厚度為30nm-500nm的Ge層。所述在GeOI材料的Ge面涂的光刻膠為正膠，厚度為0. 8 μ m-3 μ m。
上述方案中，步驟2中所述堅(jiān)膜，溫度為80°C -150°c，時(shí)間為30秒_5分鐘。所述刻蝕采用的方法為ICP或RIE刻蝕。所述刻蝕采用的方法為ICP或RIE刻蝕時(shí)，刻蝕Ge氛圍為 BC13、C2F6+NF3 或 SF6+02，刻蝕 SiO 氛圍為 C2H4+CHF3。上述方案中，步驟3中所述去除光刻膠，采用丙酮超聲浸泡的方法，時(shí)間為3分鐘-10分鐘。所述生長Si膜的厚度與Ge層表面齊平，該Si膜的厚度等于Ge層厚度加SiO2 厚度，范圍為33nm_555nm。上述方案中，步驟4中所述去除Ge表面的Si膜采用的方法為研磨拋光或干法刻蝕。上述方案中，步驟5中所述后續(xù)處理包括溫度處理和化學(xué)機(jī)械拋光處理。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果I、本發(fā)明提供絕緣體上鍺硅混合型襯底的制備方法，利于發(fā)揮出Ge基pMOS和 {001} Si基nMOS各自載流子遷移率高，性能上的優(yōu)勢(shì)。2、本發(fā)明提供絕緣體上鍺硅混合型襯底的制備方法，形成鍺硅混合襯底，利于新型材料結(jié)構(gòu)集成。3、本發(fā)明提供絕緣體上鍺硅混合型襯底的制備方法，工藝簡單，與傳統(tǒng)CMOS硅工藝向兼容。


圖I為本發(fā)明絕緣體上鍺硅混合襯底制備方法流程圖；圖2為本發(fā)明絕緣體上鍺硅混合襯底的結(jié)構(gòu)示意圖；圖3(a)至圖3(f)為本發(fā)明絕緣體上鍺硅混合襯底的工藝流程圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。圖I為本發(fā)明絕緣體上鍺硅混合襯底制備方法流程圖，該方法包括以下步驟步驟I步驟2步驟3步驟4步驟5
在GeOI (Gemanium-on-Insulator)材料的Ge面涂上光刻膠,對(duì)進(jìn)行光刻； 光刻之后進(jìn)行堅(jiān)膜，然后刻蝕掉部分Ge及對(duì)應(yīng)的絕緣層；
去除光刻膠，然后外延生長一層Si膜；
去除Ge表面生長的Si膜，
:后續(xù)處理，得到絕緣體上鍺硅混合型襯底。圖2示出了依照本發(fā)明方法制備的絕緣體上鍺硅混合襯底的結(jié)構(gòu)示意圖，其中包括半導(dǎo)體Ge層1，絕緣層SiO2層2，以及半導(dǎo)體Si層3。圖3為本發(fā)明制作絕緣體上鍺硅混合襯底的各步驟工藝流程圖，該方法包括以下步驟步驟10 :在圖3(a)所示的GeOI結(jié)構(gòu)上涂上光刻膠4，如圖3(b)所示，并光刻出如圖3(c)所示圖形。在本步驟中，如圖3(a)和圖3(b)所示，采用的GeOI結(jié)構(gòu)低層3為 Si，中間絕緣層2為SiO2，厚度一般為3nm-50nm，本實(shí)施例為30nm ;上層I為Ge層，厚度為30nm-500nm,本實(shí)施例為200nm ;光刻膠4為正膠，厚度為O. 8 μ m-3 μ m,本實(shí)施例為2 μ m。步驟20 :對(duì)剩余光刻膠進(jìn)行堅(jiān)膜處理，然后將暴露的Ge層及下面的中間絕緣層刻蝕掉，如圖3(d)所示。在本步驟中，采用加溫的方法進(jìn)行堅(jiān)膜，溫度一般為80°C-15(TC，本實(shí)施例為100°C ;時(shí)間為30秒-5分鐘，本實(shí)施例為3分鐘。在將暴露的Ge層及下面的中間絕緣層刻蝕掉時(shí)可以采用ICP-RIE刻蝕的方法在BCl3或C2F6+NF3或SF6+02氛圍刻中蝕掉Ge層，本實(shí)施例采用的是C2F6+NF3 ;刻蝕時(shí)間為I分鐘-10分鐘，優(yōu)選為5分鐘；接著在 CHF3+C2H4氣氛中刻蝕SiO2，刻蝕時(shí)間約為10秒-I分鐘，優(yōu)選為30秒。步驟30 :去除光刻膠，外延一層Si，如圖3(e)所示。去除光刻膠采用丙酮超聲浸泡的方法，浸泡時(shí)間為3分鐘-10分鐘，優(yōu)選為5分鐘。用外延生長Si層厚度直至與未曾刻蝕掉的Ge層齊平，優(yōu)選為230nm。步驟40:去除Ge層上的Si層，如圖3(f)所示。采用干法刻蝕、機(jī)械研磨的方法去除Si層,本實(shí)施例為化學(xué)機(jī)械拋光。步驟50 :繼續(xù)化學(xué)機(jī)械拋光(CMP)及相關(guān)后續(xù)處理，如溫度處理，得到絕緣體上鍺硅混合型襯底。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種絕緣體上鍺硅混合型襯底的制備方法，其特征在于，包括步驟I :在GeOI材料的Ge面涂上光刻膠，并進(jìn)行光刻；步驟2 :光刻之后進(jìn)行堅(jiān)膜，然后刻蝕掉部分Ge及對(duì)應(yīng)的絕緣層；步驟3 :去除光刻膠，然后外延生長一層Si膜；步驟4 :去除Ge表面生長的Si膜；步驟5 :后續(xù)處理，得到絕緣體上鍺硅混合型襯底。
2.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟I 中所述GeOI材料，襯底采用晶向?yàn)閧001}的Si襯底，中間絕緣層采用厚度為3nm-50nm的 SiO2，上層采用厚度為30nm-500nm的Ge層。
3.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟I中所述在GeOI材料的Ge面涂的光刻膠為正膠，厚度為O. 8 μ m_3 μ m。
4.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟2中所述堅(jiān)膜，溫度為80°C _150°C，時(shí)間為30秒-5分鐘。
5.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟2中所述刻蝕采用的方法為ICP或RIE刻蝕。
6.根據(jù)權(quán)利要求5所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，所述刻蝕采用的方法為ICP或RIE刻蝕時(shí)，刻蝕Ge氛圍為BC13、C2F6+NF3或SF6+02，刻蝕SiO氛圍為 C2H4+CHF3。
7.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟3中所述去除光刻膠，采用丙酮超聲浸泡的方法，時(shí)間為3分鐘-10分鐘。
8.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟3中所述生長Si膜的厚度與Ge層表面齊平，該Si膜的厚度等于Ge層厚度加SiO2厚度，范圍為 33nm_555nm0
9.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟4中所述去除Ge表面的Si膜采用的方法為研磨拋光或干法刻蝕。
10.根據(jù)權(quán)利要求I所述的絕緣體上鍺硅混合型襯底的制備方法，其特征在于，步驟5 中所述后續(xù)處理包括溫度處理和化學(xué)機(jī)械拋光處理。
全文摘要
本發(fā)明公開了一種絕緣體上鍺硅混合型襯底的制備方法，包括在GeOI材料的Ge面涂上光刻膠，并進(jìn)行光刻；光刻之后進(jìn)行堅(jiān)膜，然后刻蝕掉部分Ge及對(duì)應(yīng)的絕緣層；去除光刻膠，然后外延生長一層Si膜；去除Ge表面生長的Si膜；后續(xù)處理，得到絕緣體上鍺硅混合型襯底。利用本發(fā)明，能夠制備出高質(zhì)量的鍺硅混合型襯底，利于發(fā)揮出Ge基pMOS和{001}Si基nMOS各自載流子遷移率高、晶體管性能好的優(yōu)勢(shì)；同時(shí)利于新型材料結(jié)構(gòu)集成，利于新型器件電路集成。
文檔編號(hào)H01L21/8238GK102593005SQ20121006724
公開日2012年7月18日 申請(qǐng)日期2012年3月14日 優(yōu)先權(quán)日2012年3月14日
發(fā)明者張軒雄, 楊帆 申請(qǐng)人:中國科學(xué)院微電子研究所