專利名稱：一種阻變存儲(chǔ)器的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路技術(shù)領(lǐng)域，具體涉及一種非揮發(fā)型阻變存儲(chǔ)器件的制備方法。
背景技術(shù)：
隨著集成電路技術(shù)不斷推進(jìn)，基于傳統(tǒng)浮柵結(jié)構(gòu)的FLASH技術(shù)將面臨無法等比縮小的技術(shù)挑戰(zhàn)。近年來，基于MM(Metal-Insulator-Metal)結(jié)構(gòu)的阻變存儲(chǔ)器(RRAM)由于其結(jié)構(gòu)簡單、易于制備、尺寸小、集成度高、擦寫速度快和功耗低等優(yōu)點(diǎn)，而備受學(xué)術(shù)界和工業(yè)界的關(guān)注。與傳統(tǒng)浮柵結(jié)構(gòu)的FLASH依靠電荷量來存儲(chǔ)信息O和I不同，阻變存儲(chǔ)器利用其在不同電致條件下分別出現(xiàn)高阻和低阻兩種狀態(tài)來存儲(chǔ)信息O和I。阻變存儲(chǔ)器的存儲(chǔ)單元一般為金屬/功能薄膜層/金屬三層結(jié)構(gòu)，可通過濺射、氣相沉積等常規(guī)的薄膜工藝制備。結(jié)構(gòu)簡單、制備工藝與CMOS工藝兼容。阻變存儲(chǔ)器的擦寫速度由觸發(fā)電阻轉(zhuǎn)變的脈沖寬度決定，一般小于100納秒，遠(yuǎn)小于Flash存儲(chǔ)器。另外，在 RRAM中還存在多電平電阻轉(zhuǎn)變現(xiàn)象，可以利用多個(gè)電阻狀態(tài)存儲(chǔ)多個(gè)信息，在不改變存儲(chǔ)單元體積的條件下可實(shí)現(xiàn)更多信息的存儲(chǔ)。因此，阻變存儲(chǔ)器具有在未來取代閃存的潛力， 已經(jīng)成為目前新一代非易失性存儲(chǔ)器的研究熱點(diǎn)。阻變存儲(chǔ)器單元結(jié)構(gòu)采用MM電容結(jié)構(gòu)，在上、下電極之間夾著絕緣層或半導(dǎo)體功能材料層，又稱三明治結(jié)構(gòu)(Sandwich Structrue)。存儲(chǔ)陣列可以采用crossbar的交叉陣列結(jié)構(gòu)。這種交叉陣列結(jié)構(gòu)工藝簡單、密度高、并具有較好的等比縮小能力。在制備工藝上，這種MIM結(jié)構(gòu)的器件通常采用淀積底電極(BE)材料、剝離形成底電極圖形——淀積阻變材料層、刻蝕形成連接孔——淀積頂電極(TE)、剝離形成底電極圖形的三層工藝流程。目前，阻變存儲(chǔ)器的阻變材料層的研究主要集中在Ni0、Ti02、Al203、Ta205等過渡金屬氧化物。 此類物質(zhì)大體上可以和CMOS工藝兼容，能夠表現(xiàn)出較好的阻變特性。同時(shí)該類物質(zhì)大多數(shù)可以通過高溫氧化制備相應(yīng)的然而，基于傳統(tǒng)濺射、淀積的三層MIM工藝流程，由于其中間介質(zhì)層的全覆蓋，使得在底電極和頂電極之間的介質(zhì)層完全聯(lián)通，器件實(shí)際尺寸遠(yuǎn)遠(yuǎn)大于設(shè)計(jì)尺寸，器件與器件之間未能完全相互隔離，器件寄生效應(yīng)明顯。

發(fā)明內(nèi)容
本發(fā)明克服了現(xiàn)有技術(shù)的不足，提供了一種基于底電極氧化法的阻變存儲(chǔ)器的制備方法。本發(fā)明的技術(shù)方案如下一種阻變存儲(chǔ)器的制備方法，其包括如下步驟I)在襯底上制備底電極。2)采用干氧氧化或濕氧氧化對(duì)底電極金屬進(jìn)行部分氧化，形成厚度為3nm-50nm 的金屬氧化物，作為阻變材料層；
3)上述阻變材料層上制備頂電極。其中，步驟I)或步驟3)中，底電極或頂電極是采用PVD方法或其它IC工藝中的成膜方法制備。所述底電極材料為可高溫氧化生成對(duì)應(yīng)金屬氧化物的金屬，如W電極、Ta電極、Ti 電極、Al電極、Y電極、Hf電極。所述底電極金屬的厚度范圍為100nm-300nm。所述頂電極可為Pt電極、TiN電極、Cu電極或者Ag電極等。所述頂電極上面可加有保護(hù)電極，保護(hù)電極為鉬、鈦或者金。和現(xiàn)有技術(shù)相比，本發(fā)明的積極技術(shù)效果在于本發(fā)明通過選用具有RRAM特性的過渡金屬氧化物對(duì)應(yīng)的金屬材料作為底電極， 在底電極圖形化之后，直接對(duì)底電極進(jìn)行氧化，通過控制氧化條件使底電極金屬部分被氧化，形成對(duì)應(yīng)的過渡金屬氧化物作為阻變材料層。本發(fā)明避免了傳統(tǒng)方法中淀積阻變材料層的步驟，大幅降低了工藝復(fù)雜度。同時(shí)可以實(shí)現(xiàn)阻變材料層與底電極的自對(duì)準(zhǔn)。保證器件之間的完全隔離。避免了傳統(tǒng)工藝方法產(chǎn)生的眾多寄生效應(yīng)。同時(shí)保證了器件的實(shí)際面積與設(shè)計(jì)面積一致。本發(fā)明在未來的低壓低功耗存儲(chǔ)器和嵌入式系統(tǒng)方面具有較大的應(yīng)用前景。


圖I為本發(fā)明實(shí)施例阻變存儲(chǔ)器的截面結(jié)構(gòu)示意圖，其中I-硅襯底；2_底電極；3_阻變材料層；4_頂電極；圖2為本發(fā)明實(shí)施例阻變存儲(chǔ)器的阻變特性圖，其中SET-高阻態(tài)向低阻態(tài)轉(zhuǎn)變過程；RESET-低阻態(tài)向高阻態(tài)轉(zhuǎn)變過程；
具體實(shí)施例方式下面結(jié)合附圖通過具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述。實(shí)施例一本實(shí)施例制得的阻變存儲(chǔ)器的截面結(jié)構(gòu)示意圖如圖I所示，下面結(jié)合截面結(jié)構(gòu)示意圖闡述本實(shí)施例阻變存儲(chǔ)器的制備過程I)首先在硅襯底I上采用物理氣相淀積(PVD)方法或其它IC工藝中的成膜方法制備一層Ta金屬200nm ；2)采用標(biāo)準(zhǔn)光刻、剝離技術(shù)，使底電極圖形化，形成底電極2 ；3)采用干氧氧化法，在高溫氧化爐中，400°C下氧化2小時(shí)，生成包裹底電極的 TaOx (X = 1-2. 5)薄膜 IOnm ；4)由光刻、刻蝕定義底電極引出孔；5)同底電極制備一樣，采用PVD方法或其它IC工藝中的成膜方法制備頂電極TiN 及其保護(hù)電極Pt。本實(shí)施例通過PECVD的方法制備出和標(biāo)準(zhǔn)CMOS后端工藝完全兼容的阻變存儲(chǔ)器 Ta/TaOx/TiN,在制備過程中，沒有單獨(dú)淀積覆蓋全片的氧化物薄膜。本實(shí)施例制得的阻變存儲(chǔ)器Ta/TaOx/TiN的阻變特性測試結(jié)果如圖2所示。
由圖2可知，隨著施加在頂電極的電壓的改變(底電極接地)，本實(shí)施例阻變存儲(chǔ)器的阻值在高阻和低阻之間轉(zhuǎn)換，并且在都用正向電壓開啟和關(guān)閉的情況下實(shí)現(xiàn)了存儲(chǔ)O 和I的目的。另由圖2可知，本實(shí)施例阻變存儲(chǔ)器的forming電壓為2. 6V左右，之后正常工作后的開啟電壓Vm = I. 2V左右，關(guān)閉電壓Vtjff = -I. 8V左右。對(duì)本實(shí)施例進(jìn)行50次 cycling測試，結(jié)果顯示器件具有很好的穩(wěn)定性和可重復(fù)性。實(shí)施例二I)首先在硅襯底I上采用物理氣相淀積(PVD)方法或其它IC工藝中的成膜方法制備一層W金屬200nm ；2)采用標(biāo)準(zhǔn)光刻、剝離技術(shù)，使底電極圖形化，形成底電極；3)采用濕氧氧化法，在氧化爐中，400°C下氧化3小時(shí)，生成包裹底電極的WOx薄膜 IOnm (X = 1-3)；4)由光刻、刻蝕定義底電極引出孔；5)同底電極制備一樣，采用PVD方法或其它IC工藝中的成膜方法制備頂電極TiN 及其保護(hù)電極Pt。本實(shí)施例制得的阻變存儲(chǔ)器(W/WOx/Cu)的阻變特性、在高溫下的可擦除特性和保持特性與實(shí)施例一制得的阻變存儲(chǔ)器類似，具有較好的阻變存儲(chǔ)器特性。雖然本說明書通過具體的實(shí)施例詳細(xì)描述了本發(fā)明的底電極氧化生成阻變材料層的RRAM結(jié)構(gòu)，材料及其制備方法，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，本發(fā)明的實(shí)現(xiàn)方式不限于實(shí)施例的描述范圍，例如底電極材料選用Al、Ti、Hf、Zr、Y等可氧化生成對(duì)應(yīng)金屬氧化物的金屬材料都可。此外，頂電極可以換成RRAM制備工藝中常見的金屬電極。以上通過詳細(xì)實(shí)施例描述了本發(fā)明所提供的基于底電極氧化法制備的阻變存儲(chǔ)器及其制備方法，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi)，可以對(duì)本發(fā)明做一定的變換或修改；不限于實(shí)施例中所公開的內(nèi)容。
權(quán)利要求
1.一種阻變存儲(chǔ)器的制備方法，其包括如下步驟1)在襯底上制備底電極。2)采用干氧氧化或濕氧氧化對(duì)底電極金屬進(jìn)行部分氧化,形成厚度為3nm-50nm的金屬氧化物，所述金屬氧化物層作為阻變材料層；3)在上述阻變材料層上制備頂電極。
2.如權(quán)利要求I所述的方法，其特征在于，底電極和頂電極是采用PVD方法或其它IC 工藝中的成膜方法制備。
3.如權(quán)利要求I所述的方法，其特征在于，所述底電極材料為W電極、Ta電極、Ti電極、 Al電極、Y電極、Hf電極。
4.如權(quán)利要求I所述的方法，其特征在于，所述底電極金屬的厚度范圍為 100nm_300nm。
5.如權(quán)利要求I所述的方法，其特征在于，所述頂電極為Pt電極、TiN電極、Cu電極或者Ag電極。
6.如權(quán)利要求I所述的方法，其特征在于，所述頂電極上面加有保護(hù)電極，保護(hù)電極為鉬、鈦或者金。
全文摘要
本發(fā)明公開了一種阻變存儲(chǔ)器的制備方法，其包括如下步驟在襯底上制備底電極；然后采用干氧氧化或濕氧氧化對(duì)底電極金屬進(jìn)行部分氧化，形成厚度為3nm-50nm的金屬氧化物，作為阻變材料層；最后在上述阻變材料層上制備頂電極。本發(fā)明避免了傳統(tǒng)方法中淀積阻變材料層的步驟，大幅降低了工藝復(fù)雜度。同時(shí)可以實(shí)現(xiàn)阻變材料層與底電極的自對(duì)準(zhǔn)。保證器件之間的完全隔離。避免了傳統(tǒng)工藝方法產(chǎn)生的眾多寄生效應(yīng)。同時(shí)保證了器件的實(shí)際面積與設(shè)計(jì)面積一致。
文檔編號(hào)H01L45/00GK102593352SQ20121004144
公開日2012年7月18日 申請(qǐng)日期2012年2月21日 優(yōu)先權(quán)日2012年2月21日
發(fā)明者唐昱, 張麗杰, 楊庚宇, 毛俊, 潘岳, 蔡一茂, 譚勝虎, 黃如, 黃英龍 申請(qǐng)人:北京大學(xué)