專利名稱:阻變存儲器及降低其形成電壓的方法
技術領域:
本發(fā)明涉及微電子及存儲器技術領域,具體涉及一種阻變存儲器及降低其形成(Forming)電壓的方法。
背景技術:
阻變存儲器(RRAM)作為一種新興的非揮發(fā)性存儲器,是以薄膜材料的電阻可在高阻態(tài)(HRS)和低阻態(tài)(LRS)之間實現(xiàn)可逆轉換為基本工作原理并作為記憶的方式,與其他的非揮發(fā)性存儲器器件相比,RRAM器件具有簡單的器件結構、高的存儲密度、低的功耗、快的讀寫速度、并且與傳統(tǒng)的CMOS工藝兼容性好等優(yōu)勢,因此,RRAM器件在最近幾年引起國內(nèi)外半導體廠商以及科研單位的極大關注。 對于RRAM器件,通常情況下,器件在第一次由高阻態(tài)向低阻態(tài)轉變時,需要一個高于存儲器正常操作電壓的電壓來激活器件,即所謂的形成(Forming)過程。高的Forming電壓不利于RRAM器件在實際中的應用。因此,如何降低甚至消除RRAM器件的Forming電壓是目前急需解決的問題。
發(fā)明內(nèi)容
(一 )要解決的技術問題有鑒于此,本發(fā)明的主要目的在于提供一種阻變存儲器及降低該阻變存儲器Forming電壓的方法。( 二 )技術方案為達到上述目的,本發(fā)明提供了一種阻變存儲器,包括上電極;下電極;以及形成于所述上電極與所述下電極之間的阻變存儲層。上述方案中,所述上電極與所述下電極采用單層金屬電極、雙層金屬復合電極或?qū)щ娊饘倩衔铩K鰡螌咏饘匐姌O米用W、Al、Cu、Pt、Ti或Ta,所述雙層金屬復合電極米用Pt/Ti、Cu/Au或Cu/Al,所述導電金屬化合物采用TiN、TaN, ITO或ΙΖ0。上述方案中,所述阻變存儲層采用二元金屬氧化物、三元金屬氧化物或多元金屬氧化物的單層氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物中任意一種經(jīng)過摻雜改性后形成的摻雜氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物組合而成的雙層或多層氧化物存儲材料構成。所述二元金屬氧化物為Al203、Ti02、Ni0、Zr02或HfO2,所述三元金屬氧化物為SrZrO3或SrTiO3,所述多元金屬氧化物為PrCaMn03。上述方案中,所述阻變存儲層采用濺射或原子層淀積工藝形成,在濺射過程中通過控制氧氣的流量來減少氧化物中氧元素的含量,在原子層淀積過程中通過控制提供氧元素的反應源的脈沖時間來減少氧化物中氧元素的含量。為達到上述目的,本發(fā)明還提供了一種降低阻變存儲器形成電壓的方法,該阻變存儲器包括上電極、下電極,以及形成于該上電極與該下電極之間的阻變存儲層,且該阻變存儲層由氧化物存儲材料構成,其特征在于,當采用濺射或者原子層淀積的工藝生長氧化物存儲材料時,通過對提供氧元素的反應源的控制來減少氧化物中氧元素的含量,使氧化物材料中存在大量的氧空位,有利于導電細絲的形成,從而降低阻變存儲器第一次由高阻態(tài)向低阻態(tài)轉變時所需要的Forming電壓。上述方案中,所述阻變存儲層采用二元金屬氧化物、三元金屬氧化物或多元金屬氧化物的單層氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物中任意一種經(jīng)過摻雜改性后形成的摻雜氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物組合而成的雙層或多層氧化物存儲材料構成。所述二元金屬氧化物為Al203、Ti02、Ni0、Zr02或HfO2,所述三元金屬氧化物為SrZrO3或SrTiO3,所述多元金屬氧化物為PrCaMn03。上述方案中,所述阻變存儲層采用濺射或原子層淀積工藝形成,在濺射過程中通過控制氧氣的流量來減少氧化物中氧元素的含量,在原子層淀積過程中通過控制提供氧元 素的反應源的脈沖時間來減少氧化物中氧元素的含量。(三)有益效果本發(fā)明的有益效果是本發(fā)明提供的阻變存儲器及降低其Forming電壓的方法,構成該阻變存儲器存儲層的材料為氧化物材料,當采用濺射或者原子層淀積的工藝生長氧化物存儲材料時,通過對提供氧元素的反應源的控制來減少氧化物中氧元素的含量,使氧化物材料中存在大量的氧空位,有利于導電細絲的形成,從而降低了阻變存儲器第一次由高阻態(tài)向低阻態(tài)轉變時所需要的Forming電壓。此外,F(xiàn)orming電壓的降低一方面能夠進一步降低RRAM器件的功耗,并且,降低了 RRAM器件外圍電路設計的難度。
圖I是依照本發(fā)明第一個實施例的阻變存儲器的結構示意圖;圖2是依照本發(fā)明第二個實施例的阻變存儲器的結構示意圖;圖3是依照本發(fā)明實施例的Al/TiOu/Al結構和Al/TiOu/Al結構阻變存儲器的電流-電壓特性曲線示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白,以下結合具體實施例,并參照附圖,對本發(fā)明進一步詳細說明。在此提供的附圖及其描述僅用于例示本發(fā)明的實施例。在各附圖中的形狀和尺寸僅用于示意性例示,并不嚴格反映實際形狀和尺寸比例。在本發(fā)明實施例圖示中,均以矩形表示,圖中的表示是示意性的,而不是用于限制本發(fā)明的范圍。大量研究發(fā)現(xiàn),導電細絲的形成與破滅是導致RRAM器件發(fā)生電阻轉變的主要機制。對基于氧化物材料的RRAM器件來說,導電細絲主要是由氧空位構成的。氧化物中存在的氧空位越多,越容易形成導電細絲。鑒于此,由氧化物材料作為阻變存儲層的RRAM器件,在氧化物材料的生長過程中,如果減小氧化物中氧元素的含量,使氧化物材料中存在大量的氧空位,可以減小阻變存儲器第一次由高阻態(tài)向低阻態(tài)轉變時所需要的Forming電壓。
如圖I所示,圖I是依照本發(fā)明第一個實施例的阻變存儲器的結構示意圖,該阻變存儲器包括襯底100 ;形成于襯底100上的下電極101 ;形成于下電極101上的阻變存儲層102,該阻變存儲層102由氧化物存儲材料構成;以及形成于阻變存儲層102上的上電極103。圖2顯示出可替代實施例,所述阻變存儲層102由第一介質(zhì)層102a和第二介質(zhì)層102b構成。所述襯底100 —般由二氧化硅、摻雜二氧化硅、玻璃或者其他絕緣材料制成。所述下電極101和所述上電極103材料包括W、Al、Cu、Pt、Ti、Ta等單層金屬電極,Pt/Ti、Cu/Au,Cu/Al等雙層金屬復合電極,也包括TiN、TaN、IT0、IZ0等導電金屬化合物或者其他的導電電極材料。所述下電極101和所述上電極103的厚度不限??梢岳斫猓鱿码姌O101和上電極103的厚度可以相同,也可以不同。所述下電極101和所述上電極103可以采用化學汽相淀積、物理汽相淀積、電子束蒸發(fā)、濺射、原子層淀積、熱蒸發(fā)等工藝形成。
如圖I中所述阻變存儲層102可以由Al203、Ti02、Ni0、Zr02、Hf02等二元金屬氧化物、SrZrO3> SrTiO3等三元金屬氧化物、PrCaMnO3等多元金屬氧化物材料中的任意一種材料構成,也可以由以上任意一種材料經(jīng)過摻雜改性后形成的材料構成。如圖2中所述第一介質(zhì)層102a和所述第二介質(zhì)層102b均可以由Al203、Ti02、Ni0、ZrO2> HfO2等二元金屬氧化物、SrZrO3> SrTiO3等三元金屬氧化物、PrCaMnO3等多元金屬氧化物材料,以及上述材料的摻雜氧化物構成。所述阻變存儲層102的厚度為2nm至500nm。所述阻變存儲層102可以采用濺射、原子層淀積等工藝形成。基于上述阻變存儲器的結構示意圖,本發(fā)明提供了一種降低阻變存儲器Forming電壓的方法,該阻變存儲器包括上電極、下電極,以及形成于該上電極與該下電極之間的阻變存儲層,且該阻變存儲層由氧化物存儲材料構成。當采用濺射或者原子層淀積的工藝生長氧化物存儲材料時,通過對提供氧元素的反應源的控制來減少氧化物中氧元素的含量,使氧化物材料中存在大量的氧空位,有利于導電細絲的形成,從而降低阻變存儲器第一次由高阻態(tài)向低阻態(tài)轉變時所需要的Forming電壓。所述阻變存儲層采用二元金屬氧化物、三元金屬氧化物或多元金屬氧化物的單層氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物中任意一種經(jīng)過摻雜改性后形成的摻雜氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物組合而成的雙層或多層氧化物存儲材料構成。所述二元金屬氧化物為Al203、Ti02、Ni0、Zr02或HfO2,所述三元金屬氧化物為SrZrO3或SrTiO3,所述多元金屬氧化物為PrCaMnO3。所述阻變存儲層采用濺射或原子層淀積工藝形成,在濺射過程中通過控制氧氣的流量來減少氧化物中氧元素的含量,在原子層淀積過程中通過控制提供氧元素的反應源的脈沖時間來減少氧化物中氧元素的含量。圖3示出了依照本發(fā)明實施例的Al/Ti02. "Al結構和AVTiO1.6/Α1結構阻變存儲器的電流-電壓特性曲線示意圖,該實施例以Al作為上電極和下電極,TiOx作為阻變存儲層。在該實施例中,所述上下電極是采用電子束蒸發(fā)的方法形成,所述TiOx阻變存儲層是通過原子層淀積的方法形成,原子層淀積過程中以TiCl4和H2O作為反應源。通過控制H2O的脈沖時間,制備了兩種不同化學配比的TiOx材料。
圖3(a)為Al/Ti02. !/Al器件的電阻轉變特性曲線。圖3 (b)為Al/TiOL6/Al器件的電阻轉變特性曲線。比較圖3(a)和圖3(b),我們能夠看出,AVTiO2VAl器件第一次由高阻態(tài)向低阻態(tài)轉變時所需要Forming電壓的大小為3. 8V,而AVTiO1.6/Α1器件第一次由高阻態(tài)向低阻態(tài)轉變時所需要Forming電壓明顯降低,大約為2. 75V。由上可知,對于本發(fā)明的基于氧化物材料的阻變存儲器,當沉積氧化物存儲材料時,通過對提供氧元素的反應源的控制來減少氧化物中氧元素的含量,使氧化物材料中存在大量的氧空位,能夠很好地降低阻變存儲器第一次由高阻態(tài)向低阻態(tài)轉變時所需要的Forming電壓。一方面進一步降低了 RRAM器件的功耗。另外,降低了 RRAM器件外圍電路設計的難度。此外,本發(fā)明提供的電阻轉變型存儲器結構和制造工藝簡單、制作成本低并且與傳統(tǒng)CMOS工藝兼容性好。以上所述的具體實施例,對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明,所應理解的是,以上所述僅為本發(fā)明的具體實施例而已,并不用于限制本發(fā)明,凡在本發(fā)明的精神和原則之內(nèi),所做的任何修改、等同替換、改進等,均應包含在本發(fā)明的保 護范圍之內(nèi)。
權利要求
1.一種阻變存儲器,其特征在于,包括 上電極; 下電極;以及 形成于所述上電極與所述下電極之間的阻變存儲層。
2.根據(jù)權利要求I所述的阻變存儲器,其特征在于,所述上電極與所述下電極采用單層金屬電極、雙層金屬復合電極或?qū)щ娊饘倩衔铩?br>
3.根據(jù)權利要求2所述的阻變存儲器,其特征在于,所述單層金屬電極采用W、Al、Cu、Pt、Ti或Ta,所述雙層金屬復合電極采用Pt/Ti、Cu/Au或Cu/Al,所述導電金屬化合物采用TiN、TaN、ITO*IZO。
4.根據(jù)權利要求I所述的阻變存儲器,其特征在于,所述阻變存儲層采用二元金屬氧化物、三元金屬氧化物或多元金屬氧化物的單層氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物中任意一種經(jīng)過摻雜改性后形成的摻雜氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物組合而成的雙層或多層氧化物存儲材料構成。
5.根據(jù)權利要求4所述的阻變存儲器,其特征在于,所述二元金屬氧化物為A1203、TiO2, NiO, ZrO2或HfO2,所述三元金屬氧化物為SrZrO3或SrTiO3,所述多元金屬氧化物為PrCaMnO30
6.根據(jù)權利要求I所述的阻變存儲器,其特征在于,所述阻變存儲層采用濺射或原子層淀積工藝形成,在濺射過程中通過控制氧氣的流量來減少氧化物中氧元素的含量,在原子層淀積過程中通過控制提供氧元素的反應源的脈沖時間來減少氧化物中氧元素的含量。
7.一種降低權利要求I所述阻變存儲器形成電壓的方法,該阻變存儲器包括上電極、下電極,以及形成于該上電極與該下電極之間的阻變存儲層,且該阻變存儲層由氧化物存儲材料構成,其特征在于, 當采用濺射或者原子層淀積的工藝生長氧化物存儲材料時,通過對提供氧元素的反應源的控制來減少氧化物中氧元素的含量,使氧化物材料中存在大量的氧空位,有利于導電細絲的形成,從而降低阻變存儲器第一次由高阻態(tài)向低阻態(tài)轉變時所需要的形成電壓。
8.根據(jù)權利要求7所述的降低阻變存儲器形成電壓的方法,其特征在于,所述阻變存儲層采用二元金屬氧化物、三元金屬氧化物或多元金屬氧化物的單層氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物中任意一種經(jīng)過摻雜改性后形成的摻雜氧化物存儲材料構成,或者由二元金屬氧化物、三元金屬氧化物或多元金屬氧化物組合而成的雙層或多層氧化物存儲材料構成。
9.根據(jù)權利要求8所述的降低阻變存儲器形成電壓的方法,其特征在于,所述二元金屬氧化物為Al203、Ti02、Ni0、Zr02或HfO2,所述三元金屬氧化物為SrZrO3或SrTiO3,所述多元金屬氧化物為PrCaMnO3。
10.根據(jù)權利要求7所述的降低阻變存儲器形成電壓的方法,其特征在于,所述阻變存儲層采用濺射或原子層淀積工藝形成,在濺射過程中通過控制氧氣的流量來減少氧化物中氧元素的含量,在原子層淀積過程中通過控制提供氧元素的反應源的脈沖時間來減少氧化物中氧元素的含量。
全文摘要
本發(fā)明公開了一種阻變存儲器及降低其形成(Forming)電壓的方法,該阻變存儲器包括上電極、下電極,以及形成于該上電極與該下電極之間的阻變存儲層,且該阻變存儲層由氧化物存儲材料構成,當采用濺射或者原子層淀積的工藝生長氧化物存儲材料時,通過對提供氧元素的反應源的控制來減少氧化物中氧元素的含量,使氧化物材料中存在大量的氧空位,有利于導電細絲的形成,從而降低阻變存儲器第一次由高阻態(tài)向低阻態(tài)轉變時所需要的Forming電壓。Forming電壓的降低一方面能夠進一步降低RRAM器件的功耗,并且降低了RRAM器件外圍電路設計的難度。
文檔編號H01L45/00GK102931343SQ20111023086
公開日2013年2月13日 申請日期2011年8月12日 優(yōu)先權日2011年8月12日
發(fā)明者劉明, 李穎弢, 龍世兵, 劉琦, 呂杭炳, 王明, 張康瑋 申請人:中國科學院微電子研究所