攝像裝置制造方法
【專利摘要】攝像裝置具備固體攝像元件和基板。固體攝像元件具有由多個像素配置成二維矩陣狀而成的像素陣列和與像素陣列的像素列對應地設置并輸出像素列內的像素的信號的焊盤（51）。具有在沿著像素陣列的列方向的一條線上排列的多個焊盤（51）的信號輸出端子組沿像素陣列的行方向排列?；澹?）在每個信號輸出端子組具有層疊配線，所述層疊配線由在像素陣列的列方向延伸設置的多個配線層層疊而成。層疊配線（32）具備在與信號輸出端子組的各焊盤（51）相向的位置設置的第一端子部（61）。焊盤（51）與第一端子部（61）經由焊盤（9）連接。
【專利說明】攝像裝置
【技術領域】
[0001 ] 本發(fā)明涉及拍攝被攝體像的攝像裝置。
[0002]本申請基于2010年11月10日提出的日本專利申請2010-251980號主張優(yōu)先權，在此援引其內容。
【背景技術】
[0003]近些年，對于在所謂的數碼單反相機等中使用的大型的傳感器芯片，要求更加高速的動作。通過針對在該芯片上設置的像素陣列的每個縱列設置A/D轉換器來并行地進行信號處理，從而將A/D轉換器的處理速度抑制得比較低，實現電力低消耗。但是，在實現了高速處理化的情況下，低噪聲、動態(tài)范圍大且電源電壓高的傳感器部和設有微小的晶體管且以低電源電壓進行超高速動作的數字電路由一個芯片構成。因此，制造工藝變得復雜，成品率變差。而且，在進行高速動作時，芯片的發(fā)熱、特別是A/D轉換器的發(fā)熱變大，像素陣列存在著出現由溫度上升引起的畫質降低等惡劣影響的可能性。
[0004]存在著實行所謂的多芯片安裝的情況:將從A/D轉換器向上述像素陣列的熱傳導隔斷，并且為了提高成品率而將具備A/D轉換器的信號處理部和像素陣列分別由不同的芯片構成并安裝在一個玻璃芯片上。
[0005]對于用于上述那樣的數碼靜態(tài)相機等攝像裝置中的固體攝像元件，已知將夾著絕緣層層疊多個導線而成的層疊配線與固體攝像元件連接起來的結構(例如，參照專利文獻I)。所述層疊配線與固體攝像元件通過弓I線接合而連接在一起。
[0006]在先技術文獻
[0007]專利文獻
[0008]專利文獻1:日本專利第4373690號公報
【發(fā)明內容】

[0009]發(fā)明要解決的課題
[0010]對于上述的數碼靜態(tài)相機等攝像裝置，要求像素陣列的進一步高像素化。以往，從像素陣列延伸出的固體攝像元件的信號線沿縱列的方向平行地鋪設。因此，在固體攝像元件的寬度尺寸固定的情況下，伴隨著高像素化，存在著寬度尺寸比信號線大的焊盤(pad)部的配置空間不足的課題。
[0011]而且，需要在將固體攝像元件與信號處理芯片之間連接起來的基板上的印刷配線等形成用于與固體攝像元件和信號處理芯片連接的電極。印刷配線的高密度化存在極限。相對于此，例如通過使用層疊配線來連接固體攝像元件和信號處理芯片能夠實現配線的高密度化。然而，在將固體攝像元件的焊盤與層疊配線通過引線接合連接的時候，需要將焊盤和層疊配線在水平方向離開配置以供引線接合用，并且在層疊配線間需要一定程度的空間。
[0012]另一方面，在要將固體攝像元件的焊盤與層疊配線利用通孔進行VIA連接(過孔連接)的情況下，VIA連接的部分例如焊點(land)等的寬度尺寸會大型化。
[0013]因此，存在著如果不使固體攝像元件或基板大型化則難以增加層疊配線的根數的課題。
[0014]本發(fā)明的方式的目的在于提供一種攝像裝置，不必使固體攝像元件或基板大型化，而能夠確保固體攝像元件的焊盤部的配置空間，并且實現層疊配線的高密度化，能夠實現像素陣列的高像素化。
[0015]用于解決課題的手段
[0016]本發(fā)明的方式的攝像裝置具有:固體攝像元件，其具有像素陣列和信號輸出端子，所述像素陣列由多個像素成二維矩陣狀配置而成，所述信號輸出端子與所述像素陣列的像素列對應地設置并且用于輸出所述像素列內的像素的信號，在所述像素陣列的行方向排列有多個信號輸出端子組，所述多個信號輸出端子組各自具有在沿著所述像素陣列的列方向的一條線上排列的多個信號輸出端子；以及基板，在每個所述信號輸出端子組具有層疊配線，所述層疊配線是由沿所述像素陣列的列方向延伸設置的多個配線層層疊而成的，所述層疊配線具備第一端子部，所述第一端子部設置在與所述信號輸出端子組的各信號輸出端子相向的位置，所述信號輸出端子與所述第一端子部經由凸塊連接。
[0017]發(fā)明效果
[0018]根據本發(fā)明的方式，將多個信號輸出端子沿像素陣列的列方向排列而成的信號輸出端子組沿像素陣列的行方向排列，因此，能夠以比像素陣列的像素列的間隔寬的間隔配置信號輸出端子，因此能夠在與現有的攝像裝置的固體攝像元件相同的寬度內配置更多的信號輸出端子。
[0019]而且，將固體攝像元件的信號輸出端子與層疊配線的第一端子部相向配置，并將這些信號輸出端子與第一端子部凸塊接合，與引線接合和通過通孔實現的VIA連接的情況相比能夠使連接部分小型化，因此，能夠在相同寬度內配置更多的層疊配線，能夠實現高密度化。
[0020]因此，既抑制了固體攝像元件和基板的寬度尺寸大型化，又確保了固體攝像元件的信號輸出端子的配置空間，并且能夠實現配線的高密度化，能夠實現像素陣列的高像素化。
【專利附圖】

【附圖說明】
[0021]圖1是實施方式中的攝像裝置的立體圖。
[0022]圖2是示出實施方式中的攝像裝置的概要結構的框圖。
[0023]圖3是實施方式中的多芯片模塊的主視圖。
[0024]圖4是示出實施方式中的焊盤與第一連接部以及焊盤與第二連接部的配置和連接關系的圖。
[0025]圖5A示出實施方式中的傳感器芯片與上側信號處理芯片的連接狀態(tài)，是傳感器芯片與層疊配線的連接部分的示意性的放大側視圖。
[0026]圖5B示出實施方式中的傳感器芯片與上側信號處理芯片的連接狀態(tài)，是示出配線層的連接狀態(tài)的示意性的放大側視圖。
[0027]圖6A是說明現有的攝像裝置中的連接端子的間隔的圖，其示出了單列配置的情況。
[0028]圖6B是說明現有的攝像裝置中的連接端子的間隔的圖，其示出了鋸齒配置的情況。
[0029]圖7是實施方式的與圖6A和圖6B相當的說明圖。
【具體實施方式】
[0030]下面，參照附圖對本發(fā)明的實施方式的攝像裝置進行說明。
[0031]圖1示出了本實施方式的攝像裝置I。攝像裝置I是所謂的數碼單反相機。在攝像裝置I中，在相機機身2的透鏡架(未圖示)上以裝卸自如的方式安裝有透鏡鏡筒3，穿過透鏡鏡筒3的透鏡4的光在配置于相機機身2的背面?zhèn)鹊亩嘈酒K7的傳感器芯片(固體攝像元件)5上成像。傳感器芯片5是所謂的CMOS圖像傳感器等的裸芯片。
[0032]如圖2所示，多芯片模塊7具備傳感器芯片5、上側信號處理芯片50a和下側信號處理芯片50b。
[0033]傳感器芯片5具備:像素陣列20，其由輸出與入射光對應的信號(以下簡稱為像素信號)的多個像素二維地沿列方向和行方向呈格子狀地排列而成；像素驅動器21，其驅動像素陣列20 ;兩個縱列前置放大器22a、22b，其放大像素陣列20的輸出；以及傳感器用偏置電路23，基于來自外部的控制信號(Vref-pix)向傳感器芯片5 (主要是縱列前置放大器22a、22b)供給偏置用的基準電壓和電流。傳感器芯片5還具備像素驅動器21用的驅動控制總線24。驅動控制總線24還與上側信號處理芯片50a和下側信號處理芯片50b連接。
[0034]上述縱列前置放大器22a、22b中的一個縱列前置放大器22a使像素陣列20的奇數列的像素信號每列并列地放大，并將放大后的像素信號向上側信號處理芯片50a輸出。另一個縱列前置放大器22b使像素陣列20的偶數列的像素信號每列并列地放大，并將放大后的像素信號向下側信號處理芯片50b輸出。
[0035]作為對輸入的信號進行信號處理的信號處理電路，上側信號處理芯片50a具備:多個模數轉換器(以下簡稱為縱列ADC) 25a，其將從傳感器芯片5的縱列前置放大器22a輸出的每個縱列的模擬電信號并行地進行數字轉換；從縱列ADC25a輸出的數字信號用的數字輸出總線26a ;數字小振幅差動輸出電路27a，其使數字輸出總線26a的信號小振幅化并且向芯片外部差動傳送(data-out-A);縱列ADC25a的偏置電路28a ;以及控制電路(C0NT.-N) 29a，其控制上述縱列ADC25a、數字輸出總線26a、數字小振幅差動輸出電路27a和偏置電路28a。
[0036]同樣地，作為對輸入的信號進行信號處理的信號處理電路，下側信號處理芯片50b具備:多個縱列ADC25b,其將從傳感器芯片5的縱列前置放大器22b輸出的每個縱列的模擬電信號并行地進行數字轉換；從縱列ADC25b輸出的數字信號用的數字輸出總線26b ;數字小振幅差動輸出電路27b，其使數字輸出總線26b的信號小振幅化并且向芯片外部差動傳送(data-out-B);縱列ADC25b的偏置電路28b ;以及控制電路(CONT-S) 29b，其控制上述縱列ADC25b、數字輸出總線26b、數字小振幅差動輸出電路27b和偏置電路28b。
[0037]另外，對于上述的控制電路29a、29b、像素驅動器21、縱列前置放大器22a、22b，能夠從外部輸入多芯片模塊7的動作測試用的控制信號(Pix-testi/o)。
[0038]接下來，對具備上述的芯片結構的多芯片模塊7的動作進行說明。另外，省略上述動作測試的動作的說明。
[0039]首先，從多芯片模塊7的外部經由兩條控制線(圖2中，以“cont.-A-1/o”、“cont.-B-1/o”示出)輸入控制信號。然后，通過上側信號處理芯片50a的控制電路29a和下側信號處理芯片50b的控制電路29b中的至少任意一方經由驅動控制總線24向像素驅動器21輸入控制信號。然后，由像素驅動器21驅動像素陣列20，將一行一行地選擇的像素信號并行地輸入到每個縱列的縱列前置放大器22a、22b。輸入到縱列前置放大器22a、22b的像素信號在實施必要的增益后從傳感器芯片5輸出。從傳感器芯片5輸出的像素信號經由沿列方向形成的后述的層疊配線32 (在圖2中由單點劃線包圍的配線)分別輸入到上側信號處理芯片50a和下側信號處理芯片50b。
[0040]另外，上側信號處理芯片50a和下側信號處理芯片50b為同樣的結構且進行同樣的動作，僅在所輸入的像素陣列20的輸出信號是偶數列還是奇數列這一點上不同。因此，下面，僅對上側信號處理芯片50a進行說明，省略對下側信號處理芯片50b的說明。
[0041]輸入到上側信號處理芯片50a的像素信號被并行地輸入到每個縱列的縱列ADC25a，并基于控制電路29a的控制信號進行模數轉換。經過模數轉換的數字像素信號基于控制電路29a的控制信號而通過數字輸出總線26a輸入到數字小振幅差動輸出電路27a，被小振幅化并被差動輸出(在圖2中，以“data-out-A”表示)。此處，來自上側信號處理芯片50a和下側信號處理芯片50b的輸出(“data-out-A”和“data-out-B”)以預先設定好的預定順序輸出。由上側信號處理芯片50a和下側信號處理芯片50b輸出的數字像素信號經由柔性印刷基板F (參照圖3)被傳送到多芯片模塊7的外部。
[0042]另外，在上述的說明中，在上側信號處理芯片50a和下側信號處理芯片50b各自設有數字小振幅差動輸出電路27a、27b。也可以取代該結構，根據所需的像素輸出速度設置多個(多行(lane))數字小振幅差動輸出電路27a?27η，通過控制電路29a或者控制電路29b切換輸出順序來傳送數字像素信號。而且,在上述的說明中，在縱列ADC25a、25b僅進行模數轉換。也可以代替及/或追加以下述結構:在縱列ADC25a、25b，根據需要內置進行高度的數字運算的信號處理電路，進行對數據的偏移值的附加、對固定模式噪聲(FPN)的減法修正、修正各個縱列ADC25a、25b的誤差偏差的運算。
[0043]上述的多芯片模塊7是將傳感器芯片5、上側信號處理芯片50a以及下側信號處理芯片50b直接裸芯片安裝在玻璃基板6上的COG (Chip On Glass，玻璃襯底芯片)式的模塊。傳感器芯片5例如是所謂的35mm全尺寸等比較大型的傳感器芯片，其以受光面8朝向玻璃基板6側的狀態(tài)被安裝。
[0044]玻璃基板6例如形成為以沿著上述的像素陣列20 (參照圖2)的縱列的方向為長度方向的大致長方形的透明板狀。在玻璃基板6的長度方向的大致中央安裝有傳感器芯片
5。而且，上側信號處理芯片50a和下側信號處理芯片50b分別形成為沿著玻璃基板6的寬度方向的俯視大致長方形。以傳感器芯片5為中心,在玻璃基板6的長度方向上側安裝上側信號處理芯片50a,在玻璃基板6的長度方向下側安裝下側信號處理芯片50b。
[0045]圖4示出了上述的多芯片模塊7的傳感器芯片5與上側信號處理芯片50a的連接結構。另外，傳感器芯片5與下側信號處理芯片50b的連接結構也是和傳感器芯片5與上側信號處理芯片50a相同的連接結構，因此省略其說明。
[0046]如圖4所示，在傳感器芯片5大致平行地配置有與像素陣列20的各像素列連接的多條信號線52。在信號線52的端部形成作為信號輸出端子的焊盤51。焊盤51形成為比信號線52寬的大致矩形,其露出于傳感器芯片5的下表面。
[0047]各焊盤51在像素陣列20的列方向上各排列多個(例如四個)并且該多個(例如四個)彼此隔開間隔d。由這些多個焊盤51的組構成信號輸出端子組51G。信號輸出端子組51G沿像素陣列20的行方向排列有多組。另外，信號輸出端子組51G的組數為信號線52的數量除以每個信號輸出端子組51G設有的焊盤51的數量得到的值。即，能夠將信號輸出端子組51G以下述間隔沿像素陣列20的行方向排列，所述間隔為像素列的像素間距乘以每個信號輸出端子組51G的焊盤51的數量得到的間隔。
[0048]同樣地，在上側信號處理芯片50a，在與傳感器芯片5側的緣部的上述焊盤51對稱的對稱位置，形成有露出于上側信號處理芯片50a的下表面的焊盤53。所述焊盤53分別經由信號線(未圖示)與縱列ADC25a連接。這些焊盤53也在像素陣列20的列方向上各排列多個(例如四個)并且該多個(例如四個)彼此隔開間隔d。并且，由這些多個焊盤53的組構成信號輸入端子組53G。信號輸入端子組53G沿像素陣列20的行方向排列有多組。
[0049]在此，對傳感器芯片5上的像素的間隔和信號線的間隔進行說明。
[0050]圖6A、圖6B示出現有的傳感器芯片上的像素的間隔和信號線52的間隔。在圖6A、圖6B中，將設于像素陣列20的像素以“〇”示出，將像素陣列20的行方向的像素間距以“PP”示出(圖7也是同樣的)。各像素向列方向的信號線52輸出信號。
[0051]在圖6A中，示出了“單列配置”型:將傳感器芯片5的連接端子151與信號線52同樣地沿行方向并列配置，并且在列方向配置于相同位置。在該“單列配置”型的情況下，根據像素列為奇數列的情況和偶數列的情況不同，輸出信號的方向也彼此為相反方向，向同一方向輸出的信號數為使全部信號僅向一個方向輸出的情況的一半。因此，能夠使連接端子151之間的間隔CPl為像素間距的兩倍(2PP)。另外，符號132是與連接端子151連接的玻璃基板6上的配線 圖案。
[0052]另一方面，在圖6B中，示出了將圖6A的連接端子151隔列沿列方向交替錯開配置的“鋸齒配置”型。在該“鋸齒配置”型的情況下，能夠使在行方向相鄰的連接端子151之間的間隔CP2為像素間距的四倍(4PP)，能夠確?！皢瘟信渲谩毙偷膬杀兜拈g隔。另外，伴隨著將玻璃基板6和配置在玻璃基板6上的傳感器芯片5調整并配置到確定的位置上的精度的極限，上述的連接端子151的間隔CPl和CP2的下限存在極限。并且，配置在傳感器芯片5的像素陣列20上的像素的像素間距的下限因半導體的制造工藝的精度極限而存在極限。
[0053]相對于此，如圖7所示，在本實施方式的攝像裝置I中，使像素陣列20的奇數列和偶數列的信號輸出的方向相反，并且將四個焊盤51沿列方向以間隔d排列。因此，能夠使行方向的焊盤51之間的間隔CP3為像素間距的2X4=8倍(8PP)。
[0054]如圖4所示，在玻璃基板6的上表面，在與傳感器芯片5的各焊盤51相向的位置分別露出并形成有作為電極的第一端子部61。并且,在玻璃基板6的上表面,在與上側信號處理芯片50a的各焊盤53相向的位置分別露出并形成有作為電極的第二端子部63。第一端子部61和第二端子部63構成層疊配線32的一部分。焊盤51和焊盤53經由層疊配線32電連接。另外，在圖4中，為了圖示方便，省略了分別夾設在焊盤51與第一端子部61之間以及焊盤53與第二端子部63之間的凸塊9。而且，為了圖示方便，將上側信號處理芯片50a和傳感器芯片5相對于玻璃基板6的間隔放大不出。[0055]接著，參照圖5A和圖5B說明傳感器芯片5和上側信號處理芯片50a的連接方式。另外，傳感器芯片5與上側信號處理芯片50a的連接方式是和傳感器芯片5與下側信號處理芯片50b的連接方式相同的連接方式。因此，僅對傳感器芯片5與上側信號處理芯片50a的連接方式進行說明。
[0056]圖5A示出焊盤51與第一端子部61的連接部分。層疊配線32是將由導體形成的多個配線層71與由絕緣體形成的多個絕緣層72交替地層疊而形成的。更為具體地說，層疊配線32由數量與一個信號輸入端子組53G的焊盤51的數量相同的四個配線層71和設于所述配線層71之間的四個絕緣層72交替地層疊而成。層疊配線32的端部成階梯狀地形成為使各配線層71與各絕緣層72的端部上表面交替地露出。配線層71的端部的露出的部分作為上述的第一端子部61而形成得比層疊配線32的主體部32a稍寬。
[0057]此次，VIA連接的情況下的端子部的一邊的尺寸最小為50 μ m左右。相對于此，第一端子部61能夠形成為30 μ m左右。在本實施方式中，能夠使層疊配線32比VIA連接的情況更窄間隔化，并增大配線寬度、實現低電阻化等，更為有效地利用空間。
[0058]第一端子部61和與第一端子部61相向配置的焊盤51分別經由高度不同的凸塊9連接。凸塊9是Au等金屬制的所謂的微型凸塊，通過經過倒裝焊接機(未圖示)等實現的加熱壓接工序，將相互相向的焊盤51與第一端子部61電連接。另外，凸塊9并不限于金屬制，也可以采用樹脂凸塊等。而且，作為凸塊9，可以采用鍍敷凸塊、柱式凸塊(stud bump)
坐寸ο
[0059]設置在層疊配線32的最下層的第一端子部61與形成于傳感器芯片5的列方向的最內側的焊盤51凸塊接合。由于該設于最下層的第一端子部61與焊盤51的間隙最大，因此連接它們的凸塊9的高度也形成得最高。并且，比層疊配線32的最下層靠上一層的第一端子部61與配置得比形成于傳感器芯片5的列方向的最內側的焊盤51靠外側一個的焊盤51凸塊接合。同樣地，第一端子部61隨著達到層疊配線32的上層而與配置在傳感器芯片5的列方向外側的焊盤51凸塊接合。此時，隨著第一端子部61達到上層，第一端子部61與焊盤51的間隙變窄，因此凸塊9的高度與該層的厚度相應地形成得依次變低。
[0060]如圖5B所示，在一個實施方式中，最上層的配線層71將屬于最近的位置關系的傳感器芯片5的焊盤51與上側信號處理芯片50a的焊盤53連接起來。從上方起第二個配線層71將屬于第二近的位置關系的焊盤51與焊盤53連接起來。同樣地，從上方起第三個配線層71和最下層的配線層71也同樣地依次將位置關系逐步變遠的焊盤51和焊盤53連接起來。另外，為了圖示方便，在圖5B中省略了絕緣層72。
[0061]因此，根據上述的實施方式中的攝像裝置，在傳感器芯片5中，將由多個焊盤51沿像素陣列20的列方向排列而成的信號輸出端子組51G沿像素陣列20的行方向排列。因此，能夠以比像素陣列20的像素列的間隔寬的間隔配置焊盤51。其結果是，在與現有的攝像裝置的傳感器芯片相同的寬度內，能夠配置更多的焊盤51。
[0062]并且，在本實施方式中，將傳感器芯片5的焊盤51與層疊配線32的第一端子部61相向配置，所述焊盤51與第一端子部61凸塊接合。因此，與引線接合或由通孔實現的VIA連接的情況相比，能夠使連接部分小型化。其結果是，能夠在與以往相同的寬度內配置更多的層疊配線，而實現高密度化。
[0063]因此，在本實施方式中，能夠抑制傳感器芯片5和玻璃基板6的寬度尺寸大型化，并且能夠確保傳感器芯片5的焊盤51的配置空間，實現層疊配線32的高密度化。因此，能夠實現像素陣列20的高像素化。
[0064]而且,在本實施方式中，上側信號處理芯片50a和下側信號處理芯片50b的情況也同樣地將由多個焊盤53沿列方向排列而成的信號輸入端子組53G沿行方向排列。因此，能夠以比像素列的間隔寬的間隔配置焊盤53。其結果是，能夠抑制上側信號處理芯片50a和下側信號處理芯片50b大型化。
[0065]并且,在本實施方式中，將上側信號處理芯片50a和下側信號處理芯片50b的焊盤53與層疊配線32的第二端子部63相向配置，所述焊盤53與第二端子部63凸塊接合。因此，與引線接合或由通孔實現的VIA連接的情況相比，能夠使焊盤51、61、第一連接部53、第二端子部63分別小型化。其結果是，能夠在與以往相同的寬度內配置更多的層疊配線32，而實現高密度化。
[0066]另外，本發(fā)明并不限于上述實施方式的結構，能夠在不脫離其主旨的范圍內進行設計變更。
[0067]例如,在上述的實施方式中，以將傳感器芯片5、上側信號處理芯片50a和下側信號處理芯片50b分別形成的多芯片安裝為一例進行了說明，不過將一體地形成有這些傳感器芯片5、上側信號處理芯片50a和下側信號處理芯片50b的傳感器芯片5安裝于玻璃基板6的情況也能夠應用本發(fā)明。
[0068]并且，在上述的實施方式中，對將傳感器芯片5安裝于玻璃基板6的情況進行了說明，不過傳感器芯片5并不限于安裝在玻璃基板6，也可以安裝于例如硅基板或者中介層。
[0069]而且，在上述的實施方式中對攝像裝置I為數碼單反相機的情況進行了說明，不過攝像裝置并不限于數碼單反相機，例如也可以應用于錄像機、緊湊型數碼相機等攝像裝置。
[0070]并且，不限于玻璃基板41，也可以采用玻璃以外的透明的基板。
[0071]符號說明
[0072]5:傳感器芯片(固體攝像元件);
[0073]6:玻璃基板(基板)；
[0074]9:凸塊；
[0075]20:像素陣列；
[0076]51:焊盤(信號輸出端子)；
[0077]51G:信號輸出端子組；
[0078]61:第一端子部；
[0079]63:第二端子部；
[0080]32:層疊配線；
[0081]71:配線層。
【權利要求】
1.一種攝像裝置，其特征在于， 所述攝像裝置具有: 固體攝像元件，其具有像素陣列和信號輸出端子，所述像素陣列由多個像素成二維矩陣狀配置而成，所述信號輸出端子與所述像素陣列的像素列對應地設置并且用于輸出所述像素列內的像素的信號，在所述像素陣列的行方向排列有多個信號輸出端子組，所述多個信號輸出端子組各自具有在沿著所述像素陣列的列方向的一條線上排列的多個信號輸出端子；以及 基板，在每個所述信號輸出端子組具有層疊配線，所述層疊配線是由沿所述像素陣列的列方向延伸設置的多個配線層層疊而成的， 所述層疊配線具備第一端子部，所述第一端子部設置在與所述信號輸出端子組的各信號輸出端子相向的位置， 所述信號輸出端子與所述第一端子部經由凸塊連接。
2.根據權利要求1所述的攝像裝置，其特征在于， 所述攝像裝置還具備信號處理芯片，所述信號處理芯片處理由所述固體攝像元件輸出的信號， 所述信號處理芯片具備經由所述層疊配線與所述信號輸出端子連接的連接端子， 所述層疊配線具備第二端子部，所述第二端子部設置在與所述信號處理芯片的所述連接端子相向的位置， 所述連接端子與所述第二端子部經由所述凸塊連接。
3.根據權利要求1或2所述的攝像裝置，其特征在于， 所述凸塊為柱式凸塊。
4.根據權利要求1至3的任意一項所述的攝像裝置，其特征在于， 所述凸塊為鍍敷凸塊。
【文檔編號】H01L27/14GK103430312SQ201180061015
【公開日】2013年12月4日 申請日期:2011年11月10日 優(yōu)先權日:2010年11月10日
【發(fā)明者】末延一彥 申請人:株式會社尼康