專利名稱：用于形成集成半導(dǎo)體結(jié)構(gòu)的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的各種實施方式總體上涉及用于形成半導(dǎo)體結(jié)構(gòu)的方法和結(jié)構(gòu)，更具體地涉及在半導(dǎo)體結(jié)構(gòu)上形成平坦表面以便附接額外的半導(dǎo)體結(jié)構(gòu)的方法和結(jié)構(gòu)。
背景技術(shù)：
兩個或者更多個半導(dǎo)體結(jié)構(gòu)的三維(3D)集成在微電子應(yīng)用中可以是有益的。例如，微電子器件的3D集成可以減小整體器件占用面積并且改善電氣性能和功耗。例如，參見 the publication of P. Garrou et al.，2008，entitled “The Handbook of 3DIntegration, ”Wiley-VCH?？梢酝ㄟ^多種方法實現(xiàn)半導(dǎo)體結(jié)構(gòu)的3D集成，這些方法包括例如將ー個或者更多個半導(dǎo)體結(jié)構(gòu)附接到包括多個器件結(jié)構(gòu)的已處理半導(dǎo)體結(jié)構(gòu)?？梢酝ㄟ^多種方法實現(xiàn)將半導(dǎo)體結(jié)構(gòu)附接到已處理半導(dǎo)體結(jié)構(gòu)。當將半導(dǎo)體結(jié)構(gòu)附接到已處理半導(dǎo)體結(jié)構(gòu)時，該半導(dǎo)體結(jié)構(gòu)可以經(jīng)過ー些額外處理，并且該半導(dǎo)體結(jié)構(gòu)本身也可以作為用于后續(xù)半導(dǎo)體結(jié)構(gòu)的附接的接收襯底。應(yīng)當注意的是，可以通過將半導(dǎo)體裸片附接到ー個或者更多個額外的半導(dǎo)體裸片(即，裸片到裸片(D2D))、將半導(dǎo)體裸片附接到ー個或者更多個額外的半導(dǎo)體晶圓(即，裸片到晶圓(D2W))以及將半導(dǎo)體晶圓附接到ー個或者更多個額外的半導(dǎo)體晶圓(即，晶圓到晶圓(W2W))或者上述方式的組合來進行半導(dǎo)體結(jié)構(gòu)的3D集成。然而，要彼此附接的結(jié)構(gòu)中的每ー個結(jié)構(gòu)(例如，已處理半導(dǎo)體結(jié)構(gòu)和半導(dǎo)體結(jié)構(gòu)的附接表面)的光滑度和平坦度可能影響完成的3D集成半導(dǎo)體結(jié)構(gòu)的質(zhì)量。例如，當結(jié)構(gòu)的3D集成包括其中已經(jīng)形成了半導(dǎo)體器件的已處理半導(dǎo)體結(jié)構(gòu)時，用于形成半導(dǎo)體器件的處理可能導(dǎo)致粗糙的非平坦表面。半導(dǎo)體結(jié)構(gòu)到該已處理半導(dǎo)體結(jié)構(gòu)的粗糙的非平坦表面的后續(xù)的附接可能導(dǎo)致半導(dǎo)體結(jié)構(gòu)和已處理半導(dǎo)體結(jié)構(gòu)之間的較差的粘合，這會導(dǎo)致半導(dǎo)體結(jié)構(gòu)在后續(xù)處理期間從已處理半導(dǎo)體結(jié)構(gòu)不希望地分離。

發(fā)明內(nèi)容
本發(fā)明的各種實施方式總體上提供用于形成半導(dǎo)體結(jié)構(gòu)的方法和結(jié)構(gòu)，具體地提供了用于在半導(dǎo)體結(jié)構(gòu)上形成光滑的平坦表面以附接額外的半導(dǎo)體結(jié)構(gòu)的方法和結(jié)構(gòu)?，F(xiàn)在根據(jù)本發(fā)明的實施方式簡要描述本發(fā)明的方法。本發(fā)明內(nèi)容用于以簡化的形式介紹概念的選擇，這些概念在本發(fā)明的具體實施方式
中進ー步描述。發(fā)明內(nèi)容不g在標識出要求保護的主題的關(guān)鍵特征或者本質(zhì)特征，也不g在用于限制要求保護的主題的范圍。因此，在本發(fā)明的一些實施方式中，形成半導(dǎo)體結(jié)構(gòu)的方法包括在已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面上方形成介電層。已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面可以包括多個導(dǎo)電區(qū)和多個非導(dǎo)電區(qū)。在所述介電層上方形成掩蔽層，并且設(shè)置延伸穿過直接位于所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面的所述多個導(dǎo)電區(qū)中的至少ー些導(dǎo)電區(qū)上方的所述掩蔽層的多個掩蔽開ロ。可以對位于所述介電層的與所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面相反的ー側(cè)的表面進行平坦化以形成平坦化表面。對所述介電層的表面進行平坦化的步驟可以包括蝕刻通過所述多個掩蔽開ロ露出的所述介電層的區(qū)域，以及在蝕刻所述介電層的所述區(qū)域之后對所述介電層的表面進行拋光。然后，半導(dǎo)體結(jié)構(gòu)可以附接到所述介電層的平坦化表面。本發(fā)明的各個實施方式還可以包括用此處描述的方法形成的結(jié)構(gòu)。例如，在ー些實施方式中，半導(dǎo)體結(jié)構(gòu)包括覆蓋在已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面上方的介電層。所述非平坦表面包括多個導(dǎo)電區(qū)和多個非導(dǎo)電區(qū)。所述半導(dǎo)體結(jié)構(gòu)可以還包括在介電層的與已處理半導(dǎo)體結(jié)構(gòu)相反的ー側(cè)上覆蓋介電層的掩蔽層，所述掩蔽層可以包括延伸穿過直接位于所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面的所述多個導(dǎo)電區(qū)中的至少ー些導(dǎo)電區(qū)上方的所述掩蔽層的多個掩蔽開ロ。 本發(fā)明的其它方面、細節(jié)以及另選組合將從下面的詳細描述中變得明顯，并且也在本發(fā)明范圍內(nèi)。


通過參照以下在附圖中示出的本發(fā)明的示例性實施方式的詳細描述可以更充分地理解本發(fā)明，在附圖中圖IA-圖IC示意地例示將半導(dǎo)體結(jié)構(gòu)附接到已處理半導(dǎo)體結(jié)構(gòu)的現(xiàn)有技術(shù)；圖2A-圖2C示意地例示將半導(dǎo)體結(jié)構(gòu)附接到已處理半導(dǎo)體結(jié)構(gòu)的另一現(xiàn)有技術(shù)；圖3A-圖3F示意地例示用于形成3D集成的半導(dǎo)體結(jié)構(gòu)的本發(fā)明的實施方式；圖4A-圖4F示意地例示用于形成3D集成的半導(dǎo)體結(jié)構(gòu)的本發(fā)明的額外的實施方式。
具體實施例方式此處呈現(xiàn)的附圖并非任何特定結(jié)構(gòu)、材料、裝置、系統(tǒng)或者方法的實際視圖，而僅僅是用來描述本發(fā)明的實施方式的理想化表示。標題在此處使用僅是為了描述的清楚，并不g在限制所附的權(quán)利要求的范圍。此處引用了若干參考文獻，通過引用將其整體并入這里。此外，不管在此如何描述所引用的參考文獻，引用的參考文獻均不被承認是相對于此處要求保護的主題的發(fā)明的現(xiàn)有技木。如此處所用的，術(shù)語“半導(dǎo)體結(jié)構(gòu)”是指并且包括包含半導(dǎo)體材料的任何結(jié)構(gòu)，所述半導(dǎo)體材料包括諸如半導(dǎo)體晶圓(自己或者與其上包含的其它材料組合)這樣的體半導(dǎo)體材料；和半導(dǎo)體材料層(単獨的或者與其上包含的諸如金屬和絕緣體的其它材料組合件)。另外，術(shù)語“半導(dǎo)體結(jié)構(gòu)”還包括任何支撐結(jié)構(gòu)，所述支撐結(jié)構(gòu)包括但不局限于上面所述的半導(dǎo)體結(jié)構(gòu)。術(shù)語“半導(dǎo)體結(jié)構(gòu)”也可指包括半導(dǎo)體器件的有源或者可操作部分的一個或者更多個半導(dǎo)體層或者結(jié)構(gòu)以及處理過程中的半導(dǎo)體結(jié)構(gòu)(并且可以包括在其上制造的諸如絕緣體上硅(SOI)等的其它層)。如此處所用的，術(shù)語“已處理半導(dǎo)體結(jié)構(gòu)”是指并且包括已應(yīng)用了各種エ藝處理的半導(dǎo)體結(jié)構(gòu)。如此處所用的，術(shù)語“器件結(jié)構(gòu)”是指并且包括包含用于并入半導(dǎo)體器件中的有源或者無源器件部件的任何結(jié)構(gòu)。如此處所用的，術(shù)語“鍵合結(jié)構(gòu)”是指并且包括通過附接エ藝彼此鍵合的兩個或者更多個半導(dǎo)體結(jié)構(gòu)。通過對本發(fā)明的實施方式的介紹，圖IA-圖IC和圖2A-圖2C例示將半導(dǎo)體結(jié)構(gòu)附接到已處理半導(dǎo)體結(jié)構(gòu)的現(xiàn)有技術(shù)的方法，以及在這樣的方法期間形成的半導(dǎo)體結(jié)構(gòu)。圖IA例示包括已處理半導(dǎo)體結(jié)構(gòu)102的半導(dǎo)體結(jié)構(gòu)100。已處理半導(dǎo)體結(jié)構(gòu)可以 包括多個導(dǎo)電區(qū)104、介電層106、器件層108和器件襯底110。多個導(dǎo)電區(qū)104可以包括若干子區(qū)，這些子區(qū)包括例如屏障子區(qū)、電極子區(qū)和通孔子區(qū)。多個導(dǎo)電區(qū)104可以包括ー種或者更多種材料，諸如，例如，鈷、釕、鎳、鉭、氮化鉭、氧化銦、鎢、氮化鎢、氮化鈦、銅和鋁。介電層106是電氣絕緣的，并且可以包括ー種或者更多種介電材料，諸如，例如，聚酰亞胺、苯并環(huán)丁烯(BCB )、硼氮化物、硼碳氮化物、多孔硅酸鹽、硅氧化物、硅氮化物及其混合物。此外，介電層106可以包括多個介電材料層，其中的ー些層可以具有與形成介電層106的一個或者更多個其它介電材料層不同的材料成分。器件層108可以包括多個器件結(jié)構(gòu)，諸如，例如，開關(guān)結(jié)構(gòu)(例如，晶體管等)、發(fā)光結(jié)構(gòu)(例如，激光二極管、發(fā)光二極管等)、光接收結(jié)構(gòu)(例如，波導(dǎo)、分束器、混頻器、光電ニ極管、太陽能電池単元、太陽能電池子単元等)以及微電子機械結(jié)構(gòu)(例如，加速度計、壓カ傳感器等)中的ー種或者更多種。在本發(fā)明的一些實施方式中，器件層108可以包括金屬氧化物半導(dǎo)體(CMOS)集成電路、晶體管-晶體管邏輯集成電路和NMOS邏輯集成電路中的一種或者更多種。器件襯底110可以包括多種材料中的任意ー種，諸如，例如，硅、鍺、碳化硅、III族神化物、III族磷化物、III族氮化物、III族銻化物、藍寶石、石英和氧化鋅中的一種或多種。此外，器件襯底110可以包括多層上述材料，其中的ー些層可以具有不同的材料成分。圖IB例示可以通過從圖IA的半導(dǎo)體結(jié)構(gòu)100去除器件襯底110的部分110' (在圖IB中部分110'用虛線表示)而形成的半導(dǎo)體結(jié)構(gòu)115。去除器件襯底110的部分110'可以減薄器件襯底110，并將多個導(dǎo)電區(qū)104'通過器件襯底110露出。導(dǎo)電區(qū)104'可以是或者包括本領(lǐng)域中所謂的“貫穿硅通孔”或者“貫穿襯底通孔”(TSV)，并且可以提供器件層108通過器件襯底110到將后續(xù)附接到半導(dǎo)體結(jié)構(gòu)115的另外半導(dǎo)體結(jié)構(gòu)的電氣連接?？梢酝ㄟ^諸如，例如，拋光、研磨、蝕刻方法以及這些方法的組合(例如化學(xué)機械拋光)來去除器件襯底110的部分110'。如圖IB所示，去除器件襯底110的部分110'可以導(dǎo)致多個破損區(qū)112，其包括位于器件襯底110的材料中的谷。破損區(qū)112會導(dǎo)致已處理半導(dǎo)體結(jié)構(gòu)102具有非平坦表面114。已處理半導(dǎo)體結(jié)構(gòu)102的區(qū)間116包括已處理半導(dǎo)體結(jié)構(gòu)102的非平坦表面114。如圖IB所示，已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面114包括由器件襯底110的區(qū)域限定并且包括器件襯底110的區(qū)域的多個導(dǎo)電區(qū)104'和多個非導(dǎo)電區(qū)。在一些實施方式中，導(dǎo)電區(qū)104'可以包括金屬區(qū)，并且非導(dǎo)電區(qū)可以包括非金屬區(qū)。
圖IC例示可以通過將另ー個半導(dǎo)體結(jié)構(gòu)122附接到圖IB的半導(dǎo)體結(jié)構(gòu)115的非平坦表面114形成的半導(dǎo)體結(jié)構(gòu)120。半導(dǎo)體結(jié)構(gòu)122可以沿著已處理半導(dǎo)體結(jié)構(gòu)102的非平坦表面114和半導(dǎo)體結(jié)構(gòu)122的相鄰表面之間的鍵合界面124經(jīng)鍵合附接到已處理半導(dǎo)體結(jié)構(gòu)102。由于非平坦表面114，鍵合界面124會是不連續(xù)的。換句話說，鍵合界面124可以包括鍵合區(qū)和未鍵合區(qū)。另外，在用于去除器件襯底110的部分110'的處理中可能導(dǎo)致的多個破損區(qū)112可能導(dǎo)致多個未鍵合區(qū)。由于在半導(dǎo)體結(jié)構(gòu)122和已處理半導(dǎo)體結(jié)構(gòu)102之間存在未鍵合區(qū)域，因此它們之間的鍵合強度對于例如諸如裝卸和補充處理的額外的操作而言可能是不充分的。圖2A-圖2C例示用于將半導(dǎo)體結(jié)構(gòu)附接到已處理半導(dǎo)體結(jié)構(gòu)的另一現(xiàn)有技木。圖2A例示包括已處理半導(dǎo)體結(jié)構(gòu)202的半導(dǎo)體結(jié)構(gòu)200。已處理半導(dǎo)體結(jié)構(gòu)202可以包括導(dǎo)電區(qū)204、介電層206、器件層208和器件襯底210。已處理半導(dǎo)體結(jié)構(gòu)202及其組成元件可以包括以上關(guān)于圖1A-1C所描述的全部材料和結(jié)構(gòu)。圖2B例示可以通過從圖2A中的半導(dǎo)體結(jié)構(gòu)200去除導(dǎo)電區(qū)204的部分204'(在圖2B中部分204'用虛線表示)而形成的半導(dǎo)體結(jié)構(gòu)215。導(dǎo)電層204的部分204'可 以被去除以產(chǎn)生多個導(dǎo)電區(qū)204。多個導(dǎo)電區(qū)204可以提供到器件襯底208內(nèi)存在的多個器件結(jié)構(gòu)的電氣連接?？梢酝ㄟ^諸如，例如，拋光、研磨、蝕刻以及這些處理的組合(例如化學(xué)機械拋光)來去除導(dǎo)電層204的部分204'。在一些實施方式中，可以通過本領(lǐng)域中一般稱為“鑲嵌(Damascene)”的方法形成多個導(dǎo)電區(qū)204。這種方法例如在Joshi etal. , “A new Damascene structure for submicrometer wiring，，，IEEE electron DeviceLetters, Volume 14, No. 3, pages 129-132，1993 中有進一步詳細描述。如圖2B所例示，去除導(dǎo)電層204的部分204'會導(dǎo)致介電層206的部分的去除。介電層206的部分的去除或者“破損”可以產(chǎn)生多個破損區(qū)212，并可以導(dǎo)致已處理半導(dǎo)體結(jié)構(gòu)具有非平坦表面214。已處理半導(dǎo)體結(jié)構(gòu)202的區(qū)間216包括非平坦表面214。非平坦表面214可以包括多個導(dǎo)電區(qū)204和多個非導(dǎo)電區(qū)206。在一些實施方式中，這些多個導(dǎo)電區(qū)204可以包括多個金屬區(qū)，并且這些多個非導(dǎo)電區(qū)206可以包括多個非金屬區(qū)。圖2C例示可以通過將另一半導(dǎo)體結(jié)構(gòu)222附接到圖2B的半導(dǎo)體結(jié)構(gòu)215的已處理半導(dǎo)體結(jié)構(gòu)202的非平坦表面214而形成的半導(dǎo)體結(jié)構(gòu)220。半導(dǎo)體結(jié)構(gòu)222可以在已處理半導(dǎo)體結(jié)構(gòu)202的非平坦表面214和半導(dǎo)體結(jié)構(gòu)222的相鄰表面之間的鍵合界面224處經(jīng)鍵合附接到已處理半導(dǎo)體結(jié)構(gòu)202。如上所述，已處理半導(dǎo)體結(jié)構(gòu)202的非平坦表面214可以導(dǎo)致不連續(xù)的鍵合界面224，這會不利地影響已處理半導(dǎo)體結(jié)構(gòu)202和半導(dǎo)體結(jié)構(gòu)222之間的鍵合強度，并且會使鍵合強度不足以用于將在半導(dǎo)體結(jié)構(gòu)220上進行的額外的操作。本發(fā)明的實施方式可以包括為了允許附接半導(dǎo)體結(jié)構(gòu)而改進已處理半導(dǎo)體結(jié)構(gòu)的表面的平坦性的用于形成半導(dǎo)體結(jié)構(gòu)的方法和結(jié)構(gòu)。這些方法和結(jié)構(gòu)可以用于各種目的，諸如，例如，生產(chǎn)3D集成處理和3D集成結(jié)構(gòu)。以下參照圖3A-圖3F描述本發(fā)明的示例性實施方式。圖3A例示半導(dǎo)體結(jié)構(gòu)300，其包括已處理半導(dǎo)體結(jié)構(gòu)316的非平坦表面314。非平坦表面314可以包括多個導(dǎo)電區(qū)304(例如，金屬區(qū))和多個非導(dǎo)電區(qū)306(例如，非金屬區(qū))。作為非限制性示例，半導(dǎo)體結(jié)構(gòu)300可以包括圖IB的區(qū)間116或者圖2B的區(qū)間216。因此應(yīng)指出的是半導(dǎo)體結(jié)構(gòu)300可以包括已處理半導(dǎo)體結(jié)構(gòu)316，其包括為了清楚而從圖中省略的多個已處理半導(dǎo)體結(jié)構(gòu)元件。多個非導(dǎo)電區(qū)306可以是諸如，例如圖IB的示例中的器件襯底110的器件襯底的部分。器件襯底可以包括一個或者更多個同質(zhì)或異質(zhì)的半導(dǎo)體層，并且可以包括多種材料中的任意ー種。例如，器件襯底可以包括硅、鍺、碳化硅、III族神化物、III族磷化物、III族氮化物、III族銻化物、藍寶石、石英和氧化鋅中的ー種或者更多種。如前文所述，器件襯底還可以包括多個器件結(jié)構(gòu)。例如,這些器件結(jié)構(gòu)可以包括例如金屬氧化物半導(dǎo)體(CMOS)集成電路、晶體管-晶體管邏輯集成電路和NMOS邏輯集成電路中的ー種或者更多種。半導(dǎo)體結(jié)構(gòu)300的多個非導(dǎo)電區(qū)306可以是諸如，例如圖2B的示例中的介電層206的介電層的部分。介電層可以包括ー個或者更多個介質(zhì)材料層，并且可以包括下述若干材料中的任意ー種，例如，聚酰亞胺、苯并環(huán)丁烯(BCB)、硼氮化物、碳化硼氮化物、多孔硅酸鹽、硅氧化物、硅氮化物及其混合物。半導(dǎo)體結(jié)構(gòu)300的多個導(dǎo)電區(qū)304可以包括若干子區(qū)，這些子區(qū)可以包括例如屏障子區(qū)和電極子區(qū)。此外，導(dǎo)電區(qū)304可以包括若干材料中的任意ー種，諸如，例如鈷、釕、鉭、氮化鉭、氧化銦、氮化鎢、氮化鈦、銅和鋁中的ー種或者更多種。·如圖3A的虛線區(qū)域所示地并且如前文詳細描述地去除半導(dǎo)體結(jié)構(gòu)300的已處理半導(dǎo)體結(jié)構(gòu)316的部分316'可以導(dǎo)致形成多個破損區(qū)312。例如，在一些實施方式中，去除已處理半導(dǎo)體結(jié)構(gòu)316的部分316'可以涉及去除諸如圖IB中例示的器件襯底110的器件襯底的部分。在本發(fā)明的其它實施方式中，去除已處理半導(dǎo)體結(jié)構(gòu)316的部分316'可以涉及去除諸如圖2B中例示的導(dǎo)電層204的導(dǎo)電層的部分。與被從已處理半導(dǎo)體結(jié)構(gòu)316去除的材料無關(guān)，去除可以導(dǎo)致形成多個破損區(qū)312，這可以導(dǎo)致形成非平坦表面314。在本發(fā)明的特定實施方式中，可以通過諸如，例如化學(xué)機械拋光處理這樣的拋光處理來形成已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面314。非平坦表面314的拓撲包括多個峰區(qū)326和多個谷區(qū)328。多個破損區(qū)312可以包括或者限定多個谷區(qū)328 (S卩，非平坦表面314的下面的區(qū))，并且不包括多個破損區(qū)312的非平坦表面區(qū)314可以包括或者限定所述多個峰區(qū)326。最大峰谷距離可以被定義為最下面的谷區(qū)328與最高的峰區(qū)326之間的最大豎直距離。例如，圖3A的小圖例示非平坦表面314的最下面的谷區(qū)328'與最高的峰區(qū)326'。峰區(qū)326'與谷區(qū)328'之間的豎直距離可以被定義為最大峰谷距離PV_。圖3B例示可以通過在圖3A的已處理半導(dǎo)體結(jié)構(gòu)316上方設(shè)置介電層330而形成的半導(dǎo)體結(jié)構(gòu)310。介電層330覆蓋非平坦表面314，并且具有平均層厚度Dp介電層330可以包括ー種或者更多種介電材料，諸如，例如氧化硅、硅氮化物及其混合物。在一些實施方式中，介電層330可以包括多個介電材料層。在這些實施方式中，層的介電材料可以具有類似或者不同的成分。可以利用多種方法形成介電層330，以覆蓋非平坦表面314的全部或者部分。例如，可以利用沉積法，諸如，例如化學(xué)氣相沉積(CVD)來形成介電層330。本領(lǐng)域已知若干種CVD法，并且可以用來產(chǎn)生介電層330。這些CVD法包括例如，大氣壓力CVD (APCVD)Jg壓CVD (LPCVD)和超高真空CVD (UHCVD)0在本發(fā)明的一些實施方式中，可以利用低溫CVD法來形成介電層330，這些方法可以包括例如，等離子輔助CVD法，諸如，例如，次大氣CVD(SACVD)、微波等離子輔助CVD (MPCVD)、等離子增強CVD (PECVD)和遠程等離子增強CVD(RPECVD)0在本發(fā)明的一些實施方式中，可以利用用于沉積介電層330的等離子輔助CVD法來提供低溫沉積處理。可以利用低溫沉積處理，以防止已處理半導(dǎo)體結(jié)構(gòu)316中可能存在的多個器件結(jié)構(gòu)的劣化。更具體地說，已處理半導(dǎo)體結(jié)構(gòu)316可以包括多個器件結(jié)構(gòu)，如果介電層330的沉積溫度高于器件劣化開始的臨界溫度，則這些器件結(jié)構(gòu)可能損壞。因此，在本發(fā)明的ー些實施方式中，可以在低于約600°C的溫度、低于約500°C的溫度或者低于約400°C的溫度形成介電層330。如圖3B所例示，介電層330可以共形地沉積在已處理半導(dǎo)體結(jié)構(gòu)316的非平坦表面314上方?？梢岳媒殡妼?30的共形沉積，以塞入(B卩，填充或者密封)多個破損區(qū)312，即，填充非平坦表面314的破損區(qū)312。然而，由于共形膜可以具有在介電層330范圍內(nèi)基本上均勻的厚度，因此采用共形沉積處理來插入多個破損區(qū)312可以導(dǎo)致介電層330具有非平坦表面332。也就是說，介電層330的材料可以基本上保留下面的非平坦表面314的拓 撲。 在本發(fā)明的一些實施方式中，介電層330可以具有大于最大峰谷距離PVmax的平均層厚度Dp平均層厚度D1可以被選擇為大于PVmax,從而破損區(qū)312可以基本上被介電層330塞住。圖3C例示可以通過在圖3B的半導(dǎo)體結(jié)構(gòu)310的介電層330上設(shè)置蝕刻掩蔽層334而形成的半導(dǎo)體結(jié)構(gòu)320。蝕刻掩蔽層334可以包括ー個或者更多個蝕刻掩蔽區(qū)336以及多個延伸通過蝕刻掩蔽層334的蝕刻掩蔽開ロ 338。多個蝕刻掩蔽開ロ 338可以覆蓋在已處理半導(dǎo)體結(jié)構(gòu)316的非平坦表面314的多個導(dǎo)電區(qū)304上。也就是說，蝕刻掩蔽開ロ 338可以對準非平坦表面314的導(dǎo)電區(qū)304，并且被直接布置在非平坦表面314的導(dǎo)電區(qū)304上。相反地，多個蝕刻掩蔽區(qū)336可以直接位于非平坦表面314的多個非導(dǎo)電區(qū)306上。更具體地，如圖3C所例示，當形成介電層330時，可以利用蝕刻掩蔽層334選擇性地掩蔽介電層330的非平坦表面332?？梢岳帽绢I(lǐng)域中已知的エ藝產(chǎn)生蝕刻掩蔽層334。例如，諸如利用光敏化學(xué)制品和光刻的技術(shù)，以及掩蔽材料的沉積和掩蔽材料的圖案化蝕刻的技術(shù)。用于形成蝕刻掩蔽層334 (即，多個蝕刻掩蔽區(qū)336)的掩蔽材料可以包括例如感光聚合物(例如，聚甲基丙烯酸甲酷、鄰疊氮萘醌等)、電介質(zhì)(例如，硅氧化物、硅氮化物等)和金屬材料(例如，鎢、鎳、鉻等)。對蝕刻掩蔽層334進行構(gòu)圖從而多個蝕刻掩蔽開ロ 338覆蓋導(dǎo)電區(qū)304(例如，對準導(dǎo)電區(qū)304并且被直接布置在導(dǎo)電區(qū)304上方)的步驟可以包括在蝕刻掩蔽層334的掩蔽材料中形成多個導(dǎo)電區(qū)304的負像。可以用多種方法來在蝕刻掩蔽層334中形成多個導(dǎo)電區(qū)304的負像。例如，可以使用光刻來形成蝕刻掩蔽層334。在這種實施方式中，可以采用感光聚合物形成蝕刻掩蔽層334。如本領(lǐng)域中已知的，感光聚合物層可以在未聚合/或未交聯(lián)的狀態(tài)下進行沉積，通過光學(xué)掩模選擇性地暴露于電磁輻射以使感光聚合物層的選擇的區(qū)域聚合和/或交聯(lián)，然后進行顯影以去除感光聚合物層的部分。如本領(lǐng)域中已知的，感光聚合材料可以包括正光刻膠材料或者負光刻膠材料，并且基于光刻膠材料是正光刻膠材料還是負光刻膠材料來選擇光學(xué)掩模的圖案(即，正圖案和負圖案)。此外，如本領(lǐng)域中已知的，光刻膠材料可以具有圖像反轉(zhuǎn)能力(例如，能夠在正圖像和負圖形之間進行轉(zhuǎn)換)。這樣的技術(shù)可以用來將蝕刻掩蔽層334形成或者構(gòu)圖為包括在至少基本上對應(yīng)于下面的多個導(dǎo)電區(qū)304的位置的位置處在其中包括多個蝕刻掩蔽開ロ 338。換句話說，蝕刻掩蔽開ロ338的圖案可以至少基本上對應(yīng)于下面的多個導(dǎo)電區(qū)304的圖案，并且蝕刻掩蔽開ロ 338可以對準導(dǎo)電區(qū)304并且直接位于導(dǎo)電區(qū)304上方。蝕刻掩蔽層334可以用于在蝕刻處理期間保護介電層330的選擇區(qū)域免受蝕刻齊U，同時將介電層330的其它區(qū)域通過多個蝕刻掩蔽開ロ 338暴露于蝕刻劑。結(jié)果，可以從通過蝕刻掩蔽開ロ 338暴露的介電層330的區(qū)域去除材料，這些區(qū)域可以包括多個峰區(qū)326。因而，由于在蝕刻處理期間蝕刻峰區(qū)326，并且通過蝕刻掩蔽層334保護谷區(qū)328免受蝕刻處理，所以介電層330的平坦性可以得到改善。圖3C例示對介電層結(jié)構(gòu)330的選擇性蝕刻，其中，虛線340表示在蝕刻前的介電層330的初始位置，并且線342表示選擇性蝕刻處理期間或者之后的介電層330的位置。

可以利用諸如，例如濕法化學(xué)蝕刻技術(shù)或者干法蝕刻技術(shù)的多種方法來實現(xiàn)通過多個掩蔽開ロ 338對介電層330的選擇性蝕刻。在本發(fā)明的特定實施方式中，如圖3C中的等離子蝕刻箭頭344所指示的，可以利用各向異性等離子蝕刻處理的干法蝕刻技木。這些等離子蝕刻技術(shù)可以例如包括反應(yīng)離子蝕刻(RIE)、電感耦合等離子蝕刻(ICP)和電子回旋諧振蝕刻(ECR)中的ー種或者更多種。用于去除介電層330的部分的蝕刻劑的具體化學(xué)成分可以被選擇為等離子蝕刻劑344對介電層330比對蝕刻掩蔽區(qū)336更有選擇性。換句話說，等離子蝕刻劑344可以在比等離子蝕刻劑344蝕刻掉蝕刻掩蔽區(qū)336的材料的任何速率顯著更高的速率來蝕刻掉介電層330的材料。這樣的選擇可以基于蝕刻掩蔽區(qū)336的材料和介電層330的材料的成分。作為非限制性示例，介電層330可以包括氧化硅、氮化硅或者其混合物，其是在利用從包括相對于包括例如通過利用從包括含氟物質(zhì)(例如，CHF4, SFf^P CF4)的氣體化學(xué)物產(chǎn)生的等離子的情況下相對于包括例如感光聚合物的掩蔽材料具有蝕刻選擇性的材料。圖3D例示可以在如上所述通過蝕刻掩蔽開ロ 338蝕刻介電層330之后從圖3C的半導(dǎo)體結(jié)構(gòu)320去除蝕刻掩蔽層334的蝕刻掩蔽區(qū)336而形成的半導(dǎo)體結(jié)構(gòu)331。當去除蝕刻掩蔽區(qū)336時,介電層330可以在與已處理結(jié)構(gòu)316相反的ー側(cè)具有基本平坦的表面332'。相對于關(guān)于圖3C描述的蝕刻處理之前的介電層330的表面332 (圖3B)的平坦度，基本上平坦的表面332'的平坦度可以得到實質(zhì)上的改進。介電層330的表面332'的平坦度可能對于鍵合到后續(xù)附接的其它半導(dǎo)體結(jié)構(gòu)是足夠的。然而，在本發(fā)明的特定實施方式中，介電層330的表面332'可以被進一步處理以實現(xiàn)具有足夠平坦度的表面，以便實現(xiàn)與后續(xù)附接的其它半導(dǎo)體結(jié)構(gòu)的適當?shù)逆I合強度。圖3E示出了可以通過使圖3D的半導(dǎo)體結(jié)構(gòu)331的介電層330的表面332'進行ー個或者更多平坦化處理以進ー步改進介電層330的表面的平坦度而形成的半導(dǎo)體結(jié)構(gòu)340。該ー個或更多平坦化處理可以用于產(chǎn)生介電層330的至少基本上平坦的表面332''，其可以具有適合于后續(xù)附接到其它半導(dǎo)體結(jié)構(gòu)的平坦度。更具體地，本領(lǐng)域已知用于產(chǎn)生介電層結(jié)構(gòu)340的平坦化表面332''的若干方法。例如，可以利用蝕刻處理、研磨處理和拋光處理中的一個或者更多個來進行平坦化處理。在本發(fā)明的一些實施方式中，平坦化處理可以是或者包括化學(xué)機械拋光(CMP)處理。諸如漿研磨劑和化學(xué)的組成的CMP處理條件可以被選擇為第一介電層330的表面332' (圖3D)被進ー步平坦化，從而得到平坦表面332''。平坦表面332''可以進行進ー步的處理以獲得足夠的表面光滑度以便實現(xiàn)與附接的半導(dǎo)體結(jié)構(gòu)的高的鍵合強度?？梢岳玫入x子處理對表面332''進行進一歩的平坦化。此外，這樣的等離子處理還可以按照可以改進將在平坦表面332''與后續(xù)附接的另一半導(dǎo)體結(jié)構(gòu)之間獲得的鍵合強度的方式通過改變表面化學(xué)來“活化”平坦表面332''。借助于非限制性示例，可以通過將半導(dǎo)體結(jié)構(gòu)340暴露到氧等離子346來進行對介電層330的平坦表面332''的等離子平滑和活化。在例如 Choi et al,“The analysis of Oxygen Plasma Pretreatmentfor Improving Anodic Bonding，，，Journal of the Electrochemical Society, 149 IG8-G11(2002)中進ー步詳細描述了這種處理。在本發(fā)明的方法的特定實施方式中，平坦表面332''可以具有小于約100 A、小于約10 A或者甚至小于約3 A的均方根(rms)表面粗糙度。
圖3F例示可以通過將另一半導(dǎo)體結(jié)構(gòu)322附接到圖3E的半導(dǎo)體結(jié)構(gòu)340的介電層330的表面332'' (或者附接到圖3D的半導(dǎo)體結(jié)構(gòu)331的介電層330的表面332' )而形成的半導(dǎo)體結(jié)構(gòu)360。半導(dǎo)體結(jié)構(gòu)322可以包括可以直接或者間接鍵合到介電層330的表面332''的鍵合表面348。如圖3F中的小圖3中所示，在本發(fā)明的一些實施方式中，可以在半導(dǎo)體結(jié)構(gòu)322和介電層330之間設(shè)置鍵合輔助層350。鍵合輔助層350可以包括若干種材料中的任意ー種。在一些實施方式中，鍵合輔助層350可以包括一種或者更多種介電材料，諸如，例如，氧化硅、氮化硅及其混合物中的一種或者多種。此外，在一些實施方式中，鍵合輔助層350本身可以包括多個單獨的層，這些層可以具有類似或者不同的材料成分。半導(dǎo)體結(jié)構(gòu)322可以包括多種結(jié)構(gòu)和材料中的任意ー種。例如,半導(dǎo)體結(jié)構(gòu)322可以包括器件結(jié)構(gòu)和鍵合結(jié)構(gòu)中的至少ー種。更具體地，半導(dǎo)體結(jié)構(gòu)322可以至少包括單一半導(dǎo)體材料的基本同質(zhì)層。ー些這樣的半導(dǎo)體結(jié)構(gòu)包括本領(lǐng)域中被稱為自支撐襯底(FS襯底)。同質(zhì)材料可以包括例如基本材料或者復(fù)合材料，并且可以是導(dǎo)體(例如，金屬)、半導(dǎo)體或者絕緣體。在一些實施方式中，同質(zhì)材料可以包括硅、鍺、碳化硅、III族神化物、III族磷化物、III族氮化物、III族銻化物、II-VI族化合物、金屬、金屬合金、藍寶石、石英和氧化鋅中的一種或更多種。此外，在一些實施方式中，同質(zhì)材料可以至少基本上由同質(zhì)材料的單晶體構(gòu)成。在本發(fā)明的另外的實施方式中，半導(dǎo)體結(jié)構(gòu)322可以包括異質(zhì)結(jié)構(gòu)，其包括包含兩個或更多不同材料的層的結(jié)構(gòu)。這些異質(zhì)半導(dǎo)體結(jié)構(gòu)可以包括例如基礎(chǔ)襯底上的模板結(jié)構(gòu)(諸如，例如，半導(dǎo)體材料層)。在這些實施方式中，模板結(jié)構(gòu)和基礎(chǔ)襯底可以包括之前提到的材料。此外，半導(dǎo)體結(jié)構(gòu)可以包括在彼此頂部上生長、沉積或者放置以形成層堆疊的兩種或更多種材料。同樣地，這些半導(dǎo)體結(jié)構(gòu)可以包括之前提到的材料。在本發(fā)明其它實施方式中，半導(dǎo)體結(jié)構(gòu)322可以包括器件結(jié)構(gòu)。器件結(jié)構(gòu)可以包括有源部件、無源部件以及其混合。器件結(jié)構(gòu)可以包括例如開關(guān)結(jié)構(gòu)(例如，晶體管等)、發(fā)光結(jié)構(gòu)(例如，激光二極管、發(fā)光二極管等)、光接收結(jié)構(gòu)(波導(dǎo)、分束器、混頻器、光電ニ極管、太陽能電池単元、太陽能電池子単元等)以及微電子機械結(jié)構(gòu)(例如，加速度計、壓カ傳感器等)中的ー種或者更多種。在本發(fā)明的一些實施方式中，半導(dǎo)體結(jié)構(gòu)322可以包括利用本發(fā)明的方法處理的已處理半導(dǎo)體結(jié)構(gòu)。例如，半導(dǎo)體結(jié)構(gòu)322可以包括如圖3D的半導(dǎo)體結(jié)構(gòu)311或者圖3E的半導(dǎo)體結(jié)構(gòu)340那樣的半導(dǎo)體結(jié)構(gòu)。在本發(fā)明的其它實施方式中，半導(dǎo)體結(jié)構(gòu)332可以包括鍵合結(jié)構(gòu)，其中兩個或者更多元件被附接并且鍵合在一起。在本發(fā)明的一些實施方式中，可以利用本發(fā)明的方法來制造鍵合結(jié)構(gòu)?？梢酝ㄟ^分子粘附產(chǎn)生半導(dǎo)體結(jié)構(gòu)322和已處理半導(dǎo)體結(jié)構(gòu)316通過介電層330的鍵合(即，不使用膠、蠟、焊料或其它鍵合劑的鍵合)。例如，鍵合操作可以要求鍵合表面332''和鍵合表面348足夠光滑，無顆粒和污染，并且能夠被充分彼此接近地放置以允許進行接觸(通常在小于5nm的距離)。當達到這樣接近度時，鍵合表面332''和表面348之間的吸引力將足夠高從而引起分子粘附(由兩個表面的原子或者分子間電子相互作用得到的全部吸引力(例如，范德華力)引起的鍵合)。通?？梢酝ㄟ^例如使用TEFLON 探針在與另ー個元件緊密接觸的元件上施加局部壓カ以觸發(fā)鍵合波從觸發(fā)點開始傳播來實現(xiàn)分子粘附的觸發(fā)。術(shù)語“鍵合波”是指從起始點擴展并且與吸引力從啟動點起在鍵合表面332''和鍵合表面348之間的整個界面的散 播相對應(yīng)的鍵合或分子粘附的前部。例如，參考the journal publications of Tong etal. , Materials, Chemistry and Physics 37 101 1994，entitled “Semiconductor waferbonding:recent developments, ”和 Christiansen et al. , Proceedings of the IEEE 9412 2060 2006，entitlecTWafer Direct Bonding:From Advanced Substrate Engineeringto Future Applications in Micro/Nanoelectronics. ”。當已處理半導(dǎo)體結(jié)構(gòu)316鍵合到半導(dǎo)體結(jié)構(gòu)322時，可以進行進ー步的鍵合后處理。例如,可以在100-600°C之間的溫度對半導(dǎo)體結(jié)構(gòu)360退火，以增加已處理半導(dǎo)體結(jié)構(gòu)316和半導(dǎo)體結(jié)構(gòu)322之間的鍵合強度?？梢詧?zhí)行増加已處理半導(dǎo)體結(jié)構(gòu)316和半導(dǎo)體結(jié)構(gòu)322之間的鍵合強度的步驟以降低半導(dǎo)體結(jié)構(gòu)322從已處理半導(dǎo)體結(jié)構(gòu)316不希望地分離(例如，在后續(xù)處理期間可能出現(xiàn)分離)的可能性。半導(dǎo)體結(jié)構(gòu)360的進ー步處理可以包括多個其它操作和過程中的任意ー個。例如，在本發(fā)明的一些實施方式中，可以利用本領(lǐng)域中已知的方法對半導(dǎo)體結(jié)構(gòu)322減薄。在其它實施方式中，結(jié)構(gòu)360可以附接到一個或者更多個其它半導(dǎo)體結(jié)構(gòu)。在本發(fā)明的其它實施方式中，可以在半導(dǎo)體結(jié)構(gòu)360的表面上和/或中(例如，在半導(dǎo)體結(jié)構(gòu)322的表面上和/或中)制造多個器件，因而形成額外的已處理半導(dǎo)體結(jié)構(gòu)。用于進ー步處理半導(dǎo)體結(jié)構(gòu)360的ー種或多種方法可以被執(zhí)行一次或者更多次，并且還可以利用本發(fā)明的方法的實施方式來產(chǎn)生用于附接額外的半導(dǎo)體結(jié)構(gòu)的光滑的平坦表面。現(xiàn)在參照圖4A-圖4F描述本發(fā)明的其它實施方式。這些其它實施方式類似于以上描述的實施方式，不同之處在于，在圖4A-圖4F的實施方式中，介電層包括三個或者更多層。因此，為簡潔起見，此處省略了對圖4A的半導(dǎo)體結(jié)構(gòu)400的制造方法和結(jié)構(gòu)元件的完整描述，因為前面已經(jīng)參照圖3C的半導(dǎo)體結(jié)構(gòu)320進行了描述。將在下文中詳細描述與介電層330和后續(xù)的平坦化和附接方法有關(guān)的不同。此外，用相同的附圖標記標識了圖4A-圖4F中與圖3A-圖3F的相應(yīng)元件非常類似的元件。圖4A的半導(dǎo)體結(jié)構(gòu)400包括已處理半導(dǎo)體結(jié)構(gòu)316的非平坦表面314、介電層330和蝕刻掩蔽層334。在本發(fā)明的一些實施方式中，介電層330可以包括三個或者更多介電材料層。例如，如圖4A所例示，介電層330可以包括第一層330a、第二層330b和第三層330c。這種多層介電結(jié)構(gòu)可以輔助形成具有足以獲得介電層330和后續(xù)附接的半導(dǎo)體結(jié)構(gòu)之間的足夠的鍵合強度的足夠的平坦度的平坦表面的介電層330。介電材料層330a、330b和330c中的每ー個都可以包括ー種或多種材料，諸如，例如，硅氧化物、硅氮化物及其混合物。第二介電材料層330b可以具有被選擇為使得第二層330b是并且用作第一介電材料層330a和第三層介電材料330c之間的蝕刻停止層的組成。此外，如之前關(guān)于圖3B所討論的，介電層330 (由全部三個層330a、330b和330c組成)可以具有大于PVmax的平均總厚度Dp然而，另外，介電層330的第一層330a可以具有本身大于PVmax的平均層厚度D2, S卩，第一層330a的平均厚度D2可以大于非平坦表面314的最大峰谷距離。在本發(fā)明的特定實施方式中，第二層330b (即，蝕刻停止層)可以具有大約大于IOOnm的平均層厚度，而第三介電材料層330c可以具有大約大于IOOnm的平均層厚度。 在本發(fā)明的特定實施方式中，第三層330c和第一層330a可以由本質(zhì)上相同的材料(即，具有至少基本類似的成分的材料)組成。作為非限制性示例，第一層330a和第三層330c可以包括氧化硅(例如，ニ氧化硅)，并且第二層330b (蝕刻停止層)可以包括不同于第ー層330a和第三層330c中的每ー層的材料。作為非限制性示例，第二層330b可以包括氮化硅。可以利用先前關(guān)于圖3B所討論的沉積方法形成介電層330。例如，可以在低于約400°C的溫度利用等離子輔助化學(xué)氣相沉積形成介電材料層330a、330b和330c。如圖4A所例示，沉積順序可以執(zhí)行為在第一介電材料層330a與第三介電材料層330c之間沉積第二層330b (蝕刻停止層)。圖4A的半導(dǎo)體結(jié)構(gòu)400還可以包括掩蔽層334。如先前所討論的，掩蔽層334可以包括與多個導(dǎo)電區(qū)304對準并且直接位于多個導(dǎo)電區(qū)304上方的多個蝕刻掩蔽開ロ 338。換句話說，蝕刻掩蔽開ロ 338的圖案可以至少基本上對應(yīng)于下面的多個導(dǎo)電區(qū)304的圖案。圖4B例示可以通過蝕刻掉通過蝕刻掩蔽層334中的蝕刻掩蔽開ロ 338暴露的介電層330的區(qū)域而形成的半導(dǎo)體結(jié)構(gòu)410。介電層330的被蝕刻發(fā)部分在圖4B中用虛線例
/Jn ο更具體地，例如可以使用蝕刻處理去除介電層330的部分，以輔助介電層330的表面的平坦化。例如，如圖4B的箭頭344所例示，可以采用各向同性或者各向異性等離子蝕刻處理進行蝕刻。在特定實施方式中，可以利用反應(yīng)離子蝕刻或者電感耦合等離子蝕刻進行等離子蝕刻處理。蝕刻處理可以包括選擇性地蝕刻第三層330c的暴露部分330c'直至第二層330b的部分330b'露出為止，接下來選擇性地蝕刻第二層330b (蝕刻停止層)的暴露部分330b'直至第一介電材料層330a的部分330a'露出為止。介電材料層330a、330b和330c的成分以及蝕刻化學(xué)物質(zhì)可以被選擇為允許選擇性地蝕刻各介電材料層330a、330b和330c (BP,優(yōu)選地去除一個層同時下面的層被較不明顯地蝕刻)。在本發(fā)明的特定實施方式中，第一介電材料層330a和第三介電材料層330c可以包括氧化硅，并且第二層(蝕刻停止層)可以包括氮化硅。本領(lǐng)域已知的是，通過對蝕刻エ藝和蝕刻化學(xué)過程的選擇，氧化硅可以相對于氮化硅優(yōu)先被等離子蝕刻，并且反之亦然。對于選擇性蝕刻處理的更詳細描述，例如可以參見the publication of Van Roosmalen etal.，1991，entitled“Dry etching for VLSI, Plenum Press, New York。對于濕法化學(xué)過程，已知特定的基于氫氟酸(HF)的蝕刻溶液相對于氮化硅選擇性地蝕刻氧化硅，而已知特定的基于磷酸(H3PO4)的蝕刻溶液相對于硅氧化物選擇性地蝕刻硅氮化物。當去除介電層330的被選擇的暴露部分時，可以采用本領(lǐng)域已知的方法去除蝕刻掩蔽層334的剩余部分。圖4C例示可以通過拋光穿過第三介電材料層330c的厚度直至露出剰余的第二層330b (蝕刻停止層)而形成的半導(dǎo)體結(jié)構(gòu)420。在特定實施方式中，可以利用化學(xué)機械拋光(CMP)處理來進行第三介電材料層330c的拋光?？梢匀绫绢I(lǐng)域已知的那樣來選擇包括漿研磨劑的組成和化學(xué)過程的CMP處理條件，從而可以選擇性地去除第三介電材料層330c，從而使得暴露第二層330b。當拋光穿過第三層330c的厚度直至第二層330b (蝕刻停止層)露出為止時，也可以通過例如利用選擇性的蝕刻處理去除第二層330b的剰余部分。在本發(fā)明的特定實施方式中，如圖4C中箭頭344'所示，可以通過等離子蝕刻處理 選擇性地蝕刻第二層330b。這樣的等離子蝕刻處理可以包括，例如，先前描述的選擇性反應(yīng)離子蝕刻處理或者電感耦合等離子蝕刻エ藝。如前所述，第二層330b (蝕刻停止層)可以包括氮化硅，而第一介電材料層330a可以包括氧化硅。因此，用來去除第二層330b的等離子蝕刻處理可以對具有硅氧化物具有對于硅氮化物的選擇性，從而相對于第一介電材料層330a的硅氧化物材料優(yōu)先去除第二層330b的硅氮化物材料。如圖4D-圖4F所示，后續(xù)處理可以以類似于先前參照圖3D-圖3F描述的方式進行。簡而言之，圖4D例示可以通過拋光穿過剩余的第三介電材料層330c的厚度直至第二層330b (蝕刻停止層)露出為止，并且接下來選擇性地蝕刻剩余的第二層330b直至第一介電材料層330a(基本上類似于圖3D的介電層330)露出而形成的半導(dǎo)體結(jié)構(gòu)430。圖4E例示可以通過進ー步平坦化第一介電材料層330a的表面332'以產(chǎn)生進ー步平坦化的介電表面332''而從圖4D的半導(dǎo)體結(jié)構(gòu)430形成的半導(dǎo)體結(jié)構(gòu)440?？梢詧?zhí)行如圖4E中的箭頭346所示的包括等離子平滑化和活化的進ー步的處理以實現(xiàn)平坦表面332''的想要的表面化學(xué)性質(zhì)和平滑度。如圖4F中所示，可以通過如以上參考圖3F所詳細描述地將另一半導(dǎo)體結(jié)構(gòu)322附接(例如，鍵合)到半導(dǎo)體結(jié)構(gòu)316而形成半導(dǎo)體結(jié)構(gòu)460。示例現(xiàn)在描述非限制性示例以示出本發(fā)明的具體實施方式
。應(yīng)當理解的是，在下述示例中，參數(shù)、材料、結(jié)構(gòu)等只是為了示出性目的而提供的，并且不限制本發(fā)明的實施方式。參照圖3A，提供了已處理半導(dǎo)體結(jié)構(gòu)316，其包括互補金屬氧化物半導(dǎo)體器件襯底306，其包括多個器件結(jié)構(gòu)，該多個器件結(jié)構(gòu)例如包括場效應(yīng)晶體管。導(dǎo)電區(qū)304包括諸如鉭的屏障材料以及包括例如銅的電極材料。通過用于去除已處理半導(dǎo)體結(jié)構(gòu)316的部分316' (如圖3A中虛線所示)的CMP形成多個破損區(qū)312。參照圖3B，在非平坦表面314上方共形地沉積介電層330。介電層330包括在150-400°C之間的溫度通過等離子增強化學(xué)氣相沉積(PECVD)沉積的ニ氧化硅(SiO2)。用于PECVD沉積的前驅(qū)物可以包括硅烷(SiH4)、正硅酸こ酯(TEOS)、氧(O2)、氫(H2)和ー氧化ニ氮(N20)。介電層330的平均厚度D1大于非平坦表面314的最大峰谷距離PVmax。在本發(fā)明的一些實施方式中，D1可以大于大約lOOnm。在本發(fā)明的其它實施方式中,D1可以大于大約 I μ m。
參照圖3C，介電層330涂覆有包括正對比度感光聚合物的蝕刻掩蔽層334。使用利用多個導(dǎo)電區(qū)304的圖案的負像構(gòu)圖的光刻掩模對蝕刻掩蔽層334進行構(gòu)圖。當曝光和顯影時，直接在多個導(dǎo)電區(qū)304的上方形成多個掩蔽開ロ 338。接下來，在反應(yīng)離子蝕刻處理中，介電層330的通過掩蔽開ロ 338暴露的部分被暴露到基于氟的蝕刻等離子334，以去除介電層330的通過掩蔽開ロ 338暴露的部分。然后可以去除蝕刻掩蔽層334。參照圖3D，通過CMP處理拋光介電層330的表面332'，以提供圖3E的進ー步平坦化的表面332''。除了 CMP拋光處理之外，介電層330的表面332''暴露于氧等離子中，以提供具有適于后續(xù)被附接到半導(dǎo)體結(jié)構(gòu)的rms粗糙度的表面332''?？梢酝ㄟ^將半導(dǎo)體結(jié)構(gòu)340放到反應(yīng)離子蝕刻器(RIE)中并且讓表面332''經(jīng)受氧等離子來進行等離子平滑處理。RIE室可以被設(shè)定為大約50mTorr的壓力，同時可以使用氧氣作為氧的來源。進入RIE室的氧氣的流量可以是大約30sCCm。等離子自偏壓可以在-60V到-360V之間變化。參照圖3F，半導(dǎo)體結(jié)構(gòu)322包括硅襯底，其包括包含ニ氧化硅(SiO2)的鍵合輔助 層350。將具有SiO2鍵合輔助層350的硅襯底322與半導(dǎo)體結(jié)構(gòu)340的表面332'' (圖3E)緊密接觸。在SiO2鍵合輔助層350和介電層330的鍵合表面332''之間形成鍵合界面352。由于這些實施方式僅是本發(fā)明實施方式的示例，所以以上描述的本發(fā)明的實施方式并不限制本發(fā)明的范圍，本發(fā)明的范圍由所附的權(quán)利要求及其法律上的等同物限定。任何等同實施方式均g在位于本發(fā)明的范圍內(nèi)。事實上，根據(jù)說明書，除了這些在此示出和描述的，諸如所描述的要素的替選的有用組合的對本發(fā)明的各種修改對于本領(lǐng)域技術(shù)人員而言將是明顯的。這些修改也g在落入所附的權(quán)利要求的范圍內(nèi)。此處所用的標題和圖例僅是為了清楚和方便。
權(quán)利要求
1.一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括以下步驟 在已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面上方形成介電層，所述非平坦表面包括多個導(dǎo)電區(qū)和多個非導(dǎo)電區(qū)； 在所述介電層上方形成掩蔽層，并且設(shè)置延伸穿過直接位于所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面的所述多個導(dǎo)電區(qū)中的至少一些導(dǎo)電區(qū)上方的所述掩蔽層的多個掩蔽開Π ； 對所述介電層的與所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面相反的一側(cè)上的表面進行平坦化以形成平坦化表面，其中，對所述介電層的表面進行平坦化的步驟包括 蝕刻通過延伸穿過所述掩蔽層的所述多個掩蔽開口暴露的所述介電層的區(qū)域，以及 在蝕刻所述介電層的所述區(qū)域之后對所述介電層的所述表面進行拋光；以及 將半導(dǎo)體結(jié)構(gòu)附接到所述介電層的所述平坦化表面。
2.根據(jù)權(quán)利要求I所述的方法，其中，形成所述掩蔽層的步驟還包括將所述多個掩蔽開口構(gòu)圖為至少基本上對應(yīng)于所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面的所述多個導(dǎo)電區(qū)的圖案。
3.根據(jù)權(quán)利要求I所述的方法，所述方法還包括對所述已處理半導(dǎo)體結(jié)構(gòu)的表面進行拋光以形成所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面。
4.根據(jù)權(quán)利要求I所述的方法，其中，形成所述介電層的步驟還包括在所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面上方沉積一層或多層硅氧化物、硅氮化物及其混合物中的至少一種。
5.根據(jù)權(quán)利要求I到4中任意一項所述的方法，其中，形成所述介電層的步驟還包括 在所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面上方設(shè)置第一介電材料； 在所述第一介電材料的與所述已處理半導(dǎo)體結(jié)構(gòu)相反的一側(cè)上在所述第一介電材料上方設(shè)置蝕刻停止層；以及 在所述蝕刻停止層的與所述蝕刻停止層相反的一側(cè)上在所述蝕刻停止層上方設(shè)置第二介電材料。
6.根據(jù)權(quán)利要求5所述的方法，其中，對通過所述多個掩蔽開口暴露的所述介電層的區(qū)域進行蝕刻的步驟還包括 選擇性地蝕刻所述第二介電材料的暴露部分，并且暴露所述蝕刻停止層的多個部分；以及 選擇性地蝕刻所述蝕刻停止層的暴露部分，并且暴露所述第一介電材料的多個部分。
7.根據(jù)權(quán)利要求5所述的方法，其中，對所述介電層進行平坦化以形成所述平坦化表面的步驟還包括 拋光穿過所述第二介電材料的剩余部分，并且暴露所述蝕刻停止層的剩余部分；以及 選擇性地蝕刻所述蝕刻停止層的所述剩余部分。
8.根據(jù)權(quán)利要求5所述的方法，其中，對所述介電層的表面進行拋光的步驟包括對所述第一介電材料的表面進行拋光。
9.根據(jù)權(quán)利要求I到4中任意一項所述的方法，其中，形成所述介電層的步驟包括在低于約400°C的溫度使用等離子輔助化學(xué)氣相沉積處理來沉積所述介電層。
10.根據(jù)權(quán)利要求I到4中任意一項所述的方法，其中，形成所述介電層的步驟還包括將所述介電層選擇為具有大于所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面的最大峰谷值的平均層厚度。
11.根據(jù)權(quán)利要求I到4中任意一項所述的方法，其中，對所述介電層的區(qū)域進行蝕刻的步驟包括使用等離子蝕刻處理來蝕刻所述介電層的所述區(qū)域。
12.根據(jù)權(quán)利要求I到4中任意一項所述的方法，其中，對所述介電層的所述表面進行拋光的步驟包括對所述介電層的所述表面進行化學(xué)機械拋光。
13.根據(jù)權(quán)利要求I到4中任意一項所述的方法，其中，將半導(dǎo)體結(jié)構(gòu)附接到所述介電層的所述平坦化表面的步驟還包括將所述半導(dǎo)體結(jié)構(gòu)直接分子鍵合到所述介電層的所述平坦化表面。
14.一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括 覆蓋在已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面上方的介電層，所述非平坦表面包括多個導(dǎo)電區(qū)和多個非導(dǎo)電區(qū)，以及 在所述介電層的與所述已處理半導(dǎo)體結(jié)構(gòu)相反的一側(cè)上覆蓋所述介電層的掩蔽層，所述掩蔽層包括延伸穿過直接位于所述非平坦表面的所述導(dǎo)電區(qū)中的至少一些導(dǎo)電區(qū)的上方的所述掩蔽層的多個掩蔽開口。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層包括三層或者更多層介電材料，所述介電材料包括第一介電材料、蝕刻停止層和第二介電材料。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體結(jié)構(gòu)，其中，所述蝕刻停止層被布置在所述第一介電材料和所述第二介電材料之間。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體結(jié)構(gòu)，其中，所述蝕刻停止層包括硅氮化物，所述第一介電材料和所述第二介電材料包括娃氧化物。
18.根據(jù)權(quán)利要求15所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一介電材料具有大于所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面的最大峰谷距離的平均厚度。
19.根據(jù)權(quán)利要求14到18中任意一項所述的半導(dǎo)體結(jié)構(gòu)，其中，所述已處理半導(dǎo)體結(jié)構(gòu)包括多個半導(dǎo)體器件，所述多個半導(dǎo)體器件包括電子器件、光電子器件、光伏器件和微電子機械器件中的一種或更多種。
20.根據(jù)權(quán)利要求14到18中任意一項所述的半導(dǎo)體結(jié)構(gòu)，其中，所述介電層具有大于所述已處理半導(dǎo)體結(jié)構(gòu)的所述非平坦表面的最大峰谷距離的平均厚度。
全文摘要
本發(fā)明提供了用于制造半導(dǎo)體結(jié)構(gòu)的方法和結(jié)構(gòu)，并且特別地提供了用于形成具有改進的平坦度以實現(xiàn)包括已處理半導(dǎo)體結(jié)構(gòu)和多個鍵合半導(dǎo)體層的鍵合半導(dǎo)體結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)。用于形成半導(dǎo)體結(jié)構(gòu)的方法包括在已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面上方形成介電層，對介電層的與已處理半導(dǎo)體結(jié)構(gòu)相反的一側(cè)上的表面進行平坦化，以及將半導(dǎo)體結(jié)構(gòu)附接到介電層的平坦化表面。半導(dǎo)體結(jié)構(gòu)包括覆蓋在已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面上方的介電層，以及在介電層的與已處理半導(dǎo)體結(jié)構(gòu)相反的一側(cè)上覆蓋介電層的掩蔽層。掩蔽層包括位于已處理半導(dǎo)體結(jié)構(gòu)的非平坦表面的導(dǎo)電區(qū)上方的多個掩蔽開口。
文檔編號H01L21/3105GK102859681SQ201180007701
公開日2013年1月2日 申請日期2011年1月4日 優(yōu)先權(quán)日2010年2月4日
發(fā)明者瑪麗亞姆·薩達卡, R·艾奧努特 申請人:索泰克公司