專利名稱：多通道ldmos器件的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及半導體功率器件技術(shù)領(lǐng)域，尤其涉及多通道LDMOS器件。
背景技術(shù)：
隨著微電子技術(shù)的高速發(fā)展，高壓BCD工藝已廣泛應(yīng)用于LED驅(qū)動、開關(guān)電源等模擬電路領(lǐng)域。其中功率管主要采用橫向雙擴散MOS器件(Lateral Double-diffused M0SFET)，在滿足其耐壓要求的前提下降低其比導通電阻(導通電阻X面積)成為高壓BCD 工藝發(fā)展的主要方向。傳統(tǒng)LDMOS采用單resurf (reduced surface field，降低表面場) 或者2倍resurf技術(shù)，隨著現(xiàn)代模擬電路的飛速發(fā)展，這種結(jié)構(gòu)越來越不能滿足芯片設(shè)計者對小面積高可靠性的芯片的要求。對此有人提出了 SJ(Super Junction，超級阱)DM0S， 但這種結(jié)構(gòu)對工藝要求較高，國際上只有極少數(shù)公司能夠制造出此類器件；另一類應(yīng)用較多的功率器件VDMOS需要制備外延和薄片等特殊技術(shù)，成本較高，制造周期較長；此外具有較小導通電阻的IGBT等器件受其關(guān)斷速度慢、開啟電壓高、可靠性較差、集成較為復雜等因素制約也很少用在高壓B⑶工藝領(lǐng)域。另外，美國Power htegrations公司提出了一種利用雙通道來降低導通電阻的LDM0S，這種結(jié)構(gòu)利用2. 5倍resurf技術(shù)，可形成雙通道 LDM0S，其比導通電阻比目前常用的2倍resurf LDMOS降低了 30%左右。圖1是傳統(tǒng)2倍resurf LDMOS晶體管的結(jié)構(gòu)示意圖。如圖1所示，傳統(tǒng)2倍resurf LDMOS僅有一個導電通路，，見圖1中阱3a下方的漂移區(qū)2a，襯底區(qū)域Ia和阱3a的目的都是為了幫助漂移區(qū)加耗盡，這就是2倍resurf原理，提高漂移區(qū)加的濃度可以減少其導通電阻，但當其濃度達到一定值時漂移區(qū)加無法靠Ia和3a耗盡，此時耐壓下降，達不到應(yīng)用要求。圖2是現(xiàn)有技術(shù)中雙通道LDMOS晶體管的結(jié)構(gòu)示意圖。如圖2所示，雙通道結(jié)構(gòu)的LDMOS與圖1所示的2倍resurf LDMOS的區(qū)別在于，阱北由表面埋入到體內(nèi)，這樣電流通路就有兩個通道，與圖1相比LDMOS多出了一個高濃度的表面通道，當兩種結(jié)構(gòu)的漂移區(qū)擁有相同劑量條件下，圖2所示結(jié)構(gòu)的導通電阻比圖1所示結(jié)構(gòu)的小。此外由于圖2具有兩個通道，其漂移區(qū)2b更容易被耗盡，當滿足相同高耐壓條件時，圖2所示結(jié)構(gòu)的漂移區(qū)2b 可以具有更高的濃度，這樣其導通電阻也就更小，這就是2. 5倍resurf原理。但LDMOS的導通電阻仍有降低的空間。

實用新型內(nèi)容本實用新型要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)中LDMOS的導通電阻或耐壓達不到應(yīng)用要求的缺陷，提供一種具有低導通電阻和高耐壓的多通道LDM0S，同時針對現(xiàn)有技術(shù)中制備具有低導通電阻和高耐壓的多通道LDMOS的工藝較復雜的缺陷，提供一種工藝步驟簡單且對工藝設(shè)備要求不高的多通道LDMOS器件。本實用新型解決其技術(shù)問題所采用的技術(shù)方案是提供一種多通道LDM0S，包括位于襯底中的源區(qū)、漏區(qū)、柵介質(zhì)層、場氧化層、金屬前介質(zhì)、漂移區(qū)、襯底阱接觸區(qū)、襯底阱、源極金屬和漏極金屬，所述襯底阱與所述漂移區(qū)間無間隔，所述漂移區(qū)的導電類型與所述多通道LDMOS的溝道導電類型相同，所述襯底阱的導電類型與所述多通道LDMOS的溝道導電類型相反，還包括埋層條陣列，所述埋層條陣列包括至少一排橫向排布的多個第一埋層條，所述埋層條陣列位于所述場氧化層下方、被所述漂移區(qū)包圍且距離所述場氧化層一段距離，所述第一埋層條的導電類型與所述多通道 LDMOS的溝道導電類型相反。本實用新型一種多通道LDMOS中，還包括位于所述襯底阱下且與所述襯底阱接觸的埋層，所述埋層與所述第一埋層條的導電類型相同。本實用新型一種多通道LDMOS中，所述埋層條陣列還包括至少一排與所述多個第一埋層條相對應(yīng)的多個第二埋層條，每排中的所述多個第一埋層條和所述多個第二埋層條相間排布，且所述第二埋層條與所述第一埋層條的導電類型相反。本實用新型一種多通道LDMOS中，所述多通道LDMOS的溝道的導電類型為η型，所述第一埋層條為P型。本實用新型一種多通道LDMOS中，所述多通道LDMOS的溝道的導電類型為ρ型，所述第一埋層條為η型。本實用新型多通道LDMOS器件的有益效果為通過增加埋層條陣列增加了 LDMOS 中的導電通道，進而降低了 LDMOS的比導通電阻，提高了 LDMOS的耐壓值。由該LDMOS器件構(gòu)成的高壓功率集成電路可用于消費類電子、顯示驅(qū)動等多種產(chǎn)品中。

下面將結(jié)合附圖及實施例對本實用新型作進一步說明，附圖中圖1是傳統(tǒng)2倍resurf LDMOS晶體管的結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)中雙通道LDMOS晶體管的結(jié)構(gòu)示意圖；圖3是根據(jù)本實用新型一個實施例的高壓多通道LDMOS晶體管的剖面示意圖；圖4是根據(jù)本實用新型一個實施例的高壓多通道LDMOS晶體管的結(jié)構(gòu)示意圖；圖5是根據(jù)本實用新型另一個實施例的高壓多通道LDMOS晶體管的結(jié)構(gòu)示意圖；圖6是根據(jù)本實用新型另一個實施例的高壓多通道LDMOS晶體管的結(jié)構(gòu)示意圖；圖7-12是根據(jù)本實用新型一個實施例的B⑶工藝下形成多通道LDMOS晶體管的剖面示意圖；圖13是根據(jù)本實用新型一個實施例的B⑶工藝下多通道LDMOS晶體管的制備方法的流程圖；圖14是利用三維仿真軟件silvaco對本實用新型多通道LDMOS晶體管進行仿真的仿真結(jié)構(gòu)圖；圖15是傳統(tǒng)2倍resurf LDMOS晶體管、2. 5倍resurf雙通道LDMOS與本實用新型多通道LDMOS晶體管的耐壓曲線圖；圖16是傳統(tǒng)2倍resurf LDMOS晶體管、2. 5倍resurf雙通道LDMOS與本實用新型多通道LDMOS晶體管的IV特性仿真圖。
具體實施方式
[0025]為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以釋本實用新型，并不用于限定本實用新型。圖4是根據(jù)本實用新型一個實施例的高壓多通道LDMOS晶體管的結(jié)構(gòu)示意圖，圖 3示出了該實施例的剖面示意圖。在本實施例中，高壓多通道LDMOS晶體管位于襯底1中， 包括漂移區(qū)2、襯底阱7、襯底阱接觸區(qū)4、源區(qū)5、漏區(qū)6、柵介質(zhì)層10、源極金屬8、漏極金屬 9、場氧化層11、金屬前介質(zhì)12和埋層條陣列，埋層條陣列又包括一排橫向排布的多個第一埋層條3A。另外，多通道LDMOS晶體管還可以包括與包含多個第一埋層條3A的埋層條排相對應(yīng)的埋層3B。襯底阱7與漂移區(qū)2間無間隔，漂移區(qū)2的導電類型與多通道LDMOS的溝道導電類型相同，襯底阱7的導電類型與多通道LDMOS的溝道導電類型相反。漏區(qū)6位于漏極金屬9下、被漂移區(qū)2包圍。源區(qū)5和襯底阱接觸區(qū)4并排處于源極金屬8下、被襯底阱7包圍。柵介質(zhì)層10處于柵氧化層11上，且柵介質(zhì)層10、源極金屬8和漏極金屬9間通過金屬前介質(zhì)層12相互隔離。埋層條陣列位于場氧化層11下方、被漂移區(qū)2包圍且距離場氧化層11 一段距離，第一埋層條3A的導電類型與多通道LDMOS的溝道導電類型相反。 埋層3B位于襯底阱7下且與襯底阱7接觸，埋層:3B與第一埋層條3A的導電類型相同。多通道LDMOS晶體管可以是n_LDM0S晶體管，也可以是p_LDM0S晶體管。當多通道LDMOS晶體管是n-LDMOS時，襯底1為ρ型，第一埋層條3Α為ρ型，漂移區(qū)2為η型，襯底阱7為ρ型，源區(qū)5和漏區(qū)6均為η型，襯底阱接觸區(qū)4與襯底阱7的導電類型相同為ρ 型。當多通道LDMOS晶體管是p-LDMOS時，襯底1為η型，第一埋層條3Α為η型，漂移區(qū)2 為P型，襯底阱7為η型，源區(qū)5和漏區(qū)6均為ρ型，襯底阱接觸區(qū)4與襯底阱7的導電類型相同為η型。本實用新型提供的多通道LDMOS是一種橫向?qū)щ姷墓β势骷?，在圖2所示的雙通道結(jié)構(gòu)的基礎(chǔ)上，將埋層阱做成了條狀。條狀結(jié)構(gòu)的埋層阱可以通過版圖實現(xiàn)，即在版圖上將埋層阱3對應(yīng)區(qū)域做成條狀，條寬0. 5um-l. 5um,間隔0. 5um_l. 5um。由于第一埋層條3A 可以在X、Y、Z方向同時耗盡，具有更強的耗盡能力，因此形成3D resurf結(jié)構(gòu)，此時由于埋層阱做成條狀后空出了一半的漂移區(qū)2，使得電流通道較圖3所示結(jié)構(gòu)更多，可以具有更小的導通電阻。同時，襯底阱7下埋層;3B的引入可以提高LDMOS的開態(tài)耐壓，使其具有更大的安全工作區(qū)。圖5是根據(jù)本實用新型另一個實施例的高壓多通道LDMOS晶體管的結(jié)構(gòu)示意圖。 在本實施例中，高壓多通道LDMOS晶體管位于襯底1中，包括漂移區(qū)2、襯底阱7、襯底阱接觸區(qū)4、源區(qū)5、漏區(qū)6、柵介質(zhì)層10、源極金屬8、漏極金屬9、場氧化層11、金屬前介質(zhì)12和埋層條陣列，埋層條陣列又包括N排埋層條排(N為任意大于等于1的自然數(shù))，其中每排埋層條排包括橫向排布的多個第一埋層條3A，且每個埋層條排間有一定間隔。另外，多通道LDMOS晶體管還可以包括與每個埋層條排相對應(yīng)的埋層:3B。襯底阱7與漂移區(qū)2間無間隔，漂移區(qū)2的導電類型與多通道LDMOS的溝道導電類型相同，襯底阱7的導電類型與多通道LDMOS的溝道導電類型相反。漏區(qū)6位于漏極金屬9下、被漂移區(qū)2包圍。源區(qū)5和襯底阱接觸區(qū)4并排處于源極金屬8下、被襯底阱7包圍。柵介質(zhì)層10處于柵氧化層11 上，且柵介質(zhì)層10、源極金屬8和漏極金屬9間通過金屬前介質(zhì)層12相互隔離。埋層條陣列位于場氧化層11下方、被漂移區(qū)2包圍且距離場氧化層11 一段距離，第一埋層條3A的
5導電類型與多通道LDMOS的溝道導電類型相反。埋層:3B位于襯底阱7下且與襯底阱7接觸，埋層3B與第一埋層條3A的導電類型相同。多通道LDMOS晶體管可以是n-LDMOS晶體管，也可以是p_LDM0S晶體管。當多通道LDMOS晶體管是n-LDMOS時，襯底1為ρ型，第一埋層條3Α為ρ型，漂移區(qū)2為η型，襯底阱7為ρ型，源區(qū)5和漏區(qū)6均為η型，襯底阱接觸區(qū)4與襯底阱7的導電類型相同為ρ 型。當多通道LDMOS晶體管是p-LDMOS時，襯底1為η型，第一埋層條3Α為η型，漂移區(qū)2 為P型，襯底阱7為η型，源區(qū)5和漏區(qū)6均為ρ型，襯底阱接觸區(qū)4與襯底阱7的導電類型相同為η型。本實用新型提供的多通道LDMOS是一種橫向?qū)щ姷墓β势骷?，在圖4所示的多通道結(jié)構(gòu)的基礎(chǔ)上，將埋層條排縱向擴展，形成了更多的導電通道，可以具有更小的導通電阻，按照這種結(jié)構(gòu)原理，理論上可以制造出縱向N通道的LDMOS晶體管，其導通電阻可以無限降低。圖6是根據(jù)本實用新型另一個實施例的高壓多通道LDMOS晶體管的結(jié)構(gòu)示意圖。 在本實施例中，高壓多通道LDMOS晶體管位于襯底1中，包括漂移區(qū)2、襯底阱7、襯底阱接觸區(qū)4、源區(qū)5、漏區(qū)6、柵介質(zhì)層10、源極金屬8、漏極金屬9、場氧化層11、金屬前介質(zhì)12和埋層條陣列，埋層條陣列又包括至少一個埋層條排，每個埋層條排包括橫向排布的多個第一埋層條3Α和多個第二埋層條3’Α。另外，多通道LDMOS晶體管還可以包括與埋層條排相對應(yīng)的埋層3Β。襯底阱7與漂移區(qū)2間無間隔，漂移區(qū)2的導電類型與多通道LDMOS的溝道導電類型相同，襯底阱7的導電類型與多通道LDMOS的溝道導電類型相反。漏區(qū)6位于漏極金屬9下、被漂移區(qū)2包圍。源區(qū)5和襯底阱接觸區(qū)4并排處于源極金屬8下、被襯底阱7包圍。柵介質(zhì)層10處于柵氧化層11上，且柵介質(zhì)層10、源極金屬8和漏極金屬9間通過金屬前介質(zhì)層12相互隔離。埋層條陣列位于場氧化層11下方、被漂移區(qū)2包圍且距離場氧化層11 一段距離。在埋層條陣列中，每一埋層條排中，每個第一埋層條3Α和每個第二埋層條3’ A相間排布，且第一埋層條3Α的導電類型與多通道LDMOS的溝道導電類型相反，而第二埋層條3’Α與第一埋層條3Α的導電類型相反。盡管圖6中只示出了一排埋層條排，但這只是為了簡化說明，而不用于限制本實用新型，在本實用新型的實施例中可以包括任意合適層次的埋層條陣列。另外，埋層3Β位于襯底阱7下且與襯底阱7接觸，埋層:3Β與第一埋層條3Α的導電類型相同。多通道LDMOS晶體管可以是n-LDMOS晶體管，也可以是p-LDMOS晶體管。當多通道LDMOS晶體管是n-LDMOS時，襯底1為ρ型，第一埋層條3Α為ρ型，第二埋層條3’Α為η 型，漂移區(qū)2為η型，襯底阱7為ρ型，源區(qū)5和漏區(qū)6均為η型，襯底阱接觸區(qū)4與襯底阱 7的導電類型相同為ρ型。當多通道LDMOS晶體管是p-LDMOS時，襯底1為η型，第一埋層條3Α為η型，第二埋層條3’ A為ρ型，漂移區(qū)2為ρ型，襯底阱7為η型，源區(qū)5和漏區(qū)6 均為P型，襯底阱接觸區(qū)4與襯底阱7的導電類型相同為η型。本實用新型提供的多通道LDMOS是一種橫向?qū)щ姷墓β势骷趫D4和5所示的多通道結(jié)構(gòu)的基礎(chǔ)上，增加了第二埋層條3’ Α，且第二埋層條3’ A與第一埋層條3Α的導電類型相反，因而在滿足相同耐壓條件下，圖6所示結(jié)構(gòu)的多通道LDMOS可以具有比圖4和圖 5所示結(jié)構(gòu)更小的導通電阻。圖13是根據(jù)本實用新型一個實施例的B⑶工藝下多通道LDMOS晶體管的制備過
6程的流程圖。圖10所示的流程圖是參考圖5-12進行描述的。在圖5-13所示的實施例中， B⑶工藝下多通道LDMOS晶體管的制備方法開始于步驟Si。在步驟Sl中，如圖7所示，采用高能離子注入和高溫推結(jié)的方法在在襯底1中形成漂移區(qū)2，漂移區(qū)2的導電類型與待形成的多通道LDMOS的溝道導電類型相同。以 n-LDMOS為例，采用ρ型襯底l，p型襯底1的電阻率約為50-150歐姆 厘米，η型雜質(zhì)注入劑量約為2E12cm-2-5E12cm-2，推結(jié)溫度約為1200度，推結(jié)時間約為200分鐘-400分鐘。在步驟S2中，如圖8所示，進行有源區(qū)刻蝕并進行硅局部氧化形成場氧化層11。 場氧化層11的厚度約為5000A-7000A，場氧化層11可以顯著降低多通道LDMOS晶體管的表面電場。在步驟S3中，如圖9所示，采用高能離子注入的方法在在漂移區(qū)2中形成埋層條陣列，埋層條陣列包括至少一排橫向排布的多個第一埋層條3A，埋層條陣列位于場氧化層 11下方且距離場氧化層11 一段距離，第一埋層條3A的導電類型與多通道LDMOS的溝道的導電類型相反。條狀結(jié)構(gòu)的埋層阱可以通過版圖實現(xiàn)，即在版圖上將埋層阱3對應(yīng)區(qū)域做成條狀，條寬0. 5um-l. 5um，間隔0. 5um_l. 5um。以n-LDMOS為例，可以注入ρ型雜質(zhì)，該ρ型雜質(zhì)可以為硼，注入劑量約為lE12cm-2-4E12cm-2，注入能量約為900KeV_1500KeV。另外， 還可以形成埋層3B，埋層;3B位于襯底阱7下且與襯底阱7接觸，埋層:3B與第一埋層條3A 的導電類型相同。埋層3B和第一埋層條3A可以同時形成，也可以分步形成。在本實用新型的另一個實施例中，形成如圖5所示的多通道LDMOS晶體管時，需要通過不同注入能量的多次離子注入來實現(xiàn)，同時還要適當增加漂移區(qū)2的推結(jié)時間和漂移區(qū)2相應(yīng)雜質(zhì)的注入劑量以便漂移區(qū)2能夠包圍全部的埋層條陣列。以n-LDMOS為例，每增加一排埋層條，相應(yīng)的η型漂移區(qū)2的η型雜質(zhì)注入劑量提升lE12cm-2。在本實用新型的另一個實施例中，形成如圖6所示的多通道LDMOS晶體管時，還需要注入與形成第一埋層條3A的雜質(zhì)的導電類型相反的另一種雜質(zhì)以形成第二埋層條 3’ A0以n-LDMOS為例，還需要注入η型雜質(zhì)例如磷，注入劑量約為2Ε12-4Ε12，注入能量 900KeV-1500KeV，且每排中磷的注入劑量和注入能量與該排中硼的注入劑量和注入能量相對應(yīng)以便這兩種埋層條相間排布。在步驟S4中，如圖10所示，采用高能離子注入的方法在襯底1中形成襯底阱7，襯底阱7與漂移區(qū)2間無間隔，且襯底阱7的導電類型與多通道LDMOS的溝道導電類型相反。 以n-LDMOS為例，在ρ型襯底1中注入ρ型雜質(zhì)形成LDMOS的ρ型襯底阱7，ρ型雜質(zhì)劑量可以為 4E12cm-2-7E12cm-2。在步驟S5中，如圖10所示，形成柵介質(zhì)層10，柵介質(zhì)層10的一部分在襯底阱7的上方，另一部分在漂移區(qū)2的上方，柵介質(zhì)層的厚度約為30nm 60nm。在步驟S6中，如圖11所示，離子注入形成襯底阱接觸區(qū)4、源區(qū)5和漏區(qū)6。以 n-LDMOS為例，注入ρ型雜質(zhì)形成ρ型襯底阱接觸區(qū)4，注入η型雜質(zhì)形成η+源區(qū)5和η+ 漏區(qū)6，注入ρ型雜質(zhì)和η型雜質(zhì)的順序可顛倒。其中ρ型雜質(zhì)可以為硼，注入劑量約為 lE15cm-2-5E15cm-2，η型雜質(zhì)可以為磷，注入劑量約為lE15cm-2-5E15cm_2。在步驟S7中，如圖12所示，形成接觸孔、淀積形成金屬前介質(zhì)12并金屬化形成源極金屬8和漏極金屬9。其中，金屬前介質(zhì)的厚度約為7000A-15000A。金屬作為源端和漏端的場板對器件耐壓有很關(guān)鍵的作用。[0045]應(yīng)當理解，雖然上文涉及一些工藝參數(shù)，例如雜質(zhì)注入劑量、推結(jié)溫度、推結(jié)時間等，但舉這些例子僅僅為了解釋說明的目的，而不用于限制本實用新型，在本實用新型的各種實施例中，可以根據(jù)具體工藝環(huán)境、工藝材料、工藝設(shè)備等對這些工藝參數(shù)進行修改調(diào)整，而不脫離本實用新型的精神和范圍。圖14是利用三維仿真軟件silvaco對本實用新型多通道LDMOS晶體管進行仿真的仿真結(jié)構(gòu)圖。圖15是傳統(tǒng)2倍resurf LDMOS晶體管、2. 5倍resurf雙通道LDMOS與本實用新型多通道LDMOS晶體管的耐壓曲線圖。圖16是傳統(tǒng)2倍resurf LDMOS晶體管、2. 5 倍resurf雙通道LDMOS與本實用新型多通道LDMOS晶體管的IV特性仿真圖。從圖15和 16可以看出，本實用新型多通道LDMOS晶體管較傳統(tǒng)2倍resurf LDMOS晶體管和2. 5倍 resurf雙通道LDMOS具有更低的導通電阻和更高的耐壓。本實用新型提供了一種可與高壓B⑶工藝集成的多通道LDMOS及其制備方法。本實用新型通過高能離子注入方式增加了埋層條陣列，實現(xiàn)了多通道LDM0S。由于增加了導電通道，該結(jié)構(gòu)較傳統(tǒng)2倍resurf LDMOS的比導通電阻有明顯優(yōu)勢，由于把埋層結(jié)構(gòu)做成條狀比傳統(tǒng)雙通道LDMOS也具有一定優(yōu)勢。同時由于襯底阱71處引入埋層3B，使得本實用新型較傳統(tǒng)2倍resurf LDMOS和普通雙通道LDMOS在開態(tài)耐壓上也有一定優(yōu)勢。更重要的是給出了實現(xiàn)本實用新型結(jié)構(gòu)的具體工藝流程，該流程可與高壓BCD工藝集成，目前已用于實驗中。本實用新型的高壓半導體器件具有高耐壓(大于600v)、低比導通電阻、開關(guān)速度快、可靠性高、集成性好等特點，其中比導通電阻比傳統(tǒng)雙resurfLDMOS下降了 42%左右，比PI公司提出的傳統(tǒng)雙通道LDMOS結(jié)構(gòu)下降了 15%左右；其制造方法具有工藝步驟較為簡單、對工藝設(shè)備要求不高、具有較高的集成性和可靠性等特點。另外，本實用新型所提供的多通道結(jié)構(gòu)與同類型高壓功率器件相比，在器件結(jié)構(gòu)上具有有以下特點第一，較小的比導通電阻，較小的芯片面積；第二，高耐壓(大于600V) 且開關(guān)速度快，適合低頻、中頻及高頻應(yīng)用；第三，具有較寬的安全工作區(qū)，可靠性高等特點；第四，工藝制程上較為簡單，易于集成，該套制程正在應(yīng)用于一套高壓B⑶工藝和相關(guān)產(chǎn)品開發(fā)，并獲得初步成功，具有良好的集成性和兼容性。由該器件構(gòu)成的高壓功率集成電路可用于消費類電子、顯示驅(qū)動等多種產(chǎn)品中。雖然本實用新型是通過具體實施例進行說明的，本領(lǐng)域技術(shù)人員應(yīng)當明白，在不脫離本實用新型范圍的情況下，還可以對本實用新型進行各種變換及等同替代。另外，針對特定情形或材料，可以對本實用新型做各種修改，而不脫離本實用新型的范圍。因此，本實用新型不局限于所公開的具體實施例，而應(yīng)當包括落入本實用新型權(quán)利要求范圍內(nèi)的全部實施方式。
權(quán)利要求1.一種多通道LDM0S，包括位于襯底(1)中的源區(qū)(5)、漏區(qū)(6)、柵介質(zhì)層(10)、場氧化層(11)、金屬前介質(zhì)(12)、漂移區(qū)O)、襯底阱接觸區(qū)G)、襯底阱(7)、源極金屬(8)和漏極金屬(9)，所述襯底阱(7)與所述漂移區(qū)O)間無間隔，所述漂移區(qū)O)的導電類型與所述多通道LDMOS的溝道導電類型相同，所述襯底阱(7)的導電類型與所述多通道LDMOS 的溝道導電類型相反，其特征在于，還包括埋層條陣列，所述埋層條陣列包括至少一排橫向排布的多個第一埋層條(3A)，所述埋層條陣列位于所述場氧化層(11)下方、被所述漂移區(qū) (2)包圍且距離所述場氧化層(11) 一段距離，所述第一埋層條(3A)的導電類型與所述多通道LDMOS的溝道導電類型相反。
2.根據(jù)權(quán)利要求1所述的多通道LDM0S，其特征在于，還包括位于所述襯底阱(7)下且與所述襯底阱(7)接觸的埋層C3B)，所述埋層(3B)與所述第一埋層條(3A)的導電類型相同。
3.根據(jù)權(quán)利要求1或2所述的多通道LDM0S，其特征在于，所述埋層條陣列還包括至少一排與所述多個第一埋層條(3A)相對應(yīng)的多個第二埋層條(3’A)，每排中的所述多個第一埋層條(3A)和所述多個第二埋層條(3’ A)相間排布，且所述第二埋層條(3’ A)與所述第一埋層條(3A)的導電類型相反。
4.根據(jù)權(quán)利要求3所述的多通道LDM0S，其特征在于，所述多通道LDMOS的溝道的導電類型為η型，所述第一埋層條(3Α)為ρ型。
5.根據(jù)權(quán)利要求3所述的多通道LDM0S，其特征在于，所述多通道LDMOS的溝道的導電類型為P型，所述第一埋層條(3Α)為η型。
專利摘要本實用新型公開了多通道LDMOS器件。一種多通道LDMOS，包括位于襯底1中的源區(qū)5、漏區(qū)6、柵介質(zhì)層10、場氧化層11、金屬前介質(zhì)12、漂移區(qū)2、襯底阱接觸區(qū)4、襯底阱7、源極金屬8和漏極金屬9，所述襯底阱7與所述漂移區(qū)2間無間隔，所述漂移區(qū)2的導電類型與所述多通道LDMOS的溝道導電類型相同，所述襯底阱7的導電類型與所述多通道LDMOS的溝道導電類型相反，還包括埋層條陣列，所述埋層條陣列包括至少一排橫向排布的多個第一埋層條3A，所述埋層條陣列位于所述場氧化層11下方、被所述漂移區(qū)2包圍且距離所述場氧化層11一段距離，所述第一埋層條3A的導電類型與所述多通道LDMOS的溝道導電類型相反。本實用新型有效降低了LDMOS晶體管的導通電阻。
文檔編號H01L29/10GK202205754SQ20112037484
公開日2012年4月25日 申請日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者毛焜 申請人:深圳市聯(lián)德合微電子有限公司