兩端子多通道esd器件及其方法
【專利摘要】本發(fā)明涉及兩端子多通道ESD器件及其方法。在一個(gè)實(shí)施方式中該方法包括：形成上覆于半導(dǎo)體基底的第一半導(dǎo)體層；形成多個(gè)二極管，且使每個(gè)二極管的至少一部分在所述第一半導(dǎo)體層內(nèi)；形成延伸通過所述第一半導(dǎo)體層的多個(gè)第一阻擋結(jié)構(gòu)，其中所述多個(gè)第一阻擋結(jié)構(gòu)的分開的阻擋結(jié)構(gòu)圍繞所述多個(gè)二極管中的每個(gè)二極管的周界，以禁止電流在所述多個(gè)二極管之間橫向流過所述第一半導(dǎo)體層；以及形成從所述第一半導(dǎo)體層內(nèi)延伸到所述半導(dǎo)體基底中的導(dǎo)體。
【專利說明】兩端子多通道ESD器件及其方法
[0001]本分案申請是基于申請?zhí)枮?00910173120.0，申請日為2009年9月7日，發(fā)明名稱為“兩端子多通道ESD器件及其方法”的中國專利申請的分案申請。
[0002]相關(guān)申請的交叉引用
[0003]本申請涉及題目為“MULT1-CHANNELESD DEVICE AND METHOD THEREFOR”的、具有200810214420.4的申請序列號、具有共同受讓人、公共發(fā)明人和發(fā)明人Salih等人的以前提交的申請，其由此在這里通過引用被并入。
【技術(shù)領(lǐng)域】
[0004]本發(fā)明大體涉及電子學(xué)，尤其是涉及形成半導(dǎo)體器件的方法及結(jié)構(gòu)。
【背景技術(shù)】
[0005]過去，半導(dǎo)體工業(yè)利用各種方法和結(jié)構(gòu)來構(gòu)造靜電放電(ESD)保護(hù)器件。根據(jù)一個(gè)國際規(guī)范一通常稱為IEC61000-4-2(級2)的國際電工委員會(IEC)規(guī)范，希望ESD器件大約在I納秒內(nèi)對高輸入電壓和電流做出響應(yīng)(IEC的地址在瑞士的3，rue deVarembe, 1211Geneve20)o
[0006]一些現(xiàn)有的ESD器件使用齊納二極管和P-N結(jié)二極管來試圖提供ESD保護(hù)。通常，現(xiàn)有的ESD器件必須使低電容與具有尖銳的擊穿電壓特性折衷。需要尖銳的擊穿電壓特性為ESD器件提供低箝位電壓。在大多數(shù)情況下，器件結(jié)構(gòu)具有通常大于約I到6皮法拉的高電容。高電容限制了 ESD器件的響應(yīng)時(shí)間。一些現(xiàn)有的ESD器件工作在穿通模式中，穿通模式要求器件有通常小于約2微米厚的非常薄和精確受控的外延層，并要求在外延層中的低摻雜。這些結(jié)構(gòu)通常使精確地控制ESD器件的箝位電壓很難，特別是很難控制低箝位電壓，例如小于約10伏(IOV)的電壓。在1999年3月9日發(fā)布給Bin Yu等人的美國專利號5，880，511種公開了這樣的ESD器件的一個(gè)例子。另一 ESD器件利用垂直MOS晶體管的體區(qū)來在與下面外延層的界面處形成齊納二極管。用于ESD器件的摻雜分布和深度導(dǎo)致高電容和慢響應(yīng)時(shí)間。此外，很難控制在薄層中的輕摻雜水平，這使控制ESD器件的擊穿電壓很難。在2007年3月29日出版的發(fā)明人MadhurBobde的美國專利申請?zhí)?007/0073807中公開了這樣的ESD器件的例子。
[0007]常常希望構(gòu)造具有兩個(gè)端子的ESD器件，以便ESD器件可組裝在兩端子半導(dǎo)體封裝中。
[0008]因此，期望有一種靜電放電(ESD)器件，其具有兩個(gè)端子，有低電容，有快的響應(yīng)時(shí)間，對正和負(fù)ESD事件起反應(yīng)，具有良好控制的箝位電壓，在制造中容易控制，并具有可在從低電壓到高電壓的范圍內(nèi)控制的箝位電壓。
【專利附圖】

【附圖說明】
[0009]圖1簡要示出根據(jù)本發(fā)明的靜電放電(ESD)保護(hù)器件的電路表示的一部分的實(shí)施方式；[0010]圖2示出根據(jù)本發(fā)明的圖1的ESD器件的實(shí)施方式的橫截面部分；
[0011]圖3到圖5示出在形成根據(jù)本發(fā)明的圖1的ESD器件的優(yōu)選方法中的一些步驟的不同的順序的階段；
[0012]圖6是根據(jù)本發(fā)明的圖1到圖5的ESD器件的實(shí)施方式的一部分的放大平面圖；
[0013]圖7是示出根據(jù)本發(fā)明的圖1到圖6的ESD器件的V-1特性的曲線；
[0014]圖8是示出根據(jù)本發(fā)明的圖1到圖7的ESD器件的一些載流子濃度的曲線；
[0015]圖9是示出根據(jù)本發(fā)明的圖1到圖8的ESD器件的可選實(shí)施方式的V_I特性的曲線.-^4 ，
[0016]圖10簡要示出又一靜電放電(ESD)保護(hù)器件的電路表示的一部分的實(shí)施方式，其為根據(jù)本發(fā)明的圖1到圖8的ESD器件的可選實(shí)施方式；
[0017]圖11是示出根據(jù)本發(fā)明的圖10的ESD器件的V-1特性的曲線；
[0018]圖12簡要示出根據(jù)本發(fā)明的另一靜電放電(ESD)保護(hù)器件的電路表示的一部分的實(shí)施方式；以及
[0019]圖13示出根據(jù)本發(fā)明的圖12的ESD器件的實(shí)施方式的橫截面部分。
[0020]為了說明的簡潔和清楚，附圖中的元件不一定按比例繪制，且不同圖中相同的參考數(shù)字表示相同的元件。此外，為了描述的簡單而省略了公知的步驟和元件的說明與細(xì)節(jié)。如這里所使用的載流電極表示器件中承載通過該器件的電流的一個(gè)元件，如MOS晶體管的源極或漏極、或雙極晶體管的集電極或發(fā)射極、或二極管的陰極或陽極；而控制電極表示器件中控制通過該器件的電流的元件，如MOS晶體管的柵極或雙極晶體管的基極。雖然這些器件在這里被解釋為某個(gè)N溝道或P溝道器件、或某個(gè)N型或P型摻雜區(qū)，但本領(lǐng)域中的普通技術(shù)人員應(yīng)該認(rèn)識到，依照本發(fā)明，互補(bǔ)器件也是可能的。本領(lǐng)域中的技術(shù)人員應(yīng)認(rèn)識到，這里使用的詞“在...的期間、在...同時(shí)、當(dāng)...的時(shí)候”不是表示一有啟動行為就會馬上發(fā)生行為的準(zhǔn)確術(shù)語，而是在被初始行為激起的反應(yīng)之間可能有一些微小但合理的延遲，例如傳播延遲。詞“大約”或“實(shí)質(zhì)上”的使用意指元件的值具有被預(yù)期非常接近于規(guī)定值或位置的參數(shù)。然而，如在本領(lǐng)域中所公知的，總是存在阻止值或位置確切地如規(guī)定的微小變化。本領(lǐng)域中完全確認(rèn)，直到約10% (且對于半導(dǎo)體摻雜濃度，直到20%)的變化是偏離確切地如所述的理想目標(biāo)的合理變化。為了附圖的清楚，器件結(jié)構(gòu)的摻雜區(qū)被示為一般具有直線邊緣和精確角度的角。但是，本領(lǐng)域的技術(shù)人員理解，由于摻雜物的擴(kuò)散和活化，摻雜區(qū)的邊緣一般不是直線，并且角可能不是精確的角度。
【具體實(shí)施方式】
[0021]圖1簡要示出靜電放電(ESD)保護(hù)器件或ESD器件10的一部分的實(shí)施方式，該ESD器件10具有低電容、快響應(yīng)時(shí)間，并可容易作為兩端子器件被組裝在兩端子半導(dǎo)體封裝內(nèi)。器件10包括兩個(gè)端子一第一端子11和第二端子12，并配置成提供端子11和12之間的雙向ESD保護(hù)。端子11和12中任一個(gè)可為輸入端子或輸出端子。輸出端子通常連接到受器件10保護(hù)的另一元件(未示出)。例如，端子11和12可連接在兩個(gè)電線之間，這兩個(gè)電線形成兩個(gè)電子設(shè)備之間的通信線或數(shù)據(jù)傳輸線，或端子12可用作輸出端子并連接到穩(wěn)壓電源(例如5V電源)的高側(cè)，端子11連接到電源的低側(cè)。端子11和12可被連接到兩端子半導(dǎo)體封裝例如S0D323或S0D923封裝的兩個(gè)端子。將器件10組裝到兩端子半導(dǎo)體封裝中便于使用器件10來代替現(xiàn)有的兩端子ESD器件。此外，器件10的配置允許器件10組裝到半導(dǎo)體封裝中，而與端子11或12中的哪個(gè)連接到封裝的哪個(gè)端子無關(guān)。這有利地消除了反向連接的組裝錯(cuò)誤，從而減少了組裝成本并降低了器件10的成本。器件10還配置成在端子11和12之間有低電容。器件10形成為將端子11和12之間形成的最大電壓限制到器件10的箝位電壓。此外，器件10形成有尖銳的膝點(diǎn)電壓或尖銳的擊穿電壓特性，該特性有助于精確地控制箝位電壓的值。低電容有助于給器件10提供快響應(yīng)時(shí)間。器件10包括多個(gè)控向二極管通道例如第一控向二極管通道，第一控向二極管通道包括第一控向二極管14、第二控向二極管21和齊納二極管18。第二控向二極管通道包括第三控向二極管20、第四控向二極管15和齊納二極管19。器件10還包括被示為二極管85和87的兩個(gè)背對背二極管。第一控向二極管14具有共同連接到端子11的陽極和連接到齊納二極管18的陰極的陰極。二極管18的陽極連接到第二控向二極管21的陽極。二極管21的陰極連接到端子12。類似地，第三控向二極管20的陽極連接到端子12和背對背二極管的二極管85的陽極。二極管20的陰極連接到齊納二極管19的陰極。二極管19的陽極連接到第四控向二極管15的陽極和背對背二極管的二極管87的陽極。二極管87的陰極連接到二極管85的陰極。二極管15的陰極連接到端子11。二極管14、15、20和21形成為具有低電容的P-N結(jié)二極管。
[0022]如果在端子11上接收到正靜電放電(ESD)事件，則端子11相對于端子12被強(qiáng)制到大正電壓。大正電壓使二極管14和21正向偏置并使二極管18以及二極管15、19和20反向偏置。當(dāng)端子11和12之間的電壓達(dá)到器件10的正閾值電壓(二極管14和21的正向電壓加上二極管18的齊納電壓)時(shí)，正電流(Ip)從端子11經(jīng)過二極管14流到二極管18，并經(jīng)過二極管18和21流到端子12。二極管18的尖銳的膝點(diǎn)電壓使二極管18將在端子11和12之間形成的最大電壓快速固定到二極管18的齊納電壓(加上二極管14和21的正向電壓)。如果在端子11上接收到負(fù)ESD事件，則端子11相對于端子12被強(qiáng)制到大負(fù)電壓。大負(fù)電壓使二極管20和15正向偏置并使二極管19以及二極管14、18和21反向偏置。當(dāng)端子11和12之間的電壓達(dá)到器件10的負(fù)閾值電壓(二極管20和15的正向電壓加上二極管19的齊納電壓)時(shí)，負(fù)電流(In)從端子12經(jīng)過二極管20流到二極管19，并經(jīng)過二極管19和15流到端子11。二極管19的尖銳的膝點(diǎn)電壓使二極管19將在端子11和12之間形成的最大電壓快速固定到二極管19的齊納電壓(加上二極管15和20的正向電壓)。
[0023]圖2不出ESD器件10的實(shí)施方式的一部分的橫截面視圖。二極管14、15、18、19、20和21以一般方式用箭頭標(biāo)識。如將在下文中進(jìn)一步看到的，器件10包括體半導(dǎo)體基底23，在基底23上形成隔離層24。導(dǎo)體層25在層24的表面上形成，以傳導(dǎo)電流Ip和In，如將在下文中進(jìn)一步看到的。隔離層24有助于將電流Ip和In控制在層25內(nèi)流動，并使二極管14、15、18、19、20和21與體半導(dǎo)體基底23隔離。半導(dǎo)體層33在層25上形成，以幫助形成二極管14、15,20和21。半導(dǎo)體區(qū)29在形成層33的摻雜物和層25的摻雜物的界面附近形成，以便幫助形成二極管18和19。
[0024]圖3到圖5示出在形成器件10的優(yōu)選方法中的一些步驟的不同的順序的階段。參考圖3，在該優(yōu)選實(shí)施方式中，體半導(dǎo)體基底23具有P型傳導(dǎo)性，且通常具有大約lX1019atoms/cm3且優(yōu)選地在大約IXlO19和lX1021atoms/cm3之間的摻雜濃度。隔離層24優(yōu)選地在基底23的表面上形成為N型外延層。層25在層24的表面上形成為P型外延層。層25的表面中將形成半導(dǎo)體區(qū)29的部分75摻雜有可在層25的表面上形成N型摻雜區(qū)的摻雜物。
[0025]參考圖4，在部分75被摻雜之后，層33在層25的表面上形成為N型外延層。在層33的形成期間，部分75中的摻雜物通常被激活以在層25和33之間的界面處形成摻雜的半導(dǎo)體區(qū)29。區(qū)29可延伸到層33和25中，或可在其它位置上形成，只要區(qū)29與例如層33形成P-N結(jié)。
[0026]隨后，形成多個(gè)阻擋結(jié)構(gòu)，例如隔離槽35、36、37和38 (圖2)，以便將層33中形成每個(gè)二極管14、15、20和21的部分彼此隔離。這些阻擋結(jié)構(gòu)具有的周界(例如在層33的表面處并垂直延伸到層33中的周界)圍繞每個(gè)相應(yīng)的二極管并防止電流從二極管14、15、20和21的任何一個(gè)橫向流通過層33，并迫使在這些二極管之間流動的任何橫向電流出現(xiàn)在層25內(nèi)。為了形成隔離槽35、36、37和38，掩模76例如二氧化硅或氮化硅層在層33上形成并被圖案化，以形成開口 77，槽35、36、37和38將在該開口處形成。開口 77用于形成延伸通過層33并進(jìn)入層25的開口。槽35和37的開口也延伸通過區(qū)29而進(jìn)入層25，使得槽35和37可減小橫向通過二極管18和19之間的區(qū)29的傳導(dǎo)，并減小與二極管15或21中的任一個(gè)的傳導(dǎo)。此外，槽35和37將區(qū)29分成將形成區(qū)29和層25之間的分開的P-N結(jié)的分開的區(qū)，從而使用區(qū)29來形成兩個(gè)齊納二極管18和19。在一些實(shí)施方式中，電解質(zhì)襯里30例如二氧化硅可沿著槽35、36、37和38的開口的側(cè)壁和底部形成。在其它實(shí)施方式中，沿著槽35、36、37和38的開口的底部除去(或不形成)電解質(zhì)襯里。襯里30有助于將每個(gè)槽35、36、37和38形成為隔離槽。為了附圖的清楚起見，襯里30被示為沿著開口的側(cè)面的線。
[0027]圖5示出在該方法中隨后的步驟之后的器件10。在形成槽35、36、37和38的開口之后，通常除去掩模76 (圖4)。其后，槽35、36、37和38的開口被填充有導(dǎo)體例如摻雜的多晶硅，以將開口形成為槽35、36、37和38。在一些實(shí)施方式中，可能必須在開口內(nèi)形成導(dǎo)體材料之后使層33的表面平面化。形成槽35、36、37和38的方法對本領(lǐng)域的技術(shù)人員是公知的。因?yàn)椴?5和37延伸通過區(qū)29，它們也減小了對準(zhǔn)容差，并使可靠地制造器件10更容易。每個(gè)槽35、36、37和38優(yōu)選地形成為多連通域，例如圓或封閉多邊形，其周界具有包圍層33的一部分的開口，因此，每個(gè)槽35、36、37和38可被視為多連通域。在多邊形的情況下，封閉多邊形的角優(yōu)選地是圓的。槽35、36、37和38每個(gè)都圍繞層33中將形成相應(yīng)的二極管14、15、20和21的那個(gè)部分。每個(gè)槽35、36、37和38可被視為最小化器件10的被封閉部分和其它部分之間的電耦合的阻擋結(jié)構(gòu)。
[0028]參考圖2和圖5，隨后形成導(dǎo)體槽或?qū)w60和阻擋結(jié)構(gòu)例如隔離槽57(圖2)。該阻擋結(jié)構(gòu)使器件10的二極管14、15和18-21與導(dǎo)體60隔離并與摻雜區(qū)63隔離。這阻止橫向電流通過層24、25和33中的任何一個(gè)從這些二極管的任何一個(gè)流到導(dǎo)體60 (或區(qū)63)。如將在下文中進(jìn)一步看到的，槽57用作隔離槽，其也阻止電流Ip和In在橫向流過層25時(shí)繞過電流預(yù)計(jì)將流經(jīng)的二極管。導(dǎo)體60便于形成從層33的頂表面到基底23的電連接。為了形成槽57和導(dǎo)體60，通常應(yīng)用并圖案化另一掩模79，以形成掩模79內(nèi)的開口 80，槽57和導(dǎo)體60將在該開口 80形成。掩模79通常類似于掩模76。開口 80用于形成從層33的表面延伸而通過層33、層25、層24并進(jìn)入基底23的開口。電解質(zhì)襯里58沿著槽57的開口的側(cè)壁而不是底部形成，以阻止槽57與層24、25和33電連接。在一些實(shí)施方式中，襯里58也可在開口的底部中形成。類似的電解質(zhì)襯里61沿著導(dǎo)體60的開口的側(cè)壁而不是底部形成，以阻止導(dǎo)體60與層24、25和33電連接。襯里61不在開口的底部中形成，以便導(dǎo)體60可與基底23電接觸。導(dǎo)體60的數(shù)量被選擇成提供與基底23的電連接的期望電阻率。本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識到，通常通過形成電介質(zhì)例如二氧化硅來在側(cè)壁和底部上形成襯里58和61，且可使用單獨(dú)的步驟移除底部的部分。
[0029]再次參考圖2，可隨后移除掩模79，且導(dǎo)體例如摻雜的多晶硅在槽57和導(dǎo)體60的開口內(nèi)形成，以將開口形成為槽57和導(dǎo)體60。如果摻雜的半導(dǎo)體材料用于在槽57和導(dǎo)體60內(nèi)的導(dǎo)體，則摻雜的半導(dǎo)體材料優(yōu)選地被摻雜為與基底23相同的傳導(dǎo)性，以便形成與其的電連接。然而，可使用其它摻雜類型。層33的表面可能在開口內(nèi)形成導(dǎo)體之后必須被再次平面化。槽57形成為多連通域(例如圓或封閉多邊形)，且其周界包圍層33中二極管14、15、18、19、20和21將形成的部分。在多邊形的情況下，角優(yōu)選地是圓的。
[0030]隨后，例如通過形成在表面上的并延伸到層33中的摻雜區(qū)來形成二極管14、15、20和21。二極管14包括在層33的表面上形成的具有與層33相反的傳導(dǎo)性的摻雜區(qū)42。類似地，二極管20包括在層33的表面上形成的具有與層33相反的傳導(dǎo)性的摻雜區(qū)48。二極管14和20由層33與相應(yīng)的區(qū)42和48之間P-N結(jié)形成。區(qū)42和48形成為延伸到層33中并上覆于區(qū)29，使得區(qū)42和48，因而二極管14和20電連接到區(qū)29的分開的部分，以形成與二極管18和19的電連接。區(qū)42和48通常設(shè)置成使得每個(gè)區(qū)42和48的周界，例如在層33的表面處形成的周界被相應(yīng)的槽35和37完全包圍。優(yōu)選地，每個(gè)槽35和37是在相應(yīng)的區(qū)42和48周圍形成的一個(gè)連續(xù)的槽。因?yàn)椴?5和37延伸通過層33，它們減少了在區(qū)42和48附近的層33的量，從而有助于減小二極管14和20的電容。槽35和37也減小了二極管14和20之間的相互作用。
[0031]二極管15和21每個(gè)都由在層33和層25的界面處的P-N結(jié)形成并在相應(yīng)的槽36和38所圍繞的區(qū)內(nèi)。摻雜區(qū)49在層33中形成，并被槽38包圍，具有與層33相同的傳導(dǎo)性，以便形成用于電接觸層33中形成二極管21的部分的接觸區(qū)。類似地，摻雜區(qū)41在層33中形成，并被槽36包圍，具有與層33相同的傳導(dǎo)性，以便形成用于電接觸層33中形成二極管15的部分的接觸區(qū)。區(qū)41和49在層33的表面上形成，并優(yōu)選地延伸與區(qū)42和48大約相同的距離而進(jìn)入層33中。然而，區(qū)41和49不覆蓋在區(qū)29上面。區(qū)41設(shè)置成使得區(qū)41的周界，例如在層33的表面處的周界被槽36完全包圍，且區(qū)49設(shè)置成使得區(qū)49的周界，例如在層33的表面處的周界被槽38完全包圍。每個(gè)槽37和38優(yōu)選地形成為一個(gè)連續(xù)的槽。
[0032]另一摻雜區(qū)63在層33的表面上形成，以覆蓋并優(yōu)選地鄰接導(dǎo)體60，以便形成與導(dǎo)體槽60的電連接。區(qū)63形成有與基底23相同的傳導(dǎo)性，以便區(qū)6形成通過槽60到基底23的傳導(dǎo)路徑。優(yōu)選地，導(dǎo)體槽60的開口的頂部從區(qū)63內(nèi)的導(dǎo)體60的部分移除了電解質(zhì)襯里，以便于形成其間的低電阻電連接。區(qū)42、48和63可在同時(shí)一起形成。區(qū)41和49可在同時(shí)一起形成。如可從圖2中看到的，二極管85由基底23和層24以及其間的界面形成，而二極管87由層23和24以及其間的界面形成。
[0033]隨后，電介質(zhì)51可在層33的表面上形成。開口通常穿過電介質(zhì)51形成，以暴露區(qū)41、42、48、49和63的部分。通常應(yīng)用導(dǎo)體52來產(chǎn)生與兩個(gè)區(qū)41和42的電接觸。通常應(yīng)用導(dǎo)體53來產(chǎn)生與區(qū)48、49和63的電接觸。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，可省略區(qū)63，且導(dǎo)體52可直接接觸在導(dǎo)體60內(nèi)的導(dǎo)體材料。通常導(dǎo)體52和53隨后連接到相應(yīng)的端子11和12。因?yàn)槠骷?0的ESD電流不通過基底23的底表面，通常不對其應(yīng)用導(dǎo)體。因此，器件10具有兩個(gè)端子，其通常連接到半導(dǎo)體封裝的兩個(gè)端子以形成單個(gè)ESD器件。在其它實(shí)施方式中，器件10的端子11和12可連接到例如在多個(gè)芯片半導(dǎo)體封裝中的其它器件，以形成不同的器件。
[0034]回來參考圖1和圖2，當(dāng)器件10在端子11上接收相對于端子12的正ESD電壓時(shí)，二極管14、18和21被正向偏置,而二極管15、19和20被反向偏置。作為結(jié)果，電流Ip開始從端子11流到區(qū)42處的二極管14的陽極，經(jīng)過二極管14在區(qū)42和層33之間的界面處的P-N結(jié)，并到達(dá)被槽35包圍的層33的部分中的二極管14的陰極。電流Ip繼續(xù)經(jīng)過層33并到達(dá)區(qū)29處的二極管18的陰極，并經(jīng)過在槽35所包圍的區(qū)29的部分和層25的鄰接部分的界面處形成的二極管18的P-N結(jié)。因?yàn)閷?5的該鄰接部分形成二極管18的陰極，電流Ip流入層25中。因?yàn)榛?3通過導(dǎo)體60偏置，基底23在層25和層24之間的界面處形成反向偏置的P-N結(jié)，這阻止電流Ip流入層24和基底23中。此外，槽57將電流Ip約束為保持在層25被槽57包圍的部分內(nèi)。因此，電流Ip通過層25流到由層25的部分形成的二極管21的陰極，層25的該部分與槽38所包圍的層33的部分鄰接。電流Ip流經(jīng)層25和槽38所包圍的層33的界面處的二極管21的P-N結(jié)，并繼續(xù)流到由層33形成的二極管21的陽極。電流Ip繼續(xù)通過層33到區(qū)49和端子12。可看到，層24形成阻止電流Ip流到基底23的隔離層，而層25形成在二極管18和21之間傳導(dǎo)電流的導(dǎo)體層。因此，層25將二極管18的陽極電連接到二極管21的陽極，且層33將二極管14的陰極連接到二極管18的陰極。
[0035]圖6是器件10的實(shí)施方式的一部分的放大平面圖。圖6示出沒有電介質(zhì)51以及導(dǎo)體52和53的器件10,以便不出層33的表面。對于圖6的實(shí)施方式,器件10包括兩個(gè)二極管15和兩個(gè)二極管21。平面圖示出多連通域配置槽35、36、37、38和57。例如，槽35、37和57形成為具有圓角的封閉多邊形，而槽36和38形成為圓。導(dǎo)體60示出，導(dǎo)體60沒有形成到封閉多邊形中，而是在器件10的結(jié)構(gòu)的一端處形成，以便形成與基底23的接觸。一般，導(dǎo)體60接近于二極管20和21形成，以便于形成與導(dǎo)體60以及二極管20和21的全部電接觸的導(dǎo)體53。
[0036]當(dāng)器件10在端子11上接收相對于端子12的負(fù)電壓時(shí)，二極管20、19和15被正向偏置，而二極管14、18和21被反向偏置。作為結(jié)果，電流In開始從端子12流到區(qū)48處的二極管20的陽極，經(jīng)過在區(qū)48和層33之間的界面處的二極管20的P-N結(jié)，并到達(dá)被槽37包圍的層33的部分中的二極管20的陰極。電流In繼續(xù)經(jīng)過層33并到達(dá)區(qū)29處的二極管19的陰極，并經(jīng)過在槽37所包圍的區(qū)29的部分和層25的鄰接部分的界面處形成的二極管19的P-N結(jié)。因?yàn)閷?5的該鄰接部分形成二極管19的陰極，電流In流入層25中?；?3再次通過導(dǎo)體60偏置并在層25和層24之間的界面處形成反向偏置的P-N結(jié)，這阻止電流In流入層24和基底23中。此外，槽57將電流In約束為保持在被槽57包圍的層25的部分內(nèi)。因此，電流In通過層25流到由層25的部分形成的二極管15的陰極，層25的該部分與槽36所包圍的層33的部分鄰接。電流In在層25和槽36所包圍的層33的部分的界面處流經(jīng)二極管15的P-N結(jié)，并繼續(xù)流到由層33形成的二極管15的陽極。電流In繼續(xù)通過層33到區(qū)41和端子11。層24形成阻止電流In流到基底23的隔離層，而層25形成在二極管20和15之間傳導(dǎo)電流的導(dǎo)體層。因此，層25將二極管15的陽極電連接到二極管19的陽極，且層33將二極管20的陰極連接到二極管19的陰極。注意，對于正和負(fù)ESD放電事件，ESD電流流入和流出層25和33的頂表面。ESD電流不流經(jīng)或甚至不流入基底23。此外，可看到，槽57將電流Ip和In限制為流經(jīng)層25被槽57所包圍的部分。此夕卜，槽57阻止形成區(qū)63經(jīng)過層33到層24的短路。這樣的短路將使端子12短路到二極管21和19的陽極。
[0037]層24的薄層電阻率或Gummel數(shù)由層24內(nèi)的載流子濃度和層24的厚度控制?？刂葡鄬τ趯?5的薄層電阻率的層24的薄層電阻率，以幫助阻止允許由層25、24和基底23形成的寄生雙極晶體管。優(yōu)選地，層24的載流子濃度在大約lE15atoms/cm3和lE17atoms/cm3之間，厚度大約為2到20微米。在一個(gè)示例性實(shí)施方式中，層25形成有大約2到10微米的厚度和大約lE19atoms/cm3的摻雜濃度，以便便于二極管18和21之間的有效載流子傳導(dǎo)。由于這些摻雜關(guān)系，在器件10的該實(shí)施方式中，二極管85和87通常不傳導(dǎo)電流。
[0038]圖7是示出器件10的V-1特性的曲線。橫坐標(biāo)表示相對于端子12施加到端子11的電壓，而縱坐標(biāo)表示通過器件10的電流。曲線67示出V-1特性。因?yàn)閷?4被形成來阻止啟用在基底23與層24和25之間的寄生雙極晶體管，器件10的V-1特性曲線具有尖銳的膝點(diǎn)電壓，且實(shí)質(zhì)上對正和負(fù)ESD放電事件是對稱的，如曲線68所示。
[0039]此外，器件10的結(jié)構(gòu)形成有低電容。當(dāng)器件10不傳導(dǎo)時(shí)，該低電容允許在器件10所連接的數(shù)據(jù)傳輸線上的快速數(shù)據(jù)傳輸，而器件10的電容不干擾該數(shù)據(jù)傳輸。在正常操作中，器件10例如通過對端子11施加大約I伏(IV)并對端子12施加地參考電壓而被偏置到正常工作電壓，例如在大約I伏(IV)和二極管18或19的齊納電壓之間的電壓。由于在下文中描述的器件10的特性，當(dāng)端子11和12之間的電壓在該正常工作電壓上變化時(shí)，器件10的電容保持低。然而，通常以施加在器件兩端的零伏指定ESD器件的電容。該零電壓條件通常稱為零偏置條件。如將在下文中進(jìn)一步看到的，在該零偏置條件時(shí)，下文描述的器件10的低電容特征形成二極管14、15、20和21的非常低的電容值。因?yàn)樵诙俗?1和12之間有兩個(gè)平行的路徑，每個(gè)路徑的電容值是每個(gè)路徑中的電容的相加的結(jié)果。第一路徑包括串聯(lián)的二極管14、18和21的電容。因?yàn)榇?lián)電容器的電容小于最小的電容器的電容，于是第一路徑的電容小于二極管14、18或21中任一個(gè)的電容。器件10被形成為使得二極管14和21的零偏置電容非常小，如將在下文中進(jìn)一步看到的。類似地，包括二極管20、19和15的第二路徑的電容也非常小。兩個(gè)路徑的總相加值形成器件10的小的零偏置電容。
[0040]圖8是示出器件10的一個(gè)示例性實(shí)施方式的一部分的載流子濃度分布的曲線。橫坐標(biāo)表示從層33的表面進(jìn)入器件10的深度，而縱坐標(biāo)表示載流子濃度的增加的值。曲線68示出器件10的載流子濃度，其由從端子11施加到端子12的正偏置產(chǎn)生(例如通過正ESD事件)。該描述參考圖1、圖2和圖7。為了有助于形成具有尖銳的膝點(diǎn)電壓的器件10，層25的優(yōu)選實(shí)施方式形成有P型傳導(dǎo)性，并通常具有大約lX1019atomS/Cm3且優(yōu)選地在大約IXlO19和lX1021atoms/cm3之間的摻雜濃度。半導(dǎo)體區(qū)29形成為N型區(qū)，其對于大約2到10伏的箝位電壓具有大約lX1019atoms/cm3且優(yōu)選地在大約IXlO19和lX1021atoms/cm3之間的峰值摻雜濃度。為了有助于形成器件10的低零偏置電壓，層24的優(yōu)選實(shí)施方式(圖2)形成有N型傳導(dǎo)性，并通常具有大約lX1016atoms/cm3且優(yōu)選地在大約IXlO15和lX1017atoms/cm3之間的摻雜濃度。此外，區(qū)29的厚度優(yōu)選地在大約I和3微米之間。由于區(qū)29和層25的高摻雜濃度，當(dāng)器件10接收從端子11到端子12之間的正電壓時(shí)，耗盡區(qū)被限制到在層25的界面附近的區(qū)29和層25內(nèi)的小區(qū)域。載流子和摻雜物的此高濃度給齊納二極管18和19提供了非常尖銳的過渡或膝點(diǎn)電壓，并允許對二極管18和19的擊穿電壓或齊納電壓的非常精確的控制。二極管18和19的擊穿電壓或齊納電壓可通過改變區(qū)29和/或?qū)?5的載流子濃度或載流子分布來調(diào)節(jié)。這允許精確地控制對特定應(yīng)用的擊穿電壓，例如對5或12或24伏的擊穿電壓應(yīng)用。
[0041]層33優(yōu)選地形成有較低的峰值摻雜濃度，其至少比區(qū)29的摻雜濃度小一個(gè)數(shù)量級，并通常在大約1E13和lE17atoms/cm3之間。
[0042]區(qū)42和48的峰值摻雜濃度通常大于層33的峰值摻雜濃度，并優(yōu)選地大約等于層25的峰值摻雜濃度。區(qū)42和48通常形成為從表面到層33內(nèi)延伸不大于大約2微米并優(yōu)選地大約為0.1到2微米的距離。在區(qū)42和層33之間以及也在區(qū)48和層33之間的差異大的摻雜濃度以及區(qū)42和48的淺深度有助于給相應(yīng)的二極管14和20提供非常小的零偏置電容。二極管14和20的這個(gè)非常小的零偏置電容有助于形成如前所示的器件10的小的零偏置電容。每個(gè)二極管14、18、20和21在零偏置時(shí)的電容通常小于大約0.5皮法拉，且二極管14、18、20和21的等效串聯(lián)電容形成大約為0.2皮法拉且優(yōu)選地不大于約0.01皮法拉的器件10的電容。
[0043]因?yàn)椴?6和38延伸通過層33，它們減小了在位于相應(yīng)的區(qū)41和49之下的層25和33的部分之間形成的P-N結(jié)的面積，從而有助于減小相應(yīng)的二極管15和21的電容。在優(yōu)選實(shí)施方式中，區(qū)41和49的峰值摻雜濃度大于層33的峰值摻雜濃度并優(yōu)選地大約等于層29的峰值摻雜濃度。
[0044]區(qū)42和48通常與區(qū)29分開一段距離，這有助于最小化二極管15和21的電容。間隔通常為大約2到20微米。層33在區(qū)42和29之間以及在區(qū)48和29之間的部分形成相應(yīng)的二極管14和20的漂移區(qū)。層33的漂移區(qū)的厚度為至少大約2微米，以便減少寄生晶體管的形成并確保器件10不工作在穿通工作區(qū)中。如可看到的，器件10通常沒有具有與層25相同的傳導(dǎo)性并位于二極管14和區(qū)29之間因而在區(qū)42和29之間的摻雜區(qū)。
[0045]器件10在零偏置時(shí)的電容通常小于大約0.5皮法拉，且器件10的等效串聯(lián)電容為大約0.3皮法拉且優(yōu)選地不大于約0.1皮法拉。
[0046]當(dāng)器件10在端子11上接收相對于端子12的正電壓時(shí)，二極管20和15被反向偏置，而二極管14和21被正向偏置。由于反向偏置所形成的耗盡區(qū)，層33中的載流子密度從零偏置條件進(jìn)一步減少，這有助于進(jìn)一步減小器件10的等效串聯(lián)電容。這允許電容甚至在偏置電壓的增加時(shí)而為低。事實(shí)上，與單個(gè)二極管不同，器件10具有實(shí)質(zhì)上恒定的電容。由于器件10的對稱性，電容對在端子11和12之間施加的正和負(fù)電壓都是恒定的。此無變化的電容分布對低于器件10的齊納電壓的電壓持續(xù)。作為對比，單個(gè)二極管具有在反向偏置之下的低電容，在零電壓處相對高的電容，以及以正向偏置的平方增加的電容。
[0047]當(dāng)靜電放電出現(xiàn)時(shí)，通常有在一段短時(shí)間內(nèi)出現(xiàn)的大的電壓和電流尖峰。通常，峰值電流和峰值電壓出現(xiàn)在幾納秒的時(shí)期內(nèi)，一般小于2納秒(2nsec.)，并可能只持續(xù)大約I納秒(lnsec.)。電流通常在一般大約20納秒的另一時(shí)間間隔內(nèi)降低到穩(wěn)定水平，并在另一20到40納秒內(nèi)緩慢降低。電流的峰值可在I到30安培(amp)之間，且峰值電壓可在2000和30000伏之間。器件10的元件的尺寸和響應(yīng)時(shí)間優(yōu)選地配置成在峰值電壓的時(shí)間間隔期間對電壓做出反應(yīng)，并傳導(dǎo)峰值電流。在端子11和12之間的ESD事件期間，二極管14和21串聯(lián)連接，或者二極管15和20串聯(lián)連接，有效電容是總的串聯(lián)電容。因?yàn)榇?lián)電容導(dǎo)致小于最小電容的電容，所以低電容確保器件10的電容對器件10足夠低，以在峰值ESD電壓和電流期間對ESD事件做出反應(yīng)并傳導(dǎo)電流。
[0048]圖9是示出器件10的可選實(shí)施方式的電流-電壓(1-V)特性的曲線。橫坐標(biāo)表示相對于端子11施加到端子12的電壓，而縱坐標(biāo)表示通過器件10的可選實(shí)施方式的電流。曲線88示出1-V特性。在器件10的該可選實(shí)施方式中，層24的薄層電阻率增加，以便便于啟動可在基底23與層25和24之間形成的寄生雙極晶體管。允許寄生雙極晶體管啟動形成從層25到基底23的電流流動路徑，并允許電流從端子12流到二極管15和21的陽極。啟動寄生雙極晶體管改變了 V-1特性，且使該可選實(shí)施方式的器件10形成有快反向(snap-back)并與閘流管類似地起作用。注意,在層24的此摻雜濃度下，當(dāng)端子11和12之間的電壓差增加時(shí)，寄生雙極晶體管被啟動并將層25短路到基底23，從而允許電流從層25流到基底23并通過導(dǎo)體60到達(dá)端子12，導(dǎo)致快反向特性。
[0049]在某些應(yīng)用中，能夠經(jīng)得起大浪涌電流可能是有利的。由于快反向特性，器件85將提供通過雙極晶體管的高浪涌電流和ESD保護(hù)。注意，該寄生雙極晶體管在通過傳導(dǎo)槽60短路到基底23的端子12的側(cè)面上形成。因此，器件10的該可選實(shí)施方式是不對稱的，因?yàn)榭旆聪蛑辉陔娏?電壓特性曲線的正側(cè)上，端子12被指定為陽極。在該配置中陰極側(cè)仍然阻擋。
[0050]圖10簡要示出靜電放電(ESD)保護(hù)器件或ESD器件90的一部分的實(shí)施方式，其為圖1到圖9描述的器件10的另一可選實(shí)施方式。器件90類似于器件10，除了層29或?qū)?3的薄層電阻率較大，以便增加由層29和33形成的基極區(qū)中的增益并便于啟動可在區(qū)42、層33 (以及區(qū)29)和層25之間形成的另一寄生雙極晶體管。啟動該寄生雙極晶體管改變了 V-1特性，并使器件90在齊納二極管18和二極管14之間形成有快反向，使器件10與閘流管類似地起作用。
[0051]圖11是示出器件90的電流-電壓1-V特性的曲線。橫坐標(biāo)表示相對于端子11施加到端子12的電壓，而縱坐標(biāo)表示通過器件85的電流。曲線94示出1-V特性。注意，在層33的此摻雜濃度下，當(dāng)端子11和12之間的電壓差增加時(shí)，寄生雙極晶體管被啟動并將層33短路到層24，因而短路到基底23，從而允許電流從端子12通過導(dǎo)體60流到基底23，接著通過層25和24到達(dá)層33和端子11。如可從曲線94看到的，器件90是對稱的器件并在1-V特性曲線的兩側(cè)上有快反向。
[0052]本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，層24和23以及層24和29都可被摻雜為實(shí)現(xiàn)兩個(gè)寄生雙極晶體管。這對兩個(gè)電流方向形成具有快反向特性的對稱雙向器件，類似于雙向閘流管。
[0053]圖12簡要示出靜電放電(ESD)保護(hù)器件或ESD器件100的一部分的實(shí)施方式，其為在圖9-11的說明中描述的器件10或90的可選實(shí)施方式。器件100類似于器件10和90，除了器件100具有單個(gè)二極管103，而不是相應(yīng)的器件10和90的背對背二極管85、87和91。將器件100配置成具有與二極管15并聯(lián)并與二極管21并聯(lián)連接的二極管103提高了器件100的V-1特性曲線的對稱性。
[0054]圖13示出ESD器件100的一部分的橫截面視圖。器件100類似于器件10和90，除了器件100具有基底105，基底105具有與層24相同的摻雜類型。因此，在優(yōu)選實(shí)施方式中，基底105和層104都是N型。因?yàn)榛?05和層24是相同的摻雜類型，所以在基底105和層24之間沒有P-N結(jié)，因此二極管103是由層24和層25之間的P-N結(jié)形成的單個(gè)二極管?；?05的摻雜濃度實(shí)質(zhì)上與基底23的摻雜濃度相同。形成具有單個(gè)二極管103的器件100提高了器件100的對稱性。
[0055]鑒于上述全部內(nèi)容，顯然公開的是一種新的器件和方法。連同其它特征包括的是形成一種ESD器件，其具有在ESD器件的二極管和器件所形成的基底之間形成的隔離層。隔離層從基底隔離二極管，并便于將ESD器件形成為兩端子器件。在二極管下面形成導(dǎo)體層便于形成橫向電流路徑，以將二極管的陽極互連在一起。此外，形成圍繞每個(gè)二極管的阻擋結(jié)構(gòu)迫使橫向電流出現(xiàn)在導(dǎo)體層內(nèi)，并阻止可能使二極管短接在一起的橫向電流。形成垂直導(dǎo)體以便于形成與基底的電連接有助于將器件配置成從兩個(gè)端子操作。形成另一阻擋結(jié)構(gòu)以將二極管從垂直導(dǎo)體隔離開，有助于防止從二極管到ESD器件的端子的短路。此外，ESD器件通常具有高度摻雜的P型基底、形成二極管的輕度摻雜的N型層、以及設(shè)置成與輕度摻雜的N型層的一部分相鄰以便形成齊納二極管的高度摻雜的N型層。還包括的是上覆于高度摻雜的N型層以便形成P-N結(jié)二極管的高度摻雜的P型層。摻雜濃度和厚度導(dǎo)致可在少于I納秒(lnsec.)內(nèi)對ESD事件做出反應(yīng)的ESD器件。
[0056]雖然用特定的優(yōu)選實(shí)施方式描述了本發(fā)明的主題，但顯然對半導(dǎo)體領(lǐng)域的技術(shù)人員來說許多替換和變化是明顯的。例如，所有的摻雜類型可被顛倒。隔離層24可為提供層25和基底33之間的隔離的任何類型的層，包括半導(dǎo)體電介質(zhì)，例如二氧化硅。雖然半導(dǎo)體區(qū)29被描述為通過摻雜外延層的一部分形成，區(qū)29可由各種公知技術(shù)形成。此外，對隔離層24描述的摻雜可由充分抑制或減小層24內(nèi)的載流子壽命以禁止啟動雙極晶體管的其它技術(shù)代替。雖然器件在這里被描述為在硅基底上形成，本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，可使用其它半導(dǎo)體材料，包括砷化鎵、碳化硅、氮化鎵和其它半導(dǎo)體材料。此外，為描述清楚而始終使用“連接”這個(gè)詞，但是，其被規(guī)定為與詞“耦合”具有相同的含義。相應(yīng)地，“連接”應(yīng)被解釋為包括直接連接或間接連接。
【權(quán)利要求】
1.一種形成ESD器件的方法，包括: 形成上覆于半導(dǎo)體基底的第一半導(dǎo)體層； 形成多個(gè)二極管，且使每個(gè)二極管的至少一部分在所述第一半導(dǎo)體層內(nèi)； 形成延伸通過所述第一半導(dǎo)體層的多個(gè)第一阻擋結(jié)構(gòu)，其中所述多個(gè)第一阻擋結(jié)構(gòu)的分開的阻擋結(jié)構(gòu)圍繞所述多個(gè)二極管中的每個(gè)二極管的周界，以禁止電流在所述多個(gè)二極管之間橫向流過所述第一半導(dǎo)體層；以及 形成從所述第一半導(dǎo)體層內(nèi)延伸到所述半導(dǎo)體基底中的導(dǎo)體。
2.如權(quán)利要求1所述的方法，進(jìn)一步包括:形成延伸通過所述第一半導(dǎo)體層并進(jìn)入所述半導(dǎo)體基底的第二阻擋結(jié)構(gòu)，其中所述第二阻擋結(jié)構(gòu)的周界圍繞所述多個(gè)二極管并圍繞所述多個(gè)第一阻擋結(jié)構(gòu)，其中所述導(dǎo)體在所述第二阻擋結(jié)構(gòu)的周界的外部。
3.如權(quán)利要求1所述的方法，進(jìn)一步包括:形成在所述第一半導(dǎo)體層下方的導(dǎo)體層，并且還包括:形成在所述導(dǎo)體層和所述半導(dǎo)體基底之間的隔離層；以及 將所述半導(dǎo)體基底、所述隔離層和所述第一半導(dǎo)體層形成為具有第一傳導(dǎo)類型，以及將所述導(dǎo)體層形成為具有第二傳導(dǎo)類型。
【文檔編號】H01L21/8222GK103646948SQ201310544859
【公開日】2014年3月19日 申請日期:2009年9月7日 優(yōu)先權(quán)日:2008年10月15日
【發(fā)明者】A·薩利赫, 劉明焦, T·肯納 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司