片狀熱敏電阻的制作方法
【專利摘要】本發(fā)明提供一種片狀熱敏電阻，其具備熱敏電阻素體和一對外部電極。熱敏電阻素體具有相對的一對端面、以及將一對端面彼此連接的主面。一對外部電極分別配置在一對端面。一對外部電極，在與一對端面的相對方向交叉的方向上的寬度隨著離開熱敏電阻素體而變窄。
【專利說明】片狀熱敏電阻
【技術領域】
[0001]本發(fā)明涉及一種片狀熱敏電阻。
【背景技術】
[0002]專利文獻I (日本特開平6-140278號公報)公開了具備在內部配置有多個內部電極的素體、以及配置在素體的兩端部的一對外部電極的片狀的層疊電容器。素體呈長方體形狀，具有彼此相對的一對主面、彼此相對且與各主面鄰接的一對側面、以及彼此相對且與各主面和各側面鄰接的一對端面。外部電極覆蓋端面的整個面，并且從端面繞入到主面和側面。因此，在與一對端面的相對方向交叉的方向上，外部電極的寬度比素體的寬度大。

【發(fā)明內容】

[0003]然而，在試圖將專利文獻I所公開的層疊電容器中的外部電極的構造采用于片狀熱敏電阻后，產生以下的問題。
[0004]片狀熱敏電阻利用熱敏電阻素體的電阻值相對于溫度變化的變化來進行測溫。因此，以對應于個體的電阻值的偏差變小的方式進行品質管理是極為重要的。但是，專利文獻I所公開的層疊電容器中的外部電極的構造被采用于片狀熱敏電阻的情況下，存在產生以下的問題的擔憂。在將片狀熱敏電阻焊接在電路基板的電極時，焊料繞入到外部電極，從而焊料附著于熱敏電阻素體。由此，實質的外部電極間的距離發(fā)生變化。其結果，即使作為片狀熱敏電阻的個體的電阻值被管理為所期望的值，搭載在電路基板的狀態(tài)下的片狀熱敏電阻的電阻值也從所期望的值發(fā)生變化。
[0005]一般而言，相比于熱敏電阻素體，外部電極的寬度更寬。因此，如果專利文獻I所公開的層疊電容器中的外部電極的構造被采用于片狀熱敏電阻，則在將片狀熱敏電阻載置在電路基板上的時候，熱敏電阻素體與電路基板之間分離。因此，熱敏電阻素體從作為測溫對象物的電路基板分離。因此，存在產生由片狀熱敏電阻測量的溫度沒有正確地表示測溫對象物的溫度這樣的問題的擔憂。
[0006]因此，本發(fā)明的目的在于，提供一種即使在搭載于測量對象物之后特性也難以變化且可以更加正確地測量測溫對象物的溫度的片狀熱敏電阻。
[0007]本發(fā)明的一個觀點所涉及的片狀熱敏電阻，具備:熱敏電阻素體，具有相對的一對端面、以及將一對端面彼此連接的主面；以及一對外部電極，分別配置在一對端面；一對外部電極，在與一對端面的相對方向交叉的方向上的寬度隨著離開熱敏電阻素體而變窄。
[0008]在本發(fā)明的一個觀點所涉及的片狀熱敏電阻中，外部電極中，在與一對端面的相對方向交叉的方向上的寬度隨著離開熱敏電阻素體而變窄。因此，在片狀熱敏電阻以主面與測量對象物(例如，電路基板)相對的方式搭載在測量對象物的情況下，測量對象物與主面(熱敏電阻素體)極為接近。因此，在測量對象物的電極與片狀熱敏電阻的外部電極被焊接的時候，焊料難以繞入到主面(熱敏電阻素體)。其結果，難以產生實質的外部電極間的距離的變化，即使是在搭載于測量對象物之后熱敏電阻的特性也難以變化。再有，測量對象物與主面(熱敏電阻素體)極為接近，因而能夠更加正確地測量測量對象物的溫度。
[0009]一對外部電極也可以分別具有配置在端面上的基底電極層、以及覆蓋基底電極層的鍍膜，基底電極層，在與相對方向交叉的方向上的寬度為熱敏電阻素體以下，并且在與相對方向交叉的方向上的寬度隨著離開熱敏電阻素體而變窄。
[0010]基底電極層也可以呈多孔質狀。在這種情況下，基底電極層的表面是粗糙面狀態(tài)，因而配置在基底電極層上的鍍膜容易牢固地附著于基底電極層。因此，在基底電極層與鍍膜之間可以效率良好地進行熱傳導。其結果，能夠謀求由片狀熱敏電阻進行的溫度測量精度的提聞。
[0011]基底電極層的空隙率也可以為10%?80%。在基底電極層的空隙率小于10%的情況下，在用切割刀將片狀熱敏電阻的板狀的前體單片化成片狀的工序中，存在容易從基底電極層產生毛邊的趨勢。在基底電極層的空隙率超過80%的情況下，存在起因于基底電極層中的熱傳導的效率變低，由片狀熱敏電阻進行的溫度測量精度下降的趨勢。也存在基底電極層的強度下降的趨勢。
[0012]根據(jù)本發(fā)明，能夠提供一種即使在搭載于測溫對象物之后特性也難以變化且可以更加正確地測量測溫對象物的溫度的片狀熱敏電阻。
【專利附圖】

【附圖說明】
[0013]圖1是表示本發(fā)明的一個實施方式所涉及的片狀熱敏電阻的立體圖。
[0014]圖2是圖1的I1-1I線截面圖。
[0015]圖3是放大基底電極層的截面來表示的電子顯微鏡照片。
[0016]圖4是用于說明本發(fā)明的一個實施方式所涉及的片狀熱敏電阻的制造工序的圖。
[0017]圖5是表示本發(fā)明的一個實施方式所涉及的片狀熱敏電阻搭載在電路基板的情況的圖。
【具體實施方式】
[0018]參照附圖，對本發(fā)明的實施方式進行說明，但是，以下的本實施方式是用于說明本發(fā)明的例示，不是旨在將本發(fā)明限定在以下的內容。在說明中，對于具有相同要素或相同功能的要素使用相同符號，省略重復的說明。
[0019]首先，參照圖1?圖3，對片狀熱敏電阻I的結構進行說明。如圖1和圖2所示，片狀熱敏電阻I具備呈大致長方體形狀的熱敏電阻素體10、以及一對外部電極12。片狀熱敏電阻1，長度方向的長度例如是0.4mm左右，寬度例如是0.2mm左右，高度例如是0.2mm左右(所謂 0402 尺寸)。片狀熱敏電阻 I 可以是 NTC (Negative Temperature Coefficient:負溫度系數(shù))熱敏電阻，也可以是PTC (Positive Temperature Coefficient:正溫度系數(shù))熱敏電阻。
[0020]熱敏電阻素體10具有彼此相對的主面10a，10b、彼此相對的側面10c，IOd,以及彼此相對的端面lOe，IOf。主面IOa或主面IOb在本實施方式中成為與電路基板(未圖示)的電路面相對的安裝面。主面10a, IOb與側面10c, IOd和端面10e, IOf相鄰接。側面10c, IOd與主面10a，IOb和端面10e，10f相鄰接。熱敏電阻素體10，長度方向的長度例如是0.4mm左右，寬度例如是0.2mm左右，高度例如是0.2mm左右(所謂0402尺寸)。[0021]熱敏電阻素體10由例如包含Mn，Ni和Co的各金屬氧化物作為主成分的陶瓷所構成。熱敏電阻素體10除了作為主成分的Mn，Ni和Co的各金屬氧化物以外，為了特性的調整，也可以包含F(xiàn)e，Cu，Al或Zr等作為副成分。熱敏電阻素體10也可以替代Mn，Ni和Co的各金屬氧化物而由Mn和Ni的各金屬氧化物、或者Mn和Co的各金屬氧化物所構成。
[0022]一對外部電極12分別配置在端面lOe，IOf上。外部電極12具有基底電極層14、以及鍍膜16?；纂姌O層14，如圖1和圖2所示，在與端面lOe, IOf的相對方向交叉的方向上的寬度隨著離開熱敏電阻素體10而變窄。即，基底電極層14呈四角錐臺形狀。在本實施方式中，基底電極層14接觸于熱敏電阻素體10的面的面積與端面10e，IOf的面積同等。基底電極層14的棱部和角部通過滾筒研磨而呈曲面狀。
[0023]基底電極層14的高度h(端面10e，IOf的相對方向上的寬度)例如設定為70 μ m?170 μ m左右。基底電極層14的短邊的寬度a (主面10a，IOb或者側面10c，IOd的相對方向上的寬度)例如設定為195μπι?205μπι左右?；纂姌O層14的長邊的寬度b (主面10a, IOb或者側面10c，IOd的相對方向上的寬度)設定成基底電極層14的高度比h/2的位置上的基底電極層14的寬度c (主面10a，IOb或者側面10c，IOd的相對方向上的寬度)小。寬度C比寬度a小，例如設定為190μπι?200μπι左右。寬度a與寬度c之差(a_c)例如設定為2 μ m?5 μ m左右，寬度c相對于寬度a的比例(c/a)例如設定為98%?99%左右。
[0024]基底電極層14，如圖3所示，呈多孔質狀?；纂姌O層14的空隙率例如設定為10%?80%左右。在基底電極層14的空隙率小于10%的情況下，在用切割刀DB將片狀熱敏電阻I的板狀前體108切斷而單片化成片狀的工序(詳細情況在后面敘述)中，存在容易從基底電極層14產生毛邊的趨勢。在基底電極層14的空隙率超過80%的情況下，存在起因于基底電極層14中的熱傳導率的效率下降，由片狀熱敏電阻I進行的溫度測量精度下降的趨勢。在這種情況下，也存在基底電極層14的強度下降的趨勢。基底電極層14的空隙率優(yōu)選設定為30%?50%左右，更優(yōu)選設定為35%?45%左右。在基底電極層14的空隙率為35%?45%左右的情況下，基底電極層14的熱傳導的效率與基底電極層14的強度的平衡變得良好?；纂姌O層14的空隙率能夠對基底電極層14的截面的電子顯微鏡照片(例如，通過掃描型電子顯微鏡(SEM)放大至1000倍左右進行攝像的照片)進行圖像解析來求得。
[0025]基底電極層14的材質例如是Ag，Ag-Pd, Ni或者Cu?；纂姌O層14也可以包含玻璃料作為副成分。
[0026]鍍膜16以覆蓋基底電極層14的整個面的方式配置在基底電極層14上。鍍膜16具有例如由Ni等的具有耐焊料侵蝕性的材料構成的第I層、以及例如由Su，Su合金或者Ag等的具有焊料潤濕性的材料構成的第2層。第I層的厚度例如設定為0.5 μ m?5 μ m左右。第2層的厚度例如設定為Iym?7μπι左右。
[0027]接著，參照圖4，對片狀熱敏電阻I的制造方法進行說明。首先，通過公知的方法，將作為熱敏電阻素體10的主成分的Mn，Ni和Co的各金屬氧化物與作為副成分的Fe，Cu, Al或者Zr等按規(guī)定的比例進行混合來調配熱敏電阻材料。在該熱敏電阻材料添加有機粘合劑等來得到漿料。
[0028]接著，將所制作的漿料以成為規(guī)定的厚度的方式涂布在薄膜上，制作與熱敏電阻素體10相對應的生片。層疊規(guī)定塊數(shù)的該生片并以規(guī)定的壓力進行壓接，得到坯料層疊體。接著，將坯料層疊體在例如180°c?400°C左右的溫度下加熱0.5小時?48小時左右，進行脫粘合劑處理。接著，在空氣或氧的氣氛下在800°C左右以上的溫度下將坯料層疊體燒成(fire)12小時?48小時左右。由此，得到熱敏電阻素體10的基板100 (參照圖4 (a))。通過燒成，各生片被一體化成相互的邊界不能夠辨認的程度。接著，以成為規(guī)定的厚度的方式研磨基板100的主面，獲得調整了厚度的基板102 (參照圖4 (b))。
[0029]接著，準備在以Ag，Ag-Pd，Ni或者Cu作為主成分的金屬粉末中，根據(jù)需要添加玻璃料作為副成分，進而混合了有機粘合劑和有機溶劑的導電性膏體。通過印刷法將該導電性膏體以成為規(guī)定的厚度的方式涂布在基板102的一個主面上。接著，將所涂布的導電性膏體在空氣或者不活潑氣氛下在600°C?900°C左右的溫度下加熱0.5小時?2小時左右，進行燒結(sinter)。將從該導電性膏體的涂布到燒結為止的工序反復多次，在基板102的一個主面上形成所期望的厚度的基底電極層104。同樣地，在基板102的另一個主面上，也形成所期望的厚度的基底電極層104 (參照圖4 (C))。由此，得到片狀熱敏電阻I的板狀前體106。再有，這些基底電極層104呈多孔質狀。
[0030]接著，通過切割刀DB，將片狀熱敏電阻I的板狀前體106切斷(切割)成所期望的大小而單片化成片狀。由此，得到基板102成為熱敏電阻素體10且基底電極層104成為基底電極層14的、片狀熱敏電阻I的片狀前體108 (參照圖4 (d))。即，片狀前體108，在熱敏電阻素體10的各端面10e，IOf分別配置有基底電極層14。
[0031]接著，對片狀前體108進行滾筒研磨。由此，基底電極層14在與端面10e，IOf的相對方向交叉的方向上的寬度隨著離開熱敏電阻素體10而變窄。即，通過對片狀前體108進行滾筒研磨，從而基底電極層14成為四角錐臺狀。
[0032]接著，通過例如滾筒鍍覆法，以覆蓋基底電極層14的表面的方式，在基底電極層14上形成規(guī)定厚度的鍍膜16。由此，完成片狀熱敏電阻I (參照圖4 (e))。
[0033]在以上那樣的本實施方式中，外部電極12中，與一對端面lOe, IOf的相對方向交叉的方向上的寬度隨著離開熱敏電阻素體10而變窄。因此，在片狀熱敏電阻I以主面IOa或主面IOb與測量對象物(例如圖5所示的電路基板200)相對的方式搭載在電路基板200的情況下，電路基板200與主面10a，IOb (熱敏電阻素體10)極為接近。因此，在電路基板200的電極202與片狀熱敏電阻I的外部電極12被焊接時，焊料204難以繞入到主面10a, IOb (熱敏電阻素體10)。其結果，難以發(fā)生實質的外部電極12間的距離的變化，即使是在搭載在電路基板200之后片狀熱敏電阻I的特性也難以變化。再有，電路基板200與主面10a, IOb (熱敏電阻素體10)極為接近，因而能夠更加正確地測量電路基板200的溫度。
[0034]在專利文獻I所公開的層疊電容器中的外部電極的構造被采用于片狀熱敏電阻的情況下，有產生以下的問題的擔憂。在將片狀熱敏電阻焊接在電路基板的電極時，焊料繞入到外部電極，焊料附著于熱敏電阻素體。如果焊料附著于熱敏電阻素體，則片狀電阻器與測量對象物的連接強度會變得不充分。然而，在本實施方式中，在電路基板200的電極202與片狀熱敏電阻I的外部電極12被焊接時，焊料204難以繞入到主面10a，IOb (熱敏電阻素體10)。因此，在將片狀熱敏電阻I焊接在電路基板200時，能夠謀求片狀熱敏電阻I與電路基板200之間的強度的提聞。
[0035]在本實施方式中，基底電極層14呈多孔質狀。因此，基底電極層14的表面是粗糙面狀態(tài)。因此，配置在基底電極層14上的鍍膜16容易牢固地附著于基底電極層14。因此，在基底電極層14與鍍膜16之間可以效率良好地進行熱傳導。其結果，能夠謀求由片狀熱敏電阻I進行的溫度測量精度的提高。
[0036]在本實施方式中，基底電極層14呈多孔質狀。因此，基底電極層14的表面積大。因此，后續(xù)的鍍膜16的形成工序中容易產生向基底電極層14的電場集中，鍍膜16容易附著于基底電極層14。因此，能夠縮短鍍膜16的形成所花費的時間。其結果，能夠減少鍍液對熱敏電阻素體10帶來的影響，并且能夠縮短直至熱敏電阻I的完成為止的時間。
[0037]在本實施方式中，基底電極層104呈多孔質狀。因此，在通過切割刀DB將板狀前體106單片化成片狀時，切割刀DB與基底電極層104的接觸面積變小。因此，能夠抑制切割時的基底電極層104的變形。
[0038]以上，對本發(fā)明的實施方式進行了詳細的說明，但是，本發(fā)明不限定于上述的實施方式。例如，在本實施方式中，通過印刷法將導電性膏體涂布在基板102的主面上，從而形成基底電極層104，但是，也可以將導電性膏體涂布在薄膜上來制作成生片，層疊多塊該生片并進行燒結，從而形成基底電極層104。
[0039]在本實施方式中，通過對片狀前體108進行滾筒研磨而使基底電極層14為四角錐臺狀，但是，為了使基底電極層14為四角錐臺狀，也可以使用其他各種的方法。例如，在切割工序中，也可以在基底電極層104形成楔狀(三角形狀)的切口之后，使用比該切口的寬度狹窄的寬度的切割刀DB，沿著該切口進行板狀前體106的切割。
【權利要求】
1.一種片狀熱敏電阻，其特征在于， 具備: 熱敏電阻素體，具有相對的一對端面、以及將所述一對端面彼此連接的主面；以及 一對外部電極，分別配置在所述一對端面， 所述一對外部電極，在與所述一對端面的相對方向交叉的方向上的寬度隨著離開所述熱敏電阻素體而變窄。
2.如權利要求1所述的片狀熱敏電阻，其特征在于， 所述一對外部電極分別具有配置在所述端面上的基底電極層、以及覆蓋所述基底電極層的鍍膜， 所述基底電極層，在與所述相對方向交叉的方向上的寬度為所述熱敏電阻素體以下，并且在與所述相對方向交叉的方向上的寬度隨著離開所述熱敏電阻素體而變窄。
3.如權利要求2所述的片狀熱敏電阻，其特征在于， 所述基底電極層呈多孔質狀。
4.如權利要求3所述的片狀熱敏電阻，其特征在于， 所述基底電極層的空隙率為10%?80%。
【文檔編號】H01C7/00GK103811139SQ201310544737
【公開日】2014年5月21日 申請日期:2013年11月6日 優(yōu)先權日:2012年11月6日
【發(fā)明者】土田大祐, 齋藤洋, 山田孝樹 申請人:Tdk株式會社