專利名稱：器件隔離結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路中的隔離結(jié)構(gòu)及其制造方法，特別是涉及一種新型的器件隔離結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在現(xiàn)代半導(dǎo)體器件制造工藝中，隨著對器件性能要求的不斷提升，為了實(shí)現(xiàn)更低功率，更高開關(guān)速率的MOS(Metal-Oxide-Semiconductor,金屬-氧化物-半導(dǎo)體)結(jié)構(gòu)，SOI (Silicon-on-1nsulator,絕緣襯底上的娃)不可避免的占領(lǐng)了高端小面積CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)制造市場。SOI技術(shù)是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點(diǎn):可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢。其中，SOI技術(shù)制程的具體過程如下:SOI基底片制作需要兩片娃單晶基片A、B,如圖1 (①)；并在A基片上生長一定厚度的SiO2，如圖1 (②)；通過H+離子注入在A基片形成損傷層，如圖1 (③)；再通過清洗鍵合工藝將A、B基片鍵合在一起，如圖1(④)；隨后采用Smart Cut技術(shù)將鍵合后的基片分裂成兩片A 、B ，如圖1 (⑤)；A 、B 基片再通過退火和CMP工藝處理，B 基片即形成SOI片，如圖1(⑥)；而A 通過重新處理形成新的硅單晶基片，如圖1(⑦)因此，SOI技術(shù)制程存在制備復(fù)雜，成本高昂等缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種新型器件隔離結(jié)構(gòu)及其制造方法。該結(jié)構(gòu)通過選擇性外延實(shí)現(xiàn)隔離效果，可以降低工藝難度和成本。為解決上述技術(shù)問題，本發(fā)明的新型器件隔離結(jié)構(gòu)，包括:硅襯底，位于硅襯底上的第一隔離層和有源區(qū)，其中，有源區(qū)由注入的第二隔離層上生長的單晶硅所形成，第一隔離層和有源區(qū)間隔排列。所述第一隔離層由介質(zhì)層在硅襯底上淀積形成，其厚度可在0.1um-1Oum之間，并能通過光刻刻蝕等工藝開出硅窗口(即有源區(qū)窗口)；第二隔離層則通過注入工藝在硅窗口內(nèi)注入有源區(qū)反型雜質(zhì)形成。通過選擇性外延工藝在硅窗口內(nèi)形成符合器件相關(guān)要求，如厚度、電阻率、過渡區(qū)寬度的硅外延，至此形成兩側(cè)由介質(zhì)層隔離，底部由反型耗盡層形成的全隔離結(jié)構(gòu)。所述第一隔離層為介質(zhì)層SiO2膜,厚度為0.1 10 μ m。所述第二隔離層，其注入的離子是與MOS Well區(qū)(P Well或N Well)反型的離子，其注入劑量為lX1013 5X1017/cm2。其中，P well區(qū)注入的離子，包括:As、P、Sb ；N well區(qū)注入的離子，包括:B、In、BF2。
所述單晶硅的厚度為0.1 10 μ m。另外，本發(fā)明還公開了一種新型器件隔離結(jié)構(gòu)的制造方法，包括步驟:(I)在硅襯底上制作完成第一隔離層的淀積；(2)在第一隔離層上進(jìn)行刻蝕，使硅襯底顯露，形成有源區(qū)窗口 ；(3)在有源區(qū)窗口注入與MOS Well區(qū)反型的離子，并退火修復(fù)，形成注入的第二隔離層；(2)利用選擇性外延生長，在有源區(qū)窗口內(nèi)生成單晶硅。所述步驟(2)中，第一隔離層刻蝕后，側(cè)壁的形狀，包括:直角、正傾斜、負(fù)傾斜。所述步驟(3)中，注入能量為10 2Mev，可采用不同能量、劑量進(jìn)行多次注入；退火溫度為600 1200°C，時間為10 200min。本發(fā)明通過選擇性外延技術(shù)與注入技術(shù)結(jié)合，利用現(xiàn)有工藝，在一定區(qū)間的SiO2厚度范圍內(nèi)，通過光刻顯影以及刻蝕，形成所需有源區(qū)硅窗口，在窗口內(nèi)進(jìn)行注入，形成與MOS WELL區(qū)反型的耗盡層，并通過選擇性外延淀積獲得指定厚度的有源區(qū)優(yōu)質(zhì)單晶硅層，以更低成本，實(shí)現(xiàn)與SOI類似的全隔離結(jié)構(gòu)。


下面結(jié)合附圖與具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明:圖1是傳統(tǒng)SOI結(jié)構(gòu)示意`
圖2是本發(fā)明的結(jié)構(gòu)示意圖；圖3是本發(fā)明制造中的SiO2淀積后示意圖；圖4是本發(fā)明制造中的的SiO2刻蝕后示意圖；圖5是本發(fā)明制造中的注入后示意圖；圖6是本發(fā)明形成的全隔離結(jié)構(gòu)的實(shí)物透射電鏡(TEM)圖。圖中附圖標(biāo)記說明如下:11為硅襯底21為第一隔離層SiO2膜22為第二隔離層 23為單晶硅
具體實(shí)施例方式本發(fā)明的新型器件隔離結(jié)構(gòu)，如圖2所示，包括:硅襯底11;位于娃襯底11上的第一隔離層SiO2膜21,其厚度為0.1 10 μ m ;位于硅襯底11上的有源區(qū)，由注入的第二隔離層22上生長的單晶硅23所形成，其中，第二隔離層22中，其注入的離子是與MOS Well區(qū)(P Well或N Well)反型的離子，其注入劑量為I X IO13 5 X IO1Vcm2 ;單晶硅23的厚度為0.1 10 μ m ;其中，第一隔離層SiO2膜21和有源區(qū)間隔排列；第一隔離層SiO2膜21由SiO2膜介質(zhì)層在硅襯底11上淀積形成，并能通過光刻刻蝕等工藝開出硅窗口(即有源區(qū)窗口)；第二隔離層22則通過注入工藝在硅窗口內(nèi)注入有源區(qū)反型雜質(zhì)形成；通過選擇性外延工藝在硅窗口內(nèi)形成符合器件相關(guān)要求，如厚度、電阻率、過渡區(qū)寬度的硅外延，至此形成兩側(cè)由介質(zhì)層隔離，底部由反型耗盡層形成的全隔離結(jié)構(gòu)。
對于上述是新型器件隔離結(jié)構(gòu)，其具體的制造方法，包括步驟:(I)利用介質(zhì)層淀積工藝，如爐管、LPCVD、PECVD等，在硅襯底11上生長第一隔離層SiO2膜21，完成SiO2膜21的淀積(如圖3所示)，其淀積厚度為0.1 10 μ m ;(2)利用光刻工藝，對硅片表面進(jìn)行涂膠、曝光等形成器件所需工藝窗口，利用干法刻蝕工藝在第一隔離層SiO2膜21表面刻蝕，并且停在硅襯底11表面，形成與晶向平行或垂直溝道側(cè)壁和外延生長窗口 ；采用爐管熱氧化工藝，消耗表面硅損傷層，并通過濕法刻蝕消除爐管生長在工藝窗口表面的第一隔離層SiO2膜21，使硅襯底11顯露，形成有源區(qū)窗口(如圖4所示)；其中，SiO2刻蝕后，側(cè)壁可為直角、正傾斜、負(fù)傾斜等；(3)在有源區(qū)窗口注入與MOS Well區(qū)反型的離子(如，P Well進(jìn)行As、P、Sb等離子注入；N Well進(jìn)行B、IruBF2等離子注入)，其注入劑量為I X IO13 5 X IO1Vcm2,注入能量為10 2Mev，可采用不同能量、劑量進(jìn)行多次注入，并在600 1200°C進(jìn)行退火修復(fù)10 200min，形成注入的第二隔離層22 (如圖5所示)；(4)在硅片表面進(jìn)行選擇性外延生長，具體過程為:利用含Si淀積源和含鹵族元素腐蝕源的反應(yīng)系統(tǒng)，進(jìn)行選擇性外延淀積，其中，含Si淀積源，包括SiCl4、SiHCl3、SiH2Cl2, SiH4等；含鹵族元素腐蝕源，包括:HCL腐蝕氣體，其中，該氣體流量為0.01 5slm ;淀積的溫度為450 1250°C ;外延生長的壓力為20 760Torr、外延生長膜厚為
0.1 10 μ m;外延生長可以為N型或P型，其摻雜濃度可根據(jù)器件要求進(jìn)行調(diào)節(jié)；從而，在有源區(qū)窗口內(nèi)生成單晶硅23，厚度為0.1 10 μ m，至此形成全隔離的有源器件區(qū)；其中，單晶硅23的表面與SiO2膜表面齊平；本步驟中，除Si表面可形核生長外延單晶硅層外，SiO2膜表面無多晶淀積，如圖6所示。按照上述方法，通過將SiO2膜作為隔離區(qū)域，利用選擇性外延形成SiO2與Si交替的有源區(qū)與隔離區(qū)，可實(shí)現(xiàn)與SOI類似的全隔離結(jié)構(gòu)，而且本發(fā)明通過選擇性外延，實(shí)現(xiàn)隔離效果，不僅可以降低工藝難度，而且更降低成本。
權(quán)利要求
1.一種器件隔離結(jié)構(gòu)，其特征在于，包括:娃襯底，位于娃襯底上的第一隔離層和有源區(qū)，其中，有源區(qū)由注入的第二隔離層上生長的單晶硅所形成，第一隔離層和有源區(qū)間隔排列； 所述第一隔離層由介質(zhì)層在硅襯底上淀積形成，并能開出有源區(qū)窗口 ；所述第二隔離層，通過注入工藝在有源區(qū)窗口內(nèi)注入有源區(qū)反型雜質(zhì)形成。
2.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于:所述第一隔離層為介質(zhì)層SiO2膜，厚度為0.1 10 μ m。
3.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于:所述第二隔離層，其注入的離子是與MOSWell區(qū)反型的離子，其注入劑量為lX1013 5X1017/cm2。
4.如權(quán)利要求3所述的結(jié)構(gòu),其特征在于:所述MOSWell區(qū)，為P well區(qū)或N well區(qū)； 其中，P well區(qū)注入的離子，包括:As、P、Sb ； N well區(qū)注入的離子，包括:B、In、BF2。
5.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于:所述單晶硅的厚度為0.1 10 μ m。
6.如權(quán)利要求1所述的器件隔離結(jié)構(gòu)的制造方法，其特征在于，包括步驟: (1)在硅襯底上制作完成第一隔離層的淀積； (2)在第一隔離層上進(jìn)行刻蝕，使硅襯底顯露，形成有源區(qū)窗口； (3)在有源區(qū)窗口注入與MOSWell區(qū)反型的離子，并退火修復(fù)，形成注入的第二隔離層； (4)利用選擇性外延生長，在有源區(qū)窗口內(nèi)生成單晶硅。
7.如權(quán)利要求6所述的方法，其特征在于:所述步驟(2)中，第一隔離層刻蝕后，側(cè)壁的形狀，包括:直角、正傾斜、負(fù)傾斜。
8.如權(quán)利要求6所述的方法，其特征在于:所述步驟(3)中，注入能量為10 2Mev。
9.如權(quán)利要求6所述的方法，其特征在于:所述步驟(3)中，退火溫度為600 1200°C，時間為10 200min。
全文摘要
本發(fā)明公開了一種器件隔離結(jié)構(gòu)及其制造方法，該結(jié)構(gòu)，包括硅襯底，位于硅襯底上的第一隔離層和有源區(qū)，其中，有源區(qū)由注入的第二隔離層上生長的單晶硅所形成，第一隔離層和有源區(qū)間隔排列；第一隔離層由介質(zhì)層在硅襯底上淀積形成，并能開出有源區(qū)窗口；第二隔離層則在有源區(qū)窗口內(nèi)注入有源區(qū)反型雜質(zhì)形成；該制造方法，包括1)在硅襯底上完成第一隔離層的淀積；2)在第一隔離層上進(jìn)行刻蝕，形成有源區(qū)窗口；3)在有源區(qū)窗口注入與MOS Well區(qū)反型的離子，退火修復(fù)，形成第二隔離層；4)利用選擇性外延，在有源區(qū)窗口內(nèi)生成單晶硅。本發(fā)明能以更低成本，實(shí)現(xiàn)與SOI類似的全隔離結(jié)構(gòu)。
文檔編號H01L21/762GK103151294SQ20111040280
公開日2013年6月12日 申請日期2011年12月7日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者高杏, 劉繼全, 羅嘯 申請人:上海華虹Nec電子有限公司