技術(shù)編號：7167186
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體集成電路中的隔離結(jié)構(gòu)及其制造方法，特別是涉及一種新型的。背景技術(shù)在現(xiàn)代半導(dǎo)體器件制造工藝中，隨著對器件性能要求的不斷提升，為了實(shí)現(xiàn)更低功率，更高開關(guān)速率的MOS(Metal-Oxide-Semiconductor,金屬-氧化物-半導(dǎo)體)結(jié)構(gòu)，SOI (Silicon-on-1nsulator,絕緣襯底上的娃)不可避免的占領(lǐng)了高端小面積CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。