專利名稱:硅化物阻止層刻蝕方法、通孔刻蝕停止層形成方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體制備技術(shù)領(lǐng)域,更確切的說,本發(fā)明涉及一種用于提高半導(dǎo)體器件性能的硅化物阻止層刻蝕方法、以及采用了該硅化物阻止層刻蝕方法的通孔刻蝕停止層形成方法、以及由此制成的CMOS器件。
背景技術(shù):
隨著半導(dǎo)體相關(guān)制造工藝的發(fā)展以及集成電路芯片按照比例尺寸縮小的趨勢,應(yīng)力工程在半導(dǎo)體工藝和半導(dǎo)體器件性能方面所起的作用越來越明顯,應(yīng)力工程廣泛適應(yīng)于改進(jìn)晶體管載流子遷移率的半導(dǎo)體器件上,尤其在一些特殊的芯片類型上,如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS, Complementary Metal-Oxide-Semiconductor)器件。通常,在CMOS器件的復(fù)雜制備工藝流程中存在各種各樣的應(yīng)力,由于器件尺寸的逐步縮小,而最終留在器件溝道區(qū)中的應(yīng)力對器件的性能有著較大的影響。很多應(yīng)力對器件的性能是有改善的,不同種類的應(yīng)力對器件中的載流子(即電子和空穴)遷移率有著不同的影響作用。例如,在CMOS器件溝道方向上張應(yīng)力對NMOS電子遷移率有益,而壓應(yīng)力對 PMOS空穴遷移率有益。通孔刻蝕停止層(Contact-Etch-Mop-Layer,即CESL)應(yīng)力工程,是在通孔刻蝕停止層薄膜沉積過程中,通過調(diào)整沉積條件,在薄膜內(nèi)部加入應(yīng)力(可以是壓應(yīng)力,也可以是張應(yīng)力),該應(yīng)力傳導(dǎo)到CMOS器件溝道中,可以對載流子的遷移率產(chǎn)生影響。例如對于 NMOS器件(如圖1所示),當(dāng)沉積通孔刻蝕停止層ST薄膜時,通過調(diào)整沉積條件,在薄膜內(nèi)部產(chǎn)生壓應(yīng)力,該應(yīng)力傳導(dǎo)到NMOS器件溝道中,對溝道形成張應(yīng)力,由于溝道方向上的張應(yīng)力有助于提高NMOS器件的電子遷移率,所以內(nèi)部保持壓應(yīng)力的通孔刻蝕停止層ST,對提高NMOS器件的電子遷移率有益。通孔刻蝕停止層ST與CMOS器件溝道的距離,會直接影響到CMOS器件溝道中產(chǎn)生應(yīng)力的大小。在相同的通孔刻蝕停止層ST沉積條件下,其距離CMOS器件溝道的距離越小, 對溝道中產(chǎn)生應(yīng)力的影響就越大。由于溝道中的應(yīng)力會對NMOS和PMOS造成不同的影響,例如,在CMOS器件溝道方向上張應(yīng)力對NMOS電子遷移率有益,而壓應(yīng)力對PMOS空穴遷移率有益。所以在利用單一通孔刻蝕停止層ST的應(yīng)力工程改善一種器件(比如NMOQ的性能的同時,總是要降低另一種器件(比如PM0S)的性能。如何在改善一種器件性能的同時,減少對另一種器件負(fù)面的影響,是單一通孔刻蝕停止層應(yīng)力工程中需要考慮的問題。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷,提供一種能夠提高 CMOS半導(dǎo)體器件總體性能的硅化物阻止層刻蝕方法、以及采用了該硅化物阻止層刻蝕方法的通孔刻蝕停止層形成方法。根據(jù)本發(fā)明的第一方面,提供了一種硅化物阻止層刻蝕方法,其包括硅化物阻止層生長步驟,用于在半導(dǎo)體器件表面生長硅化物阻止層;光刻膠涂覆步驟,用于在PMOS半導(dǎo)體器件上的硅化物阻止層上涂覆光刻膠,其中在NMOS半導(dǎo)體器件上的硅化物阻止層上沒有涂覆光刻膠;離子注入步驟,在涂覆所述光刻膠之后進(jìn)行中性元素注入;光刻膠去除步驟,去除所述光刻膠;以及刻蝕步驟,在去除所述光刻膠之后對硅化物阻止層執(zhí)行刻蝕。優(yōu)選地,所述中性元素是鍺元素和/或氙元素。優(yōu)選地,所述硅化物阻止層刻蝕方法用于65nm以下的刻蝕工藝。本發(fā)明第一方面通過改進(jìn)硅化物阻止層刻蝕的方法,對CMOS器件的不同導(dǎo)電類型的MOS晶體管形成不同的側(cè)墻形貌修正,使得通孔刻蝕停止層與CMOS器件的不同導(dǎo)電類型的MOS晶體管的溝道之間的距離得以調(diào)整,使得能夠在改善一種器件(比如NM0S)的性能的同時,降低通孔刻蝕停止層應(yīng)力對另一種器件(比如PM0S)的負(fù)面影響,從而達(dá)到提高 CMOS半導(dǎo)體器件總體性能的目的。根據(jù)本發(fā)明的第二方面,提供了一種采用了根據(jù)本發(fā)明第一方面所述的硅化物阻止層刻蝕方法的通孔刻蝕停止層形成方法。由于采用了根據(jù)本發(fā)明第一方面所述的硅化物阻止層刻蝕方法,因此,本領(lǐng)域技術(shù)人員可以理解的是,在根據(jù)本發(fā)明通孔刻蝕停止層形成方法同樣能夠中,改進(jìn)硅化物阻止層的刻蝕方法,形成不同形貌的側(cè)墻修正;在之后進(jìn)行的通孔刻蝕停止層沉積過程中,由于之前的側(cè)墻形貌不同,所以沉積的通孔刻蝕停止層對器件的影響不同,即側(cè)墻窄的影響大,側(cè)墻寬的影響小。
結(jié)合附圖,并通過參考下面的詳細(xì)描述,將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征,其中圖1示意性地示出了利用通孔刻蝕停止層的應(yīng)力工程提高NMOS器件電子遷移率的示意圖。圖2示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的硅化物阻止層生長步驟后的器件結(jié)構(gòu)。圖3示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的光刻膠涂覆步驟后的器件結(jié)構(gòu)。圖4示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的離子注入步驟后的器件結(jié)構(gòu)。圖5示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的光刻膠去除步驟后的器件結(jié)構(gòu)。圖6示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的刻蝕步驟后的器件結(jié)構(gòu)。圖7示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法得到的最終的 CMOS器件結(jié)構(gòu)。需要說明的是,附圖用于說明本發(fā)明,而非限制本發(fā)明。注意,表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且,附圖中,相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
具體實施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂,下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法包括如下步驟首先,執(zhí)行硅化物阻止層生長步驟,用于在襯底SUB上的半導(dǎo)體器件(NM0S以及PM0S)表面生長硅化物阻止層SAB。硅化物阻止層(也稱為硅化物掩膜層,salicide block layer)被用于保護(hù)硅片表面,在其保護(hù)下,硅片不與其它金屬形成不期望的硅化物 (salicide)。圖2示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的硅化物阻止層生長步驟后的器件結(jié)構(gòu)。如圖2所示,NMOS晶體管包括柵極G1、源極Sl和漏極Dl ; PMOS晶體管包括柵極G2、源極S2和漏極D2 ;NMOS晶體管與PMOS晶體管之間由淺溝槽隔離區(qū)STI隔離開。如圖2所示,在硅化物阻止層生長步驟后,NMOS晶體管的柵極G1、源極Sl 和漏極Dl以及PMOS晶體管的柵極G2、源極S2和漏極D2上均生長了硅化物阻止層SAB。接著,執(zhí)行光刻膠涂覆步驟,用于在PMOS半導(dǎo)體器件上的硅化物阻止層上涂覆光刻膠PR,其中在NMOS半導(dǎo)體器件上的硅化物阻止層上沒有涂覆光刻膠;圖3示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的光刻膠涂覆步驟后的器件結(jié)構(gòu)。然后,執(zhí)行離子注入步驟,在涂覆所述光刻膠之后進(jìn)行中性元素注入;優(yōu)選地,中性元素例如是鍺元素、氙元素等。圖4示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的離子注入步驟后的器件結(jié)構(gòu)。由于在PMOS半導(dǎo)體器件上的硅化物阻止層上涂覆光刻膠PR,而在NMOS半導(dǎo)體器件上的硅化物阻止層上沒有涂覆光刻膠I3R ;所以,NMOS器件區(qū)域進(jìn)行了鍺、氙等中性元素的注入,而PMOS器件區(qū)域沒有進(jìn)行鍺、氙等中性元素的注入。此后,執(zhí)行光刻膠去除步驟,去除所述光刻膠PR ;圖5示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的光刻膠去除步驟后的器件結(jié)構(gòu)。隨后,執(zhí)行刻蝕步驟,在去除所述光刻膠之后對硅化物阻止層執(zhí)行刻蝕。圖6示意性地示出了根據(jù)本發(fā)明實施例的硅化物阻止層刻蝕方法的刻蝕步驟后的器件結(jié)構(gòu)。其中, 由于NMOS器件區(qū)域進(jìn)行過鍺、氙等中性元素的注入,其硅化物阻止層的刻蝕速率會大于 PMOS器件區(qū)域,所以在最終刻蝕形成的側(cè)墻結(jié)構(gòu)中,NMOS器件的柵極的側(cè)墻1要窄于PMOS 器件的柵極的側(cè)墻2。此后,進(jìn)行硅化物形成工藝,以及通孔刻蝕停止層ST的沉積。最終的CMOS器件截面如圖7所示。如圖7所示,由于NMOS器件的柵極側(cè)墻1要窄于PMOS器件的柵極側(cè)墻2,所以通孔刻蝕停止層ST與NMOS器件溝道的距離要小于PMOS器件,所以由通孔刻蝕停止層ST在 CMOS器件中引起的應(yīng)力影響,NMOS器件要大于PMOS器件。由于是以通孔刻蝕停止層ST中為壓應(yīng)力為例子,所以對NMOS器件有利的溝道中的張應(yīng)力得以加強(qiáng),而對PMOS器件不利的溝道中的張應(yīng)力得以減弱,從而CMOS器件的總體性能得到提高。綜上所述,上述硅化物阻止層刻蝕方法能夠?qū)MOS器件的不同導(dǎo)電類型的MOS晶體管形成不同的側(cè)墻形貌修正,使得通孔刻蝕停止層與CMOS器件的不同導(dǎo)電類型的MOS晶體管的溝道之間的距離得以調(diào)整,使得能夠在改善一種器件(比如NMOQ的性能的同時,降低通孔刻蝕停止層應(yīng)力對另一種器件(比如PMOQ的負(fù)面影響,從而達(dá)到提高CMOS半導(dǎo)體器件總體性能的目的。優(yōu)選地,例如,本發(fā)明實施例可以應(yīng)用在65nm以下的硅化物阻止層刻蝕工藝中, 以在改善一種器件(比如NMOQ的性能的同時,降低通孔刻蝕停止層應(yīng)力對另一種器件 (比如PM0S)的負(fù)面影響。根據(jù)本發(fā)明的另一實施例,本發(fā)明還提供了采用了上述硅化物阻止層刻蝕方法的通孔刻蝕停止層形成方法。根據(jù)本發(fā)明的又一實施例,本發(fā)明還提供了一種CMOS器件,在該CMOS器件的制造過程中有利地采用了上述硅化物阻止層刻蝕方法??梢岳斫獾氖?,雖然本發(fā)明已以較佳實施例披露如上,然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言,在不脫離本發(fā)明技術(shù)方案范圍情況下, 都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾,或修改為等同變化的等效實施例。因此,凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾,均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種硅化物阻止層刻蝕方法,其特征在于包括硅化物阻止層生長步驟,用于在半導(dǎo)體器件表面生長硅化物阻止層; 光刻膠涂覆步驟,用于在PMOS半導(dǎo)體器件上的硅化物阻止層上涂覆光刻膠,其中在 NMOS半導(dǎo)體器件上的硅化物阻止層上沒有涂覆光刻膠;離子注入步驟,在涂覆所述光刻膠之后進(jìn)行中性元素注入;光刻膠去除步驟,去除所述光刻膠;以及刻蝕步驟,在去除所述光刻膠之后對硅化物阻止層執(zhí)行刻蝕。
2.根據(jù)權(quán)利要求1所述的硅化物阻止層刻蝕方法,其特征在于,所述中性元素是鍺元素和/或氙元素。
3.根據(jù)權(quán)利要求1或2所述的硅化物阻止層刻蝕方法,其特征在于,所述硅化物阻止層刻蝕方法用于65nm以下的刻蝕工藝。
4.一種通孔刻蝕停止層形成方法,其特征在于采用了根據(jù)權(quán)利要求1至3所述的硅化物阻止層刻蝕方法。
5.一種采用根據(jù)權(quán)利要求1至3所述的硅化物阻止層刻蝕方法制成的CMOS器件。
全文摘要
本發(fā)明提供了一種硅化物阻止層刻蝕方法以及通孔刻蝕停止層形成方法。根據(jù)本發(fā)明的硅化物阻止層刻蝕方法包括硅化物阻止層生長步驟,用于在半導(dǎo)體器件表面生長硅化物阻止層;光刻膠涂覆步驟,用于在PMOS半導(dǎo)體器件上的硅化物阻止層上涂覆光刻膠,其中在NMOS半導(dǎo)體器件上的硅化物阻止層上沒有涂覆光刻膠;離子注入步驟,在涂覆所述光刻膠之后進(jìn)行中性元素注入;光刻膠去除步驟,去除光刻膠;以及刻蝕步驟,在去除光刻膠之后對硅化物阻止層執(zhí)行刻蝕。本發(fā)明對不同導(dǎo)電類型的MOS管形成不同的側(cè)墻形貌,通孔刻蝕停止層與不同導(dǎo)電類型的MOS晶體管的溝道之間的距離得以調(diào)整,在改善一種器件的性能的同時,降低通孔刻蝕停止層應(yīng)力對另一種器件的負(fù)面影響。
文檔編號H01L21/311GK102437051SQ20111037953
公開日2012年5月2日 申請日期2011年11月24日 優(yōu)先權(quán)日2011年11月24日
發(fā)明者俞柳江 申請人:上海華力微電子有限公司