專(zhuān)利名稱(chēng)：高密度嵌入式電容器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，更具體地說(shuō)，涉及一種高密度嵌入式電容器及其制作方法。
背景技術(shù)：
隨著各種功能電路集成度的迅速提高以及對(duì)功能模塊和元器件小型化的需要，集成無(wú)源技術(shù)成為一種取代分立無(wú)源器件以達(dá)到器件小型化的解決方案。在各種典型電路中，80%的組件為無(wú)源器件，它們占去了印刷電路板上的近50 %的面積。在系統(tǒng)級(jí)封裝(System-1n-Package,簡(jiǎn)稱(chēng) SiP,或 System-on-Package,簡(jiǎn)稱(chēng) S0P)技術(shù)中，可采用集成無(wú)源技術(shù)將不同的無(wú)源器件或者無(wú)源模塊埋入或集成在基板上，可大大減小基板的面積，成為實(shí)現(xiàn)有效系統(tǒng)集成的方法之一。而電容器作為基板上最常見(jiàn)也是分布最多的元器件，使電容器的集成技術(shù)成為集成無(wú)源技術(shù)的關(guān)鍵技術(shù)。隨著系統(tǒng)級(jí)封裝技術(shù)的發(fā)展，電子系統(tǒng)的工作頻率越來(lái)越高，大量的SMD (surfacemounted devices)電容不僅嚴(yán)重影響了電子系統(tǒng)的小型化,而且越來(lái)越不能滿(mǎn)足電子系統(tǒng)的高頻濾波退耦的要求，因此逐漸發(fā)展處嵌入式電容技術(shù)。嵌入式電容器因無(wú)需由線(xiàn)路引出，較傳統(tǒng)的SMD電容器具有更小的寄生電阻和電感，可更廣泛的應(yīng)用于高頻高密的電子系統(tǒng)中。在實(shí)際應(yīng)用中，由于電容器固有的寄生電感和電阻，任何一種電容器都難以做到從低頻到高頻的全頻段退耦。一般來(lái)說(shuō)，電容器的容值越大，退耦效果就越好，但是體積也會(huì)越大，產(chǎn)生的寄生電感好電阻也越大，對(duì)高頻的退耦效果就越差；反之，電容器容值越小，體積就越小，寄生電感和電阻就越小，因此可用于高頻，但由于容值小，退耦效果就差。因此，若要使電容器對(duì)低頻和高頻的退耦效果都較好，就要制作一種體積小，但容值較大的電容器，這就要求電容器的電容密度要大?，F(xiàn)有技術(shù)中的三維電容器增加電容密度的方式主要基于金屬-絕緣層-金屬(MIM)結(jié)構(gòu)及多層堆疊的ΜΠΟΜΙ...M結(jié)構(gòu)，尤其是應(yīng)用于硅基上的埋入電容，但是這種電容器的電容密度典型值為0.7 0.9nF/cm2，是低值應(yīng)用的理想選擇，但由于其電容密度小這一局限性，很難滿(mǎn)足射頻下退耦I(lǐng)nF IOOnF電容量的要求，即很難滿(mǎn)足高頻退耦的要求。因此,急需研究出一種電容密度大的電容器,使其能夠同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種高密度嵌入式電容器及其制作方法，提高了電容器的電容密度，使該電容器對(duì)高頻退耦和低頻退耦的效果均良好，能夠同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求。為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了如下技術(shù)方案:一種高密度嵌入式電容器制作方法，包括:
提供基底，所述基底包括本體層和位于所述本體層表面上的刻蝕阻擋層；在所述刻蝕阻擋層表面內(nèi)形成多個(gè)溝槽圖形；以具有所述溝槽圖形的刻蝕阻擋層為掩膜，在所述本體層表面內(nèi)形成多個(gè)溝槽，所述溝槽垂直度良好且具有高深寬比；去除相鄰溝槽之間的刻蝕阻擋層材料，以在所述刻蝕阻擋層表面上形成該電容器的摻雜區(qū)圖形；以具有所述摻雜區(qū)圖形的刻蝕阻擋層為掩膜，對(duì)所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料進(jìn)行摻雜，得到該電容器的摻雜區(qū)，以在所述本體層與所述摻雜區(qū)接觸區(qū)域形成三維PN結(jié)；保留緊鄰所述摻雜區(qū)邊緣的部分刻蝕阻擋層材料，去除所述摻雜區(qū)兩側(cè)或四周的部分刻蝕阻擋層材料，暴露出部分本體層材料，作為該電容器的第一電極區(qū)；在所述本體層表面上形成第一金屬層，所述第一金屬層與所述摻雜區(qū)材料及所述第一金屬層與所述本體層材料間均形成歐姆接觸，所述第一金屬層覆蓋所述第一電極區(qū)以及所述溝槽的底部、偵彳壁以及相鄰溝槽間的摻雜區(qū)材料；去除部分第一金屬層材料，形成該電容器的第一電極和第二電極，所述第一電極和第二電極的極性相反，且二者之間電學(xué)絕緣，所述第一電極位于所述摻雜區(qū)的兩側(cè)或四周，所述第二電極位于所述摻雜區(qū)表面上，其中，去除的部分第一金屬層材料位于緊鄰所述摻雜區(qū)邊緣的部分刻蝕阻擋層表面上。優(yōu)選的，形成第一電極和第二電極之后還包括，在所述第一電極和第二電極表面上形成第二金屬層，以引出所述第一電極和第二電極。優(yōu)選的，所述溝槽的深寬比在1: 1-10: I之間。優(yōu)選的，所述溝槽的深度在2 μ m-100 μ m之間。優(yōu)選的，所述相鄰溝槽間的本體層材料的厚度大于所述摻雜區(qū)的厚度的2倍，且小于20 μ m。優(yōu)選的，所述摻雜區(qū)的厚度在0.1μπι-3μπι之間。優(yōu)選的，形成所述摻雜區(qū)的方法為，采用高溫?cái)U(kuò)散工藝形成所述摻雜區(qū)，該過(guò)程具體為，在1000°c -1200°c以?xún)?nèi)的高溫下，進(jìn)行Imin-1Omin的預(yù)擴(kuò)散，以使擴(kuò)散源的濃度穩(wěn)定的保持在預(yù)設(shè)濃度下，之后保持所述高溫及預(yù)設(shè)濃度，進(jìn)行連續(xù)擴(kuò)散，包括所述預(yù)擴(kuò)散時(shí)間在內(nèi)的所述高溫?cái)U(kuò)散的總體時(shí)間在10min-90min以?xún)?nèi)。優(yōu)選的，所述本體層材料為P型硅襯底，所述摻雜區(qū)為N型摻雜，所述摻雜區(qū)的擴(kuò)散源為P0C13，所述預(yù)設(shè)濃度為8X 1020cm-3，所述高溫?cái)U(kuò)散的總體時(shí)間為80min。優(yōu)選的，所述P型硅襯底的電阻率在0.01 Ω.cm-0.5 Ω.cm之間。優(yōu)選的，所述多個(gè)溝槽呈陣列式分布于所述本體層表面內(nèi)。優(yōu)選的，所述溝槽的橫截面形狀為正六邊形、圓形或正方形。優(yōu)選的，所述第一金屬層材料為鋁，所述第二金屬層材料為金。本發(fā)明實(shí)施例還公開(kāi)了一種采用上述方法制成的高密度嵌入式電容器，包括:本體層，所述本體層表面內(nèi)具有多個(gè)溝槽，所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料上具有一定摻雜濃度和摻雜厚度的摻雜區(qū)，所述本體層與所述摻雜區(qū)接觸區(qū)域?yàn)槿SPN結(jié)區(qū)域；
位于所述摻雜區(qū)兩側(cè)或四周的本體層表面上的第一電極，位于所述摻雜區(qū)表面上且覆蓋所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料的第二電極，所述第一電極和第二電極的極性相反，且二者之間電學(xué)絕緣，所述第一電極和第二電極均形成于第一金屬層表面內(nèi)，且二者在同一光刻和刻蝕步驟中形成；緊鄰所述摻雜區(qū)邊緣的本體層表面上的刻蝕阻擋層，所述刻蝕阻擋層將所述第一電極和第二電極隔離，以使所述第一電極和第二電極之間電學(xué)絕緣。優(yōu)選的，所述本體層材料為P型硅襯底，所述摻雜區(qū)為N型摻雜，所述P型硅襯底的電阻率在0.01 Ω.cm-0.5 Ω.cm,所述摻雜區(qū)的厚度在0.1 μ m_3 μ m之間。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn):本發(fā)明實(shí)施例提供的高密度嵌入式電容器及其制作方法，擺脫了傳統(tǒng)三維電容器的MIMIM1...M多層“三明治”結(jié)構(gòu)的束縛，顛覆了傳統(tǒng)電容器平面式的結(jié)構(gòu)，采用三維立體溝槽制作電容器的兩個(gè)電極間的介質(zhì)層，即本實(shí)施例中的第一電極和第二電極相當(dāng)于電容器的兩個(gè)極性相反的極板，本體層與摻雜區(qū)接觸區(qū)域形成的PN結(jié)相當(dāng)于電容器兩個(gè)極板之間的介質(zhì)層，由于溝槽結(jié)構(gòu)為三維立體結(jié)構(gòu)，因此介質(zhì)層的有效面積遠(yuǎn)遠(yuǎn)大于MM結(jié)構(gòu)電容器的介質(zhì)層的有效面積，從而提高了電容器的電容密度。并且，本實(shí)施例中的電容器的溝槽的數(shù)量、深寬比、分布方式和分布密度可以根據(jù)不同電容器的要求相應(yīng)的變化，從而滿(mǎn)足了不同電容器對(duì)電容密度的要求。而且，理論上，本實(shí)施例中的電容器的電容密度可高達(dá)10nF/mm2-15nF/mm2，能夠同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求。


通過(guò)附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。圖1-10為本發(fā)明實(shí)施例公開(kāi)的高密度嵌入式電容器制作方法的剖面圖；圖11為本發(fā)明實(shí)施例公開(kāi)的高密度嵌入式電容器的俯視圖。
具體實(shí)施例方式正如背景技術(shù)所述，現(xiàn)有技術(shù)的ΜΠΟΜΙ...M結(jié)構(gòu)的電容器受平面式結(jié)構(gòu)的限制，電容密度小，很難滿(mǎn)足高頻退耦的要求。換句話(huà)說(shuō)，現(xiàn)有技術(shù)中的電容器的電容密度小，很難同時(shí)應(yīng)用于高頻和低頻的使用環(huán)境下，即很難同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求?；谝陨显?，發(fā)明人考慮，若要使一種電容器能夠同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求，必須要提高電容器的電容密度，要達(dá)到這一目的，可以從三維封裝角度考慮，將三維立體結(jié)構(gòu)引入電容器結(jié)構(gòu)中，即將電容器由平面式結(jié)構(gòu)改為三維立體結(jié)構(gòu)，由于空間上拓展了一個(gè)維度，三維立體結(jié)構(gòu)的電容器的電容密度必然會(huì)得到了大大提高，從而可同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求。以上是本申請(qǐng)的核心思想，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類(lèi)似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。本發(fā)明實(shí)施例提供了一種高密度嵌入式電容器制作方法，其各步驟的剖面圖如圖1-圖10所示,該方法包括:步驟1:如圖1所示，提供基底，所述基底包括本體層101和位于所述本體層表面上的刻蝕阻擋層102 ；在封裝工藝中經(jīng)常使用到中間層或基板作為對(duì)被封裝元件的保護(hù)、電氣連接、機(jī)械支撐和熱管理的載體，傳統(tǒng)的有機(jī)材料基板往往會(huì)因熱膨脹系數(shù)不一樣而導(dǎo)致的焊點(diǎn)可靠性下降、高功耗元件不能有效散熱。本實(shí)施例中使用硅襯底作為無(wú)源器件襯底以及中間層或基板，其主要優(yōu)點(diǎn)在于，一方面可使用成本相對(duì)較低的硅工藝來(lái)制作無(wú)源元件的高質(zhì)量集成面，另一方面由于無(wú)源器件與有源器件的基底材料相同了，在二者進(jìn)行連接時(shí)，可采用小節(jié)距的內(nèi)部互連線(xiàn)進(jìn)行互連，這樣因熱膨脹造成的失配就會(huì)很小或幾乎沒(méi)有，從而使器件的性能達(dá)到了最優(yōu)。因此，以硅作為電容襯底已經(jīng)越來(lái)越多的得到科學(xué)家的重視，如NXP就表示現(xiàn)已經(jīng)能夠?qū)⑺袩o(wú)源元件集成在一塊硅基板上，通過(guò)倒裝焊技術(shù)(Flip-Chip)將有源芯片與該硅基板連接，實(shí)現(xiàn)GSM射頻前端模塊功能。NXP公司利用DRI Etching技術(shù)實(shí)現(xiàn)的三維電容技術(shù)，它實(shí)現(xiàn)了大容值電容在硅基板上的埋置。但是該電容的制作過(guò)程極為復(fù)雜，給具體的制造帶來(lái)一定的困難。因此，本發(fā)明實(shí)施例提供了一種簡(jiǎn)單的制作三維硅基電容器的方法。需要說(shuō)明的是，本實(shí)施例中的基底可以包括半導(dǎo)體元素，例如單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以包括混合的半導(dǎo)體結(jié)構(gòu)，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導(dǎo)體或其組合；也可以是絕緣體上硅(SOI)。此外，半導(dǎo)體基底還可以包括其它的材料，例如外延層或埋氧層的多層結(jié)構(gòu)。雖然在此描述了可以形成基底的材料的幾個(gè)示例，但是可以作為半導(dǎo)體基底的任何材料均落入本發(fā)明的精神和范圍。本實(shí)施例中的本體層101優(yōu)選為硅襯底，更優(yōu)選的，本實(shí)施例中的硅襯底為低阻的P型或N型硅襯底，所述低阻是指電阻率在0.01 Ω.cm-0.5 Ω.cm之間。本實(shí)施例中的電容器是基于PN結(jié)的勢(shì)壘電容理論為基礎(chǔ)制作的，主要是在本體層與摻雜區(qū)之間形成PN結(jié)，本領(lǐng)域技術(shù)人員可以理解，本體層101可以為P型也可以為N型，本實(shí)施例及以下實(shí)施例中僅以P型硅襯底為例，對(duì)該電容器的結(jié)構(gòu)和制作方法進(jìn)行詳細(xì)說(shuō)明。本實(shí)施例中所述刻蝕阻擋層102的作用是在電容器的制作過(guò)程中作為掩膜，以及對(duì)器件進(jìn)行物理保護(hù)和電學(xué)絕緣，所述刻蝕阻擋層102優(yōu)選為氧化硅層，具體可采用在高溫下進(jìn)行熱氧化的方式形成，該刻蝕阻擋層102的厚度優(yōu)選為9500 A-10000A。步驟2:如圖2所示，在所述刻蝕阻擋層102表面內(nèi)形成多個(gè)溝槽圖形104 ；
該過(guò)程具體為，先在刻蝕阻擋層102表面上旋涂光刻膠層103，為了保證曝光精度，還可在光刻膠層和刻蝕阻擋層102之間形成抗反射層(圖中未示出)，以減少不必要的反射；之后采用具有多個(gè)溝槽圖形的掩膜版對(duì)光刻膠層103進(jìn)行曝光、顯影，在所述光刻膠層表面上形成多個(gè)溝槽圖形，之后以具有多個(gè)溝槽圖形的光刻膠層103為掩膜，采用濕法腐蝕或干法刻蝕工藝，去除未被光刻膠層103覆蓋的刻蝕阻擋層材料，從而在刻蝕阻擋層102表面內(nèi)形成多個(gè)溝槽圖形104。該光刻過(guò)程的可采用正性光刻膠也可采用負(fù)性光刻膠，如AZ5214反轉(zhuǎn)膠，AZ5214為正性光刻膠，但在某些情況下也可用作負(fù)性光刻膠，本實(shí)施例中只要采用光刻膠做掩膜即可，具體如何操作，不做具體限定，只要能夠在光刻膠層表面上得到多個(gè)溝槽圖案即可。另外，本實(shí)施例中也不限定去除刻蝕阻擋層材料的方式，若采用濕法腐蝕工藝去除刻蝕阻擋層材料(SiO2)，所用溶液可以為NH4F(溶液濃度為40% )與HF(溶液濃度為40% )的混合溶液，NH4F溶液與HF溶液按體積比3: I混合后，對(duì)刻蝕阻擋層102進(jìn)行腐蝕，腐蝕時(shí)間約為5min，為避免刻蝕阻擋層材料清除不干凈，還可進(jìn)行Imin左右的過(guò)刻蝕。步驟3:如圖3所示，以具有所述溝槽圖形104的刻蝕阻擋層102為掩膜，在所述本體層101表面內(nèi)形成多個(gè)溝槽105，所述溝槽105垂直度良好且具有高深寬比；
·
優(yōu)選的，所述溝槽的深寬比在1: 1-10: I之間，更優(yōu)選的，所述溝槽的深寬比為5: 1，在此基礎(chǔ)上，優(yōu)選的，所述溝槽的深度在2um-100um之間，更優(yōu)選的，所述溝槽的深度在 30um-80um 之間。具體的，可采用具有多個(gè)溝槽圖形的光刻膠層103和刻蝕阻擋層102為掩膜，采用干法刻蝕或濕法腐蝕工藝，去除未被光刻膠層103和刻蝕阻擋層102覆蓋的本體層材料，在所述本體層101表面內(nèi)形成多個(gè)溝槽105。本實(shí)施例中優(yōu)選采用干法刻蝕工藝去除未被光刻膠層103和刻蝕阻擋層102覆蓋的本體層材料，刻蝕設(shè)備為感應(yīng)耦合等離子體刻蝕(ICP)設(shè)備，采用的等離子氣體為SFf^PC2H4的混合氣體，可采用刻蝕過(guò)程與聚合物淀積過(guò)程分別進(jìn)行且快速切換的方式進(jìn)行刻蝕，即“Boach”工藝，從而得到高深寬比且垂直度良好的溝槽結(jié)構(gòu)。需要說(shuō)明的是，該多個(gè)溝槽105的橫截面形狀和深度可以根據(jù)電容器對(duì)電容密度的要求確定，其橫截面形狀可以為任意形狀，本實(shí)施例中優(yōu)選為規(guī)則形狀，如正六邊形、圓形或正方形等，更優(yōu)選為正六邊形。并且，多個(gè)溝槽的排布方式也是任意的，排布越密集，電容密度越大，本實(shí)施例中優(yōu)選為多個(gè)溝槽呈陣列式分布于所述本體層表面內(nèi)，如圖11所示。步驟4:參見(jiàn)圖3和圖4，去除相鄰溝槽105之間的刻蝕阻擋層材料(如圖3中的標(biāo)號(hào)106所示)，以在所述刻蝕阻擋層表面上形成該電容器的摻雜區(qū)圖形；具體的，參見(jiàn)圖3，先采用化學(xué)清洗工藝去除光刻膠層103，之后在具有多個(gè)溝槽圖形的刻蝕阻擋層102表面上旋涂光刻膠(圖中未示出)，之后采用具有摻雜區(qū)圖形的掩膜板對(duì)光刻膠層進(jìn)行曝光、顯影，在所述光刻膠層表面上形成摻雜區(qū)圖形，之后以具有摻雜區(qū)圖形的光刻膠層為掩膜，采用濕法腐蝕去除未被光刻膠層覆蓋的刻蝕阻擋層材料，即去除相鄰溝槽105之間的刻蝕阻擋層材料106，以在所述刻蝕阻擋層表面上形成該電容器的摻雜區(qū)圖形，即在本體層表面內(nèi)形成摻雜區(qū)域，也就是電容器的有效PN結(jié)區(qū)域，摻雜區(qū)的厚度也就是PN結(jié)的結(jié)深，之后，采用化學(xué)清洗工藝去除光刻膠層，具體可采用丙酮、去膠溶液等去除光刻膠層。該過(guò)程中的濕法腐蝕工藝和采用的腐蝕液體可與以上步驟中相同，也可不同，只要保證在腐蝕過(guò)程中對(duì)本體層的傷害盡量小即可。步驟5:如圖4所示，以具有所述摻雜區(qū)圖形的刻蝕阻擋層為掩膜，對(duì)所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料進(jìn)行摻雜，得到該電容器的摻雜區(qū)107，以在所述本體層與所述摻雜區(qū)接觸區(qū)域形成三維PN結(jié)；具體的，本實(shí)施例中可采用高溫?cái)U(kuò)散工藝形成所述摻雜區(qū)107，該過(guò)程具體為，在IOOO0C -1200°C以?xún)?nèi)的高溫下，進(jìn)行Imin-1Omin的預(yù)擴(kuò)散，以使擴(kuò)散源的濃度穩(wěn)定的保持在預(yù)設(shè)濃度下，之后保持所述高溫及預(yù)設(shè)濃度，進(jìn)行連續(xù)擴(kuò)散，包括所述預(yù)擴(kuò)散時(shí)間在內(nèi)的所述高溫?cái)U(kuò)散的總體時(shí)間在10min-90min以?xún)?nèi)。本領(lǐng)域技術(shù)人員可以理解，所述本體層和所述摻雜區(qū)的雜質(zhì)類(lèi)型不同，即可形成PN結(jié)，本實(shí)施例中以本體層材料為P型低阻硅襯底，摻雜區(qū)為N型摻雜為例，所述摻雜區(qū)的擴(kuò)散源為POCl3，所述預(yù)設(shè)濃度為8 X 102°cm_3，所述高溫?cái)U(kuò)散的總體時(shí)間優(yōu)選為80min。經(jīng)過(guò)上述高溫?cái)U(kuò)散工藝后，得到該電容器的摻雜區(qū)107。需要說(shuō)明的是，電容器的容值和電容密度與所述摻雜區(qū)的厚度是直接相關(guān)的，摻雜區(qū)的厚度越小，電容密度越大，厚度越大，電容密度越小，但是摻雜區(qū)的厚度越小，被擊穿的風(fēng)險(xiǎn)也越大，因此，本實(shí)施例中該摻雜區(qū)107的厚度在0.1 μ m-3 μ m之間進(jìn)行選擇，優(yōu)選為在0.5 μ m-1.5 μ m之間，摻雜區(qū)的厚度更優(yōu)選為I μ m，但具體為何值，可根據(jù)電容密度的要求進(jìn)行確定，本實(shí)施例中對(duì)此不做過(guò)多限定。本領(lǐng)域技術(shù)人員可以理解，為了避免相鄰溝槽側(cè)壁的摻雜粒子相互接觸而導(dǎo)致的相鄰溝槽間的短路現(xiàn)象，所述相鄰溝槽間的本體層材料的厚度必然要大于所述摻雜區(qū)的厚度的2倍，本實(shí)施例中相鄰溝槽間的本體層材料的厚度小于20 μ m，若所述摻雜區(qū)的厚度為I μ m,則相鄰溝槽間的本體層材料的厚度就大于2 μ m，且小于20 μ m。步驟6:如圖5所示，保留緊鄰所述摻雜區(qū)邊緣的部分刻蝕阻擋層材料，去除所述摻雜區(qū)兩側(cè)或四周的部分刻蝕阻擋層材料，暴露出部分本體層材料，作為該電容器的第一電極區(qū)Iio ；該過(guò)程具體為，采用光刻工藝在所述刻蝕阻擋層102和摻雜區(qū)107表面上形成具有第一電極區(qū)圖形的光刻膠層108，該光刻膠層108覆蓋了緊鄰所述摻雜區(qū)邊緣的部分刻蝕阻擋層材料(如圖5中標(biāo)號(hào)109所示區(qū)域)，之后采用濕法腐蝕工藝去除未被光刻膠層108覆蓋的刻蝕阻擋層材料，暴露出部分本體層材料，得到該電容器的第一電極區(qū)110，之后去除光刻膠層108。第一電極區(qū)110可以?xún)H位于摻雜區(qū)的兩側(cè)，也可以位于摻雜區(qū)的四周。該光刻過(guò)程采用的光刻膠可為AZ5214光刻膠，也可為S9920光刻膠，濕法腐蝕方式和腐蝕液體也可與以上步驟中的濕法腐蝕過(guò)程相同。步驟7:參見(jiàn)圖6，在所述本體層表面上形成第一金屬層111，所述第一金屬層111與所述摻雜區(qū)107材料及所述第一金屬層與111所述本體層101材料間均形成歐姆接觸，所述第一金屬層111覆蓋所述第一電極區(qū)110以及所述溝槽105的底部、側(cè)壁以及相鄰溝槽間的摻雜區(qū)材料；本實(shí)施例中的第一金屬層的作用是與摻雜區(qū)和第一電極區(qū)形成歐姆接觸，因此只要是導(dǎo)電的金屬材料即可，本實(shí)施例中第一金屬層材料優(yōu)選為鋁，可采用磁控濺射或蒸鍍等方式形成第一金屬層111，其厚度約為I μ In。由于溝槽的深寬比較大，因此，溝槽側(cè)壁和底部部分區(qū)域的金屬鋁層較薄，但必須保證各區(qū)域的歐姆接觸良好。步驟8:如圖7所示，去除部分第一金屬層材料，形成該電容器的第一電極112和第二電極113，所述第一電極112和第二電極113的極性相反，且二者之間電學(xué)絕緣，所述第一電極112位于所述摻雜區(qū)兩側(cè)或四周，所述第二電極113位于所述摻雜區(qū)表面上，其中，去除的部分第一金屬層材料位于緊鄰所述摻雜區(qū)邊緣的部分刻蝕阻擋層表面上。該過(guò)程具體為，采用光刻工藝在所述第一金屬層111表面上形成絕緣區(qū)圖形(圖中未示出)，之后采用濕法腐蝕工藝去除未被光刻膠層覆蓋的部分第一金屬層材料，得到絕緣區(qū)114，從而形成第一電極112和第二電極113，第一電極112和第二電極113之間被絕緣區(qū)114隔離開(kāi)，從而實(shí)現(xiàn)二者的電學(xué)絕緣。本實(shí)施例光刻過(guò)程可采用正性光刻膠S9920光刻膠，由于第一金屬層111為鋁層，因此可采用H3PO4 (溶液濃度85% )、ΗΝ03(溶液濃度65% ) XH3COOH (溶液濃度100% ) ,H2O及NH4F (溶液濃度40% )的混合溶液，在常溫下對(duì)鋁層進(jìn)行刻蝕，該混合溶液中各溶液依照上述順序按體積比76: 3: 15: 5: 0.01進(jìn)行混合，濕法腐蝕時(shí)間約為10min-15min。另外，如圖8-圖10所示，在形成第一電極112和第二電極113之后，該方法還包括，在所述第一電極和第二電極表面上形成第二金屬層116，以引出所述第一電極和第二電極。該過(guò)程具體為:如圖8所示，利用圖7中所用的掩膜板進(jìn)行二次光刻，在刻蝕阻擋層表面上形成具有第一電極和第二電極圖形的光刻膠層115，即該光刻膠層115僅覆蓋上述絕緣區(qū)114，與上一光刻不同的是，此次光刻米用負(fù)性光刻膠，本實(shí)施例中優(yōu)選為AZ5214反轉(zhuǎn)膠。之后將具有光刻膠層115的娃片放入退火爐內(nèi)進(jìn)行退火工藝,使第一電極112與本體層材料之間、第二電極113與摻雜區(qū)材料之間形成良好的歐姆接觸，此次退火溫度約為400°C，時(shí)間約為40min，可在氮?dú)猸h(huán)境下進(jìn)行。之后，如圖9所示，可采用濺射或蒸鍍工藝，在具有光刻膠層115的硅片表面上形成第二金屬層116,該第二金屬層116的材料優(yōu)選為金,厚度優(yōu)選為5000 A。如圖10所示，可采用去膠剝離工藝，將硅片至于丙酮溶液或其它去膠溶液中浸泡，直至光刻膠層115脫落，以去除電學(xué)絕緣區(qū)域的第二金屬層材料，形成金屬電極117和118，即可引出第一電極和第二電極，之后可進(jìn)行超聲清洗，甩干等不住，保持硅片的清潔和干燥。圖10中金屬電極117和118的厚度僅為鋁層第一電極和第二電極厚度的一半，圖中為了清楚示意金屬電極117和118的位置，將金屬電極117和118的厚度增大了。需要說(shuō)明的是，本實(shí)施例中對(duì)第一電極區(qū)域的具體位置不作具體限定，第一電極區(qū)可以位于第二電極區(qū)(即摻雜區(qū))的任意一側(cè)，也可以位于其任意兩側(cè)或任意三側(cè)，或者分布于第二電極區(qū)的四周，本實(shí)施例中僅是以第一電極區(qū)位于第二電極區(qū)的兩側(cè)或四周為例來(lái)說(shuō)明第一電極區(qū)的分布，但這一點(diǎn)并不能用于限定本發(fā)明實(shí)施例的具體思想。本領(lǐng)域技術(shù)人員可以理解，電容器的密度跟三個(gè)因素有關(guān):一是介質(zhì)層的厚度，二是介質(zhì)的介電常數(shù)，三是介質(zhì)層的有效面積，一旦確定了電容器的基底材料和摻雜條件等，介質(zhì)層的厚度和介質(zhì)的介電常數(shù)就固定了，因此增大電容密度最好的可控方向就是盡量增大介質(zhì)層的有效面積，在本發(fā)明中即為有效的PN結(jié)面積。本發(fā)明實(shí)施例擺脫了傳統(tǒng)三維電容器的ΜΠΟΜΙ...M多層“三明治”結(jié)構(gòu)的束縛，顛覆了傳統(tǒng)電容器平面式的結(jié)構(gòu)，采用三維立體溝槽制作電容器的兩個(gè)電極間的介質(zhì)層，即本實(shí)施例中的第一電極和第二電極相當(dāng)于電容器的兩個(gè)極性相反的極板，本體層與摻雜區(qū)接觸區(qū)域形成的PN結(jié)相當(dāng)于電容器兩個(gè)極板之間的介質(zhì)層，由于溝槽結(jié)構(gòu)為三維立體結(jié)構(gòu)，因此介質(zhì)層的有效面積遠(yuǎn)遠(yuǎn)大于MM結(jié)構(gòu)電容器的介質(zhì)層的有效面積，從而大大提高了電容器的電容密度。相對(duì)于傳統(tǒng)的電容器的制作工藝，首先，本實(shí)施例中的PN結(jié)的結(jié)電容的作用相當(dāng)于介質(zhì)層的作用，采用成本低且簡(jiǎn)單成熟的摻雜工藝取代了傳統(tǒng)介質(zhì)層的生長(zhǎng)工藝，克服了介質(zhì)層難于生長(zhǎng)且費(fèi)用昂貴的問(wèn)題；其次，本實(shí)施例中的兩個(gè)電極采用一次蒸鍍或?yàn)R射工藝形成，減少了加工步驟，降低了生產(chǎn)成本；再次，由于半導(dǎo)體PN結(jié)具有正向?qū)ǚ聪蚪刂恋奶匦裕以诜聪螂妷捍笥谝欢ㄖ禃r(shí)還有可以恢復(fù)的擊穿特性，可應(yīng)用于電路中對(duì)靜電、電涌現(xiàn)象的防護(hù)過(guò)程。并且，本實(shí)施例中的電容器的溝槽的數(shù)量、深寬比、分布方式和分布密度可以根據(jù)不同電容器的要求相應(yīng)的變化，從而滿(mǎn)足了不同電容器對(duì)電容密度的要求。而且，理論上，本實(shí)施例中的電容器的電容密度可高達(dá)10nF/mm2-15nF/mm2，能夠同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求。與上述方法實(shí)施例相對(duì)應(yīng)，本發(fā)明另一實(shí)施例公開(kāi)了采用上述方法制成的高密度嵌入式電容器，圖10為該高密度嵌入式電容器的剖面圖，圖11為其俯視圖，該電容器包括:本體層101，所述本體層101表面內(nèi)具有多個(gè)溝槽105，所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料上具有一定摻雜濃度和摻雜厚度的摻雜區(qū)107，所述本體層101與所述摻雜區(qū)107接觸區(qū)域?yàn)槿SPN結(jié)區(qū)域；位于所述摻雜區(qū)107兩側(cè)或四周的本體層表面上的第一電極112,位于所述摻雜區(qū)表面上且覆蓋所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料的第二電極113，所述第一電極112和第二電極113的極性相反，且二者之間電學(xué)絕緣，所述第一電極和第二電極均形成于第一金屬層表面內(nèi)，且二者在同一光刻和刻蝕步驟中形成；緊鄰所述摻雜區(qū)邊緣的本體層表面上的刻蝕阻擋層102，所述刻蝕阻擋層102將所述第一電極112和第二電極隔離113，以使所述第一電極和第二電極之間電學(xué)絕緣。另外，還包括位于所述第一電極112和第二電極113表面上的金屬電極117和118，分別弓丨出第一電極112和第二電極113，金屬電極113只需分布于第二電極113的頂部(即相鄰溝槽的連接區(qū)域)，起到引出電極的作用即可。如圖11所示，本實(shí)施例中僅以第一電極112分布于摻雜區(qū)兩側(cè)為例，若所述本體層材料采用P型低阻硅襯底，所述摻雜區(qū)為N型摻雜，圖11中的第一電極112即為電容器的P型上電極(正電極)，中間區(qū)域的第二電極113即為電容器的N型下電極(負(fù)電極)，第二電極區(qū)域具有呈陣列式分布的表面覆蓋有金屬鋁的溝槽，溝槽橫截面形狀優(yōu)選為正六邊形、圓形或正方形。上述P型硅襯底的電阻率優(yōu)選為0.01 Ω.cm-0.5 Ω.cm之間，所述摻雜區(qū)的厚度在0.1 μ m-3 μ m之間進(jìn)行選擇,優(yōu)選為在0.5 μ m-1.5 μ m之間，摻雜區(qū)的厚度更優(yōu)選為I μ m0經(jīng)過(guò)理論分析和實(shí)驗(yàn)結(jié)果表明，本發(fā)明制作的電容器不僅具有較大的電容密度，其電容密度在10nF/mm2-15nF/mm2以?xún)?nèi)，且在高頻下仍能保持良好的特性，能夠同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求。本實(shí)施例中的電容器米用娃基襯底，由于娃基系統(tǒng)封裝技術(shù)具有與傳統(tǒng)微電子工藝兼容、可靠性高以及易于集成的特點(diǎn)，本發(fā)明實(shí)施例提供的電容器可應(yīng)用于嵌入電容的各種應(yīng)用場(chǎng)合。以上所述實(shí)施例，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種高密度嵌入式電容器制作方法，其特征在于，包括: 提供基底，所述基底包括本體層和位于所述本體層表面上的刻蝕阻擋層； 在所述刻蝕阻擋層表面內(nèi)形成多個(gè)溝槽圖形； 以具有所述溝槽圖形的刻蝕阻擋層為掩膜，在所述本體層表面內(nèi)形成多個(gè)溝槽，所述溝槽垂直度良好且具有高深寬比； 去除相鄰溝槽之間的刻蝕阻擋層材料，以在所述刻蝕阻擋層表面上形成該電容器的摻雜區(qū)圖形； 以具有所述摻雜區(qū)圖形的刻蝕阻擋層為掩膜，對(duì)所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料進(jìn)行摻雜，得到該電容器的摻雜區(qū)，以在所述本體層與所述摻雜區(qū)接觸區(qū)域形成三維PN結(jié)； 保留緊鄰所述摻雜區(qū)邊緣的部分刻蝕阻擋層材料，去除所述摻雜區(qū)兩側(cè)或四周的部分刻蝕阻擋層材料，暴露出部分本體層材料，作為該電容器的第一電極區(qū)； 在所述本體層表面上形成第一金屬層，所述第一金屬層與所述摻雜區(qū)材料及所述第一金屬層與所述本體層材料間均形成歐姆接觸，所述第一金屬層覆蓋所述第一電極區(qū)以及所述溝槽的底部、側(cè)壁以及相鄰溝槽間的摻雜區(qū)材料； 去除部分第一金屬層材料，形成該電容器的第一電極和第二電極，所述第一電極和第二電極的極性相反，且二者之間電學(xué)絕緣，所述第一電極位于所述摻雜區(qū)的兩側(cè)或四周，所述第二電極位于所述摻雜區(qū)表面上，其中，去除的部分第一金屬層材料位于緊鄰所述摻雜區(qū)邊緣的部分刻蝕阻擋層表面上。
2.根據(jù)權(quán)利要求1所述的高密度嵌入式電容器制作方法，其特征在于，形成第一電極和第二電極之后還包括，在所述第一電極和第二電極表面上形成第二金屬層，以引出所述第一電極和第二電極。
3.根據(jù)權(quán)利要求1所述的高密度嵌入式電容器制作方法，其特征在于，所述溝槽的深寬比在1: 1-10: I之間。
4.根據(jù)權(quán)利要求3所述的高密度嵌入式電容器制作方法，其特征在于，所述溝槽的深度在2 μ m-100 μ m之間。
5.根據(jù)權(quán)利要求3所述的高密度嵌入式電容器制作方法，其特征在于，所述相鄰溝槽間的本體層材料的厚度大于所述摻雜區(qū)的厚度的2倍，且小于20 μ m。
6.根據(jù)權(quán)利要求5所述的高密度嵌入式電容器制作方法，其特征在于，所述摻雜區(qū)的厚度在0.1 μ m-3 μ m之間。
7.根據(jù)權(quán)利要求6所述的高密度嵌入式電容器制作方法，其特征在于，形成所述摻雜區(qū)的方法為，采用高溫?cái)U(kuò)散工藝形成所述摻雜區(qū)，該過(guò)程具體為，在1000°c -1200°c以?xún)?nèi)的高溫下，進(jìn)行Imin-1Omin的預(yù)擴(kuò)散，以使擴(kuò)散源的濃度穩(wěn)定的保持在預(yù)設(shè)濃度下，之后保持所述高溫及預(yù)設(shè)濃度，進(jìn)行連續(xù)擴(kuò)散，包括所述預(yù)擴(kuò)散時(shí)間在內(nèi)的所述高溫?cái)U(kuò)散的總體時(shí)間在10min_90min以?xún)?nèi)。
8.根據(jù)權(quán)利要求7所述的高密度嵌入式電容器制作方法，其特征在于，所述本體層材料為P型硅襯底，所述摻雜區(qū)為N型摻雜，所述摻雜區(qū)的擴(kuò)散源為POCl3，所述預(yù)設(shè)濃度為8X 102°cnT3,所述高溫?cái)U(kuò)散的總體時(shí)間為80min。
9.根據(jù)權(quán)利要求8所述的高密度嵌入式電容器制作方法，其特征在于，所述P型硅襯底的電阻率在0.0l Ω.cm-0.5 Ω.cm之間。
10.根據(jù)權(quán)利要求1所述的高密度嵌入式電容器制作方法，其特征在于，所述多個(gè)溝槽呈陣列式分布于所述本體層表面內(nèi)。
11.根據(jù)權(quán)利要求10所述的高密度嵌入式電容器制作方法，其特征在于，所述溝槽的橫截面形狀為正六邊形、圓形或正方形。
12.根據(jù)權(quán)利要求2所述的高密度嵌入式電容器制作方法，其特征在于，所述第一金屬層材料為鋁，所述第二金屬層材料為金。
13.用權(quán)利要求1-12任一項(xiàng)所述的方法制成的高密度嵌入式電容器，其特征在于，包括: 本體層，所述本體層表面內(nèi)具有多個(gè)溝槽，所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料上具有一定摻雜濃度和摻雜厚度的摻雜區(qū)，所述本體層與所述摻雜區(qū)接觸區(qū)域?yàn)槿SPN結(jié)區(qū)域； 位于所述摻雜區(qū)兩側(cè)或四周的本體層表面上的第一電極，位于所述摻雜區(qū)表面上且覆蓋所述溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料的第二電極，所述第一電極和第二電極的極性相反，且二者之間電學(xué)絕緣，所述第一電極和第二電極均形成于第一金屬層表面內(nèi)，且二者在同一光刻和刻蝕步驟中形成； 緊鄰所述摻雜區(qū)邊緣的本體層表面上的刻蝕阻擋層，所述刻蝕阻擋層將所述第一電極和第二電極隔離，以使所述第一電極和第二電極之間電學(xué)絕緣。
14.根據(jù)權(quán)利要求13所述的高密度嵌入式電容器，其特征在于，所述本體層材料為P型硅襯底，所述摻雜區(qū)為N型摻雜，所述P型硅襯底的電阻率在0.01 Ω.cm-0.5 Ω.αιι，所述摻雜區(qū)的厚度在0.1 μ m-3 μ m之間。
全文摘要
本發(fā)明實(shí)施例公開(kāi)了一種高密度嵌入式電容器及其制作方法，該方法包括提供具有本體層和刻蝕阻擋層的基底；在本體層表面內(nèi)形成多個(gè)垂直度良好且具有高深寬比的溝槽；對(duì)溝槽的底部、側(cè)壁以及相鄰溝槽間的本體層材料進(jìn)行摻雜，得到該電容器的摻雜區(qū)，以在本體層與摻雜區(qū)接觸區(qū)域形成三維PN結(jié)；形成該電容器的第一電極和第二電極，所述第一電極和第二電極的極性相反，且二者之間電學(xué)絕緣，第一電極位于摻雜區(qū)兩側(cè)或四周，第二電極位于摻雜區(qū)表面上。本發(fā)明實(shí)施例采用三維立體溝槽制作電容器的介質(zhì)層，使介質(zhì)層的有效面積遠(yuǎn)遠(yuǎn)大于常規(guī)電容器的介質(zhì)層的有效面積，提高了電容器的電容密度，使該電容器能夠同時(shí)滿(mǎn)足低頻退耦和高頻退耦的要求。
文檔編號(hào)H01L29/92GK103094068SQ20111033830
公開(kāi)日2013年5月8日 申請(qǐng)日期2011年10月31日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者王惠娟, 萬(wàn)里兮 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所