專利名稱：一種半導體厚金屬結(jié)構(gòu)制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路的制造方法，尤其涉及一種小線寬厚金屬工藝的制作方法。
背景技術(shù)：
焊接墊(Bonding PAD)是用于對芯片內(nèi)部器件進行外部連接的部件,通常BondingPAD制作在芯片最外層，其材質(zhì)可以是鋁銅等導電金屬，在芯片管芯中所占的面積達到5 20 %。隨著集成電路的不斷發(fā)展，O. 5um以下工藝中，為了有效地利用Bonding PAD的面積，降低電源MOS管的開態(tài)導通電阻(Rdson)，需要將器件放置于Bonding PAD下，SPCUP(Circuit Under Pad)。然而CUP工藝遇到的一個難題是在封裝工藝中，在對導線(wire)做壓焊(bonding)工藝時,一般Bonding PAD會承受很大的應力，為了避免wire bonding的應力對芯片器件性能造成影響，需要采用多層金屬層或者4um厚的單層金屬層以緩沖應力。對于采用多層金屬實現(xiàn)CUP制作的工藝，其缺點在于每增加一層金屬，將相應增加通孔和金屬兩層圖形的制作，導致每片IC圓片成本增加20 40美金，大大降低了 IC產(chǎn)品的競爭力。對于采用4um厚的單層金 屬層實現(xiàn)CUP制作的工藝，由于現(xiàn)代半導體工藝要求金屬線寬不斷減小，厚金屬層的制作會遇到如下問題第一，當金屬線寬小于2um時，在制作4um厚的AlCu金屬結(jié)構(gòu)過程中，容易形成Al2O3等殘留物。為了減少殘留物，需要在金屬刻蝕階段采用深度刻蝕，這就要求刻蝕用的光刻膠必須具備一定厚度，而厚的光刻膠層在曝光后，由于解析度等原因，沒有辦法實現(xiàn)太窄的刻蝕寬度，這就與窄線寬的金屬刻蝕形成矛盾；第二，金屬化工藝完成后，需要在金屬層表面制作鈍化層，對于窄線寬深厚度的金屬條密集區(qū)，往往在制作鈍化層時，容易在兩個金屬條間隙部位形成鑰匙狀孔洞(key hole)，這種key hole會導致對鈍化層進行刻蝕后去膠時，光刻膠殘留于此，從而在后續(xù)的合金工藝時膨脹出來，形成表面缺陷，如圖1中線圈標識出來的就是光刻膠殘留物11。為了解決keyhole的形成，往往采用等離子體增強化學氣相沉積(PECVD) +高密度等離子體沉積(HDP)的方式，將金屬條密集區(qū)完全填充鈍化層，然而這種全填充的方式在金屬厚度增加時，所需要的鈍化層厚度也增加，所需要的鈍化腐蝕厚度也增加，同時采用的HDP工藝沉積速率很低，這導致鈍化淀積和腐蝕的耗時長，成本高。上述的幾點原因，都將導致現(xiàn)有半導體工藝中，厚金屬結(jié)構(gòu)的制作難度增大，因而有必要對現(xiàn)有的半導體工藝做改進，以克服上述問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種半導體厚金屬結(jié)構(gòu)的制作方法。該制作方法在制作1. 5um至2um線寬下，厚度達4um以上的單金屬層時，能夠在不使用厚光刻膠涂布的情況下，避免金屬刻蝕過程中產(chǎn)生氧化物殘留，并且在對金屬表面的鈍化工藝中，使用半滿的鈍化填充方式，在保證鈍化層保護效果的同時大大減少了鈍化工藝的時間。根據(jù)本發(fā)明的目的提出的一種半導體厚金屬結(jié)構(gòu)的制作方法，包括厚金屬沉積步驟，先后在半導體芯片表面沉積阻擋層、金屬層和抗反射層，所述金屬層的厚度為3. 5um至4. 5um，所述抗反射層包括鈦層、氮化鈦層；金屬圖形化步驟，在所述抗反射層上涂布光刻膠層；利用掩模對所述光刻膠層進行曝光，使所述掩模上的鏤空圖形對應區(qū)域上的光刻膠發(fā)生變質(zhì)；刻蝕去除變質(zhì)的光刻膠；以剩余光刻膠層為掩模在所述金屬層上采用4步刻蝕法刻蝕出具有凹凸結(jié)構(gòu)的特征尺寸為1. 5um至2um的表面圖形；
·
鈍化步驟，在上述具有凹凸結(jié)構(gòu)的金屬層表面制作鈍化層，該鈍化層半滿填充在所述金屬層的凹凸結(jié)構(gòu)中?？蛇x的，所述厚金屬沉積步驟包括在芯片表面先制作阻擋層，所述阻擋層包括鈦層和氮化鈦層，該鈦層的厚度為300A 600A,該氮化鈦層的厚度為300A 800A;在上述阻擋層上制作金屬層，所述金屬層為鋁銅層或者鋁硅銅層；在上述金屬層上制作抗反射層，所述抗反射層包括鈦層和氮化鈦層，該鈦層的厚度為100A 400A,該氮化鈦層的厚度為250A 400A?？蛇x的，所述阻擋層采用物理氣相沉積工藝制作，其工藝參數(shù)為溫度在300°C至400°C，制作鈦層時功率為2500W至4000W，Ar流量為30SCCM至80SCCM，時間控制在15S至30S ;制作氮化鈦時功率為7000W至10000W，Ar流量為20SCCM至45SCCM，N2流量80SCCM至135SCCM，時間控制在15S至25S?？蛇x的，所述金屬層采用物理氣相沉積工藝制作，其工藝參數(shù)為沉積溫度為300°C至400°C，功率為8000W至14000W，Ar流量30SCCM 80SCCM，時間控制在150S 300S。可選的，所述反射層采用物理氣相沉積工藝制作，其工藝參數(shù)為溫度在300°C至400°C，制作鈦層時功率為2500W至4000W，Ar流量為30SCCM至80SCCM，時間控制在IOS至20S ;制作氮化鈦時功率為7000W至10000W，Ar流量為20SCCM至45SCCM，N2流量80SCCM至135SCCM，時間控制在IOS至15S?？蛇x的，所述4步刻蝕法包括采用Ar對表面進行物理轟擊，清除需要腐蝕的金屬區(qū)域表面的光刻膠殘余；主腐蝕，利用氯化硼氣體和氯氣通過自動抓取終點方式對所述金屬層進行腐蝕，所述金屬層的腐蝕速率、所述光刻膠層的腐蝕速率由所述氯化硼氣體、所述氯氣的比例決定，以使所述光刻膠層的最終有效剩余膠厚大于4000A,并以氮氣增強對所述金屬層凹凸結(jié)構(gòu)中側(cè)壁的保護；主過刻，以與所述主腐蝕步驟相同的工藝條件進行主過刻，所述主過刻的時間為20S 50S ；輔過刻，所述輔過刻時間不少于100s，其中氯氣與氯化硼氣體的比例為I至1. 5。可選的，所述利用Ar進行物理轟擊的步驟中工藝參數(shù)為Ar流量40SCCM至80SCCM,壓力 8mT 至 15mT,時間在 20S 40S,功率 600W IOOOff0可選的，所述主腐蝕步驟的工藝參數(shù)為溫度40°C 70°C，氯化硼流量50SCCM至80SCCM,氯氣流量為80SCCM 120SCCM，氮氣流量為5SCCM至30SCCM，壓力IOmT 16mT，功率 600W IOOOff0可選的，所述鈍化步驟包括在具有凹凸結(jié)構(gòu)的金屬層表面沉積厚度為50nm至200nm的富硅氧化膜層；利用高密度等離子體沉積工藝在上述富硅氧化膜層表面沉積厚度為IOOOnm 1500nm的高密度等離子體二氧化硅膜層；在上述高密度等離子體二氧化硅膜層上沉積厚度為500nm至800nm的氮化硅膜層?？蛇x的，所述沉積富硅氧化膜的步驟工藝參數(shù)為溫度350°C至450°C，N2O流量200SCCM 至 350SCCM, SiH4 流量 70SCCM 至 120SCCM,功率 150W 至 250W,時間在 5S 至 20S?？蛇x的，所述沉積高密度等離子體二氧化硅膜層步驟的工藝參數(shù)為溫度350°C至 450 °C, SiH4 流量 50SCCM 至 150SCCM，O2 流量 50SCCM 至 200SCCM，Ar 流量 300SCCM 至450SCCM,功率 2000W 4000W,時間為 100S 200S?？蛇x的，所述沉積氮化硅膜層步驟的工藝參數(shù)為溫度350°C至450°C，SIH4流量 500SCCM 至 800SCCM，N2 流量 7000SCCM 至 9000SCCM，NH3 流量 250SCCM 至 400SCCM，功率500W 900W,時間 40S 60S。可選的，所述厚金屬沉積步驟中，該阻擋層、金屬層和抗反射層的沉積在一個機臺中完成?？蛇x的，所述光刻 膠層的厚度為3um至3. 5um。可選的，在所述鈍化步驟之后，通過光刻/腐蝕工藝制作焊接墊窗口。如此，本發(fā)明在現(xiàn)有的工藝架構(gòu)下，不需要額外增加層次和步驟，成功實現(xiàn)了 4um金屬厚度下1. 5um/l. 5um金屬工藝的制作，用于CUP的電路設(shè)計中，可提升5% 20%的可用芯片面積，大大降低了芯片成本。本發(fā)明中采用比傳統(tǒng)的方法更薄的鈍化層，利用半滿的鈍化填充，實現(xiàn)了高質(zhì)量的鈍化保護，比傳統(tǒng)的全填充耗時更短，成本更低。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是現(xiàn)有技術(shù)中存在于鈍化層間隙中的光刻膠殘留；圖2是本發(fā)明的厚金屬沉積工藝的流程示意圖；圖3是在電子顯微鏡下本發(fā)明的方法制作的金屬結(jié)構(gòu)與現(xiàn)有技術(shù)中的金屬結(jié)構(gòu)的對比效果圖；圖4是本發(fā)明的金屬刻蝕工藝流程示意圖；圖5是在電子顯微鏡下運用本發(fā)明的方法進行腐蝕與現(xiàn)有技術(shù)的方法進行腐蝕的金屬結(jié)構(gòu)形貌對比圖；圖6是本發(fā)明的鈍化工藝流程示意圖7是在電子顯微鏡下本發(fā)明的鈍化層示意圖。
具體實施例方式正如背景技術(shù)中所述，現(xiàn)有的半導體工藝，在制作4um以上厚度,且線寬在2um以下的金屬結(jié)構(gòu)時，由于在金屬刻蝕工藝中容易形成氧化物殘留，因而加大制作難度。另一方面，在金屬表面制作鈍化層時，對于深寬比大的金屬結(jié)構(gòu)而言，需要沉積的鈍化層厚度也比較大，這樣會導致沉積時間過長，影響效率。針對上述問題，本發(fā)明提出的一種半導體厚金屬結(jié)構(gòu)的制作方法，該半導體厚金屬結(jié)構(gòu)制作方法包括厚金屬沉積工藝、金屬圖形化工藝以及鈍化工藝。

所述厚金屬沉積工藝包括先后在半導體芯片表面沉積阻擋層、金屬層和抗反射層，該阻擋層、金屬層和抗反射層的沉積在一個機臺中完成，所述金屬層的厚度為3. 5um至4. 5um，所述抗反射層包括鈦層和氮化鈦層。所述金屬圖形化工藝包括光刻膠刻蝕工藝和金屬刻蝕工藝，所述光刻膠刻蝕工藝包括在所述抗反射層上涂布一層厚度為3um至3. 5um的光刻膠層，利用一掩模對光刻膠進行曝光，使掩模上的鏤空圖形對應區(qū)域上的光刻膠發(fā)生變質(zhì)，刻蝕去除變質(zhì)的光刻膠，所述金屬刻蝕工藝采用4步刻蝕法對金屬層進行刻蝕，利用剩余光刻膠層為掩模在所述金屬層上刻蝕出具有凹凸結(jié)構(gòu)的表面圖形，該表面圖形的特征尺寸為1.5um至2um。所述鈍化工藝在上述具有凹凸結(jié)構(gòu)的金屬層表面制作三層鈍化層，該三層鈍化層在金屬層的凹凸結(jié)構(gòu)中進行半滿填充。通過對現(xiàn)有半導體工藝的改良，實現(xiàn)厚金屬結(jié)構(gòu)的優(yōu)化生產(chǎn)，使厚金屬結(jié)構(gòu)在制作過程中，可以避免金屬氧化物殘留的產(chǎn)生，從而可以使用比較薄的光刻膠實現(xiàn)光刻工藝，使厚金屬結(jié)構(gòu)制作成為可能。同時，本發(fā)明提出了一種在厚金屬結(jié)構(gòu)上制作半滿填充方式的鈍化工藝，不僅可以實現(xiàn)對金屬層的有效保護，還能減少制作周期，大大提高生產(chǎn)效率。通過在抗反射層中加入鈦，可以有效填充厚金屬的晶粒間隙，阻止金屬間隙被氧化后形成Al2O3,有效解決了厚金屬工藝上單層薄的TiN抗反射層在腐蝕后的Al2O3殘留問題。因此可以實現(xiàn)薄光刻膠層下窄線寬的光刻工藝。通過半滿的鈍化填充，實現(xiàn)了高質(zhì)量的鈍化保護，比傳統(tǒng)的全填充耗時更短，成本更低。下面，將對本發(fā)明的具體實施方式
做詳細說明。首先是在一塊已經(jīng)做過預處理的芯片表面進行厚金屬沉積工藝，這里所謂的預處理是指利用擴散/注入/光刻/腐蝕的方法制作好芯片的下層結(jié)構(gòu)，利用化學機械研磨工藝(CMP)對芯片表面的介質(zhì)進行平坦化，利用CMP W-plug工藝制作頂層通孔并形成導電塞。上述的這些工藝都是已知技術(shù)，因此本發(fā)明不做展開。請參見圖2，圖2是本發(fā)明的厚金屬沉積工藝的流程示意圖。如圖所示，該厚金屬沉積工藝包括步驟Sll :在芯片表面先制作阻擋層，阻擋層的作用有兩個，第一可以增強金屬與下層膜層的結(jié)合力；第二可以在后續(xù)刻蝕金屬的過程中，起到控制刻蝕終點時間的作用。所述阻擋層包括鈦層和氮化鈦層，該鈦層的厚度為300人 600A,該氮化鈦層的厚度為300A 800A。
具體地，該阻擋層采用物理相沉積工藝制作，其工藝參數(shù)為溫度在300°C至400°C，制作鈦層時功率為2500W至4000W，Ar流量為30SCCM至80SCCM，時間控制在15S至30S ;制作氮化鈦時功率為7000W至10000W，Ar流量為20SCCM至45SCCM，N2流量80SCCM至135SCCM，時間控制在15S至25S。S12:在上述阻擋層上制作金屬層，所述金屬層為鋁銅層或者鋁硅銅層，該金屬層的厚度為3. 5um至4. 5um。該金屬層跟上述阻擋層是在同一個沉積機臺中進行。具體地，制作該金屬層的工藝參數(shù)為沉積溫度為300°C至400°C，功率為8000W至14000W，Ar流量30SCCM 80SCCM，時間控制在150S 300S。S13:在上述金屬層上制作抗反射層，所述抗反射層包括鈦層和氮化鈦層，該鈦層的厚度為100A 400A,該氮化鈦的厚度為250A 400A。Ti的加入可以有效填充厚金屬的晶粒間隙，阻止金屬間隙被氧化后形成Al2O3，有效解決了厚金屬工藝上單層薄的TiN抗反射層在腐蝕后的Al2O3殘留問題。如圖3所示，為本發(fā)明的制作方法被運用前后的對比效果圖，其中圖3A中可以看到現(xiàn)有技術(shù)制作的金屬結(jié)構(gòu)中，有Al2O3殘留31，而圖3B中，運用本發(fā)明的方法制作的金屬結(jié)構(gòu)中則不存在上述問題。TiN層實現(xiàn)光刻線寬的有效控制。T1-TiN抗反射層在一個腔體中沉積完成，沉積條件與阻擋層一致，根據(jù)厚度相應調(diào)整時間。具體為溫度在300°C至400°C，制作鈦層時功率為2500W至4000W，Ar流量為30SCCM至80SCCM，時間控制在IOS至20S ;制作氮化鈦時功率為 7000W 至 10000W，Ar 流量為 20SCCM 至 45SCCM，N2 流量 80SCCM 至 135SCCM，時間控制在 IOS 至 15S。實施完厚金屬沉積工藝之后，開始對制作在表面的金屬層進行圖形化工藝，該圖形化工藝的目的是在金屬層上按需求制作出圖形結(jié)構(gòu)。該圖形化工藝使用光刻膠刻蝕工藝加金屬刻蝕工藝的方法，首先在上述的抗反射層表面涂布一層光刻膠層，由于本發(fā)明對金屬結(jié)構(gòu)的特征尺寸要求2um以下，因此涂布的光刻膠厚度不宜太厚，否則會影響刻蝕精度。在本發(fā)明中，光刻膠層的厚度為3um至3. 5um。涂布完光刻膠后，對該光刻膠進行曝光工藝。利用一掩模對光刻膠進行曝光，使掩模上的鏤空圖形對應區(qū)域上的光刻膠發(fā)生變質(zhì)，刻蝕去除變質(zhì)的光刻膠，這樣光刻膠層上就會形成所需的圖形。然后利用剩余光刻膠層為掩模，對金屬層進行刻蝕，將光刻膠上的圖形轉(zhuǎn)移到金屬上，形成所需的金屬結(jié)構(gòu)。具體實施該金屬刻蝕工藝的方法為4步法刻蝕。請參考圖4，圖4是本發(fā)明的金屬刻蝕工藝流程示意圖。如圖所示，該金屬刻蝕工藝中采用的4步刻蝕法包括步驟S21 :第一步米用Ar對表面進行物理轟擊,將需要腐蝕的金屬區(qū)域表面的光刻膠殘余清除干凈，為后續(xù)的腐蝕做好準備。其具體的工藝參數(shù)為Ar流量40SCCM至80SCCM，壓力8mT至15mT，時間在20S 40S，功率 600W IOOOff0S22:第二步為主腐蝕，利用氯化硼氣體和氯氣通過自動抓取終點方式對金屬層進行腐蝕，該自動抓取終點方式是以金屬層下方的 阻擋層為終點，當腐蝕露出該阻擋層時，就停止向下腐蝕。利用氯化硼與氯氣的比例進行金屬腐蝕速率和光刻膠腐蝕速率的控制，實現(xiàn)最終有效剩余膠厚大于4000A,利用氮氣增強金屬層凹凸結(jié)構(gòu)中側(cè)壁的保護，實現(xiàn)金屬層凹凸結(jié)構(gòu)的傾斜角度在近90度。主腐蝕過后，金屬層圖形結(jié)構(gòu)的形貌已經(jīng)被刻蝕完成，主腐蝕過程時間最長，光刻膠損失量最大，因此在主腐蝕時需要控制好對光刻膠的刻蝕速率。具體地，該主腐蝕的工藝參數(shù)為溫度控制在40°C 70°C，氯化硼流量50SCCM至80SCCM,氯氣流量為80SCCM 120SCCM，氮氣流量為5SCCM至30SCCM，壓力IOmT 16mT，功率 600W IOOOff0S23 :第三步為主過刻，采用與步驟S22相同的工藝條件進行20S 50S的過刻；這是比傳統(tǒng)的三步腐蝕多增加的一步，以解決微負載(micro loading)效應導致的主腐蝕轉(zhuǎn)輔過刻步驟時，在金屬側(cè)壁產(chǎn)生的空洞，成功實現(xiàn)厚金屬腐蝕工藝密集區(qū)金屬條側(cè)壁的光滑。S24 :第四步為輔過刻，在氯氣與氯化硼的比例為I至1. 5下進行100S以上的腐蝕，以保證需要腐蝕的區(qū)域完全腐蝕干凈。如圖5中所示，其中圖5A為現(xiàn)有技術(shù)在進行完腐蝕后，光刻膠剩余厚度幾乎沒有，且金屬條側(cè)壁形貌差，而圖5B中，運用本發(fā)明的4步腐蝕條件后，光刻膠51的有效剩余量控制在4000A以上，且金屬條的傾斜角度接近90度。金屬刻蝕工藝完成后，金屬層的凹凸結(jié)構(gòu)就已經(jīng)成型，此時，還需要在金屬層表面制作鈍化層，防止金屬被沾污。以往的鈍化工藝，為了消除在金屬凹槽中產(chǎn)生的key hole,采用全填充的方式，將金屬凹槽中填滿鈍化層。但是這種全填充的工藝耗時長，效率慢。因此在本發(fā)明中，提出了以半滿填充的方式對金屬表面進行鈍化工藝。請參考圖6，圖6是本發(fā)明的鈍化工藝流程示意圖。如圖所示，該鈍化工藝包括步驟`S31 :在具有凹凸結(jié)構(gòu)的金屬層表面先沉積富硅氧化膜(SRO)層，該SRO層厚度50nm至200nm，作為金屬層表面保護層，防止后續(xù)的高密度等離子體沉積(HDP)工藝損傷金屬條。具體制作SRO層的工藝為采用C2 Sequel機臺，溫度控制在350°C至450°C，N20流量 200SCCM 至 350SCCM, SiH4 流量 70SCCM 至 120SCCM,功率 150W 至 250W，時間在 5S 至20S。S32 :利用HDP工藝在上述SRO層表面沉積一層HDP 二氧化硅層，該HDP 二氧化硅層的厚度為IOOOnm 1500nm。由于HDP 二氧化硅層的窄線寬填充效果好，可以利用該HDP
二氧化硅層作為整個鈍化層的主要填充層。具體地，該HDP 二氧化硅工藝的參數(shù)為溫度控制在350°C至450°C，SiH4流量50SCCM 至 150SCCM，O2 流量 50SCCM 至 200SCCM，Ar 流量 300SCCM 至 450SCCM，功率 2000W 4000W,時間在 100S 200S。S33 :在上述HDP 二氧化硅層上沉積SiN膜層，該SiN膜層的厚度為500nm至800nm，該SiN層的作用為對金屬進行表面的鈍化保護。具體地，制作該SiN的工藝參數(shù)為溫度控制在350°C至450°C，SIH4流量500SCCM至 800SCCM，N2 流量 7000SCCM 至 9000SCCM，NH3 流量 250SCCM 至 400SCCM，功率 500W 900W，時間在40S 60S。與普通的全滿填充相比，在最小間隙的位置實現(xiàn)鈍化層的半滿填充，解決了 keyhole導致的膠殘留問題，并實現(xiàn)了高效率和低成本。值得一提的是，除了上述的鈍化層組合結(jié)構(gòu)外，也可以采用其他的膜層實現(xiàn)，比如采用PETEOS膜層，SAUSG膜層，SOG膜層，SION膜層等常用于鈍化的膜層。最后，在鈍化工藝完成后，通過光刻/腐蝕等工藝制作好焊接墊窗口，用于壓焊和芯片測試引線。如圖7所示，通過本發(fā)明的方法優(yōu)化后的生產(chǎn)工藝得到的金屬鈍化層，側(cè)壁表面形貌正常，且鈍化層為半滿填充。下面，是對通過本發(fā)明的方法制作的厚金屬結(jié)構(gòu)進行的性能評估測試數(shù)據(jù)金屬強度變化(Stress Migration ；SM)測試該測試的判斷標準為，在125°C條件下，在烘箱中烘烤1000小時，測試金屬電阻變化，如果小于10%，則測試通過。實際測試結(jié)果為電阻變小4. 97%，符合要求。金屬電遷移變化(Electrical Migration ;EM)測試該測試的判斷標準為，在250°C和60mA/um條件下烘烤300小時，測試金屬電阻的變化，推算在125°C和7mA/um條件下的電阻變化O.1 %時的壽命，壽命超過10年，則通過。實際測試結(jié)果為壽命超過30年，符
合要求。鈍化完整可靠性測試該測試的判斷標準為，在25°C條件下，Al腐蝕液中浸泡100分鐘后無針孔缺陷(Al腐蝕液成份為HN03 (70 % ) H3P04 (85 % ) =Acetic Acid De-1onized Water = 5 80 5 10)，則通過。實際測試結(jié)果為針孔缺陷為O個，符合要求。導線焊機(Wire bonding)測試該測試的判斷標準為,在拉力大于10克下,焊球脫落失效率< 0. 4%，則通過。實際測試結(jié)果為失效率0. 17%，符合要求。

綜上所述，本發(fā)明的改進之處包括1、在厚金屬沉積工藝中，采用T1-TiN疊層結(jié)構(gòu)作為抗反射層，實現(xiàn)4um金屬腐蝕無殘留。2、在金屬腐蝕工藝中，采用N2進行側(cè)壁保護，實現(xiàn)4um金屬條傾斜角度接近90度。3、在金屬腐蝕工藝中，增加一步主過刻步驟，實現(xiàn)4um金屬條側(cè)壁的光滑。4、采用半滿的鈍化填充結(jié)構(gòu)，實現(xiàn)在4um金屬厚度下的1. 5um金屬間隙有效鈍化保護。本發(fā)明達到的技術(shù)效果為在現(xiàn)有的工藝架構(gòu)下，不需要額外增加層次和步驟，成功實現(xiàn)了 4um金屬厚度下1. 5um/1. 5um金屬工藝的制作，用于CUP的電路設(shè)計中，可提升5 % 20 %的可用芯片面積，大大降低了芯片成本。本發(fā)明中采用比傳統(tǒng)的方法更薄的鈍化層，利用半滿的鈍化填充，實現(xiàn)了高質(zhì)量的鈍化保護，比傳統(tǒng)的全填充耗時更短，成本更低。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.一種半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于，包括厚金屬沉積步驟，先后在半導體芯片表面沉積阻擋層、金屬層和抗反射層，所述金屬層的厚度為3. 5um至4. 5um，所述抗反射層包括鈦層、氮化鈦層；金屬圖形化步驟，在所述抗反射層上涂布光刻膠層；利用掩模對所述光刻膠層進行曝光，使所述掩模上的鏤空圖形對應區(qū)域上的光刻膠發(fā)生變質(zhì)；刻蝕去除變質(zhì)的光刻膠；以剩余光刻膠層為掩模在所述金屬層上采用4步刻蝕法刻蝕出具有凹凸結(jié)構(gòu)的特征尺寸為1.5um至2um的表面圖形；鈍化步驟，在上述具有凹凸結(jié)構(gòu)的金屬層表面制作鈍化層，該鈍化層半滿填充在所述金屬層的凹凸結(jié)構(gòu)中。
2.如權(quán)利要求1所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述厚金屬沉積步驟包括在芯片表面先制作阻擋層，所述阻擋層包括鈦層和氮化鈦層，該鈦層的厚度為300A 600A,該氮化鈦層的厚度為300A 800A;在上述阻擋層上制作金屬層，所述金屬層為鋁銅層或者鋁硅銅層；在上述金屬層上制作抗反射層，所述抗反射層包括鈦層和氮化鈦層，該鈦層的厚度為100A 400A,該氮化鈦層的厚度為250A 400A。
3.如權(quán)利要求2所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述阻擋層采用物理氣相沉積工藝制作，其工藝參數(shù)為溫度在300°C至400°C，制作鈦層時功率為2500W至4000W，Ar流量為30SCCM至80SCCM，時間控制在15S至30S ;制作氮化鈦時功率為7000W至10000W，Ar 流量為 20SCCM 至 45SCCM, N2 流量 80SCCM 至 135SCCM,時間 15S 至 25S。
4.如權(quán)利要求2所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述金屬層采用物理氣相沉積工藝制作，其工藝參數(shù)為沉積溫度為300°C至400°C，功率為8000W至14000W, Ar 流量 30SCCM 80SCCM,時間 150S 300S。
5.如權(quán)利要求2所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述反射層采用物理氣相沉積工藝制作，其工藝參數(shù)為溫度在300°C至400°C，制作鈦層時功率為2500W至4000W，Ar流量為30SCCM至80SCCM，時間控制在IOS至20S ;制作氮化鈦時功率為7000W至10000W，Ar 流量為 20SCCM 至 45SCCM, N2 流量 80SCCM 至 135SCCM,時間 IOS 至 15S。
6.如權(quán)利要求1所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述4步刻蝕法包括采用Ar對表面進行物理轟擊，清除需要腐蝕的金屬區(qū)域表面的光刻膠殘余；主腐蝕，利用氯化硼氣體和氯氣通過自動抓取終點方式對所述金屬層進行腐蝕，所述金屬層的腐蝕速率、所述光刻膠層的腐蝕速率由所述氯化硼氣體、所述氯氣的比例決定，以使所述光刻膠層的最終有效剩余膠厚大于4000A,并以氮氣增強對所述金屬層凹凸結(jié)構(gòu)中側(cè)壁的保護；主過刻，以與所述主腐蝕步驟相同的工藝條件進行主過刻，所述主過刻的時間為20S 50S ；輔過刻，所述輔過刻時間不少于100s，其中氯氣與氯化硼氣體的比例為I至1. 5。
7.如權(quán)利要求6所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述利用Ar進行物理轟擊的步驟中工藝參數(shù)為=Ar流量40SCCM至80SCCM，壓力8mT至15mT，時間在20S 40S，功率 600W IOOOff0
8.如權(quán)利要求6所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述主腐蝕步驟的工藝參數(shù)為溫度40°C 70°C，氯化硼流量50SCCM至80SCCM，氯氣流量為80SCCM 120SCCM,氮氣流量為 5SCCM 至 30SCCM，壓力 IOmT 16mT，功率 600W 1000W。
9.如權(quán)利要求1所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述鈍化步驟包括在具有凹凸結(jié)構(gòu)的金屬層表面沉積厚度為50nm至200nm的富硅氧化膜層；利用高密度等離子體沉積工藝在上述富硅氧化膜層表面沉積厚度為IOOOnm 1500nm的高密度等離子體二氧化硅膜層；在上述高密度等離子體二氧化硅膜層上沉積厚度為500nm至800nm的氮化硅膜層。
10.如權(quán)利要求9所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述沉積富硅氧化膜的步驟工藝參數(shù)為溫度350°C至450°C，N20流量200SCCM至3505011，5丨!14流量705011至120SCCM,功率150W至250W,時間在5S至20S。
11.如權(quán)利要求9所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述沉積高密度等離子體二氧化硅膜層步驟的工藝參數(shù)為溫度350°C至450°C，SiH4流量50SCCM至150SCCM, O2 流量 50SCCM 至 200SCCM，Ar 流量 300SCCM 至 450SCCM，功率 2000W 4000W，時間為100S 200S。
12.如權(quán)利要求9所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述沉積氮化硅膜層步驟的工藝參數(shù)為溫度350°C至450°C，SIH4流量500SCCM至800SCCM，N2流量7000SCCM 至 9000SCCM, NH3 流量 250SCCM 至 400SCCM,功率 500W 900W,時間 40S 60S。
13.如權(quán)利要求1所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述厚金屬沉積步驟中，該阻擋層、金屬層和抗反射層的沉積在一個機臺中完成。
14.如權(quán)利要求1所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于所述光刻膠層的厚度為3um至3. 5um。
15.如權(quán)利要求1所述的半導體厚金屬結(jié)構(gòu)的制作方法，其特征在于在所述鈍化步驟之后，通過光刻/腐蝕工藝制作焊接墊窗口。
全文摘要
一種半導體厚金屬結(jié)構(gòu)的制作方法，包括厚金屬沉積步驟、金屬圖形化步驟以及鈍化步驟，其中在厚金屬沉積步驟中，采用Ti-TiN疊層結(jié)構(gòu)作為抗反射層，實現(xiàn)4um金屬腐蝕無殘留。在金屬圖形化步驟中，采用N2進行側(cè)壁保護，實現(xiàn)4um金屬凹凸結(jié)構(gòu)傾斜角度接近90度，并通過增加一步主過刻步驟，實現(xiàn)4um金屬凹凸結(jié)構(gòu)側(cè)壁的光滑。采用半滿的鈍化填充結(jié)構(gòu)，實現(xiàn)在4um金屬厚度下的1.5um金屬間隙有效鈍化保護。最終實現(xiàn)線寬/間距1.5um/1.5um的4um厚金屬結(jié)構(gòu)的制作。
文檔編號H01L21/768GK103050398SQ201110311498
公開日2013年4月17日 申請日期2011年10月14日 優(yōu)先權(quán)日2011年10月14日
發(fā)明者吳孝嘉, 房世林, 羅澤煌, 陳正培, 章舒 申請人:無錫華潤上華半導體有限公司