金屬互連結構及其形成方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，特別涉及一種金屬互連結構及其形成方法。
【背景技術】
[0002]隨著集成電路制造技術的不斷發(fā)展，MOS晶體管的特征尺寸也越來越小，根據(jù)按比例縮小法則，在縮小MOS晶體管的整體尺寸時，也同時縮小了源極、漏極、柵極、插塞等結構的尺寸。
[0003]在芯片的邏輯電路區(qū)域，通常具有較高的集成度，晶體管之間的距離較小，以便可以降低所述邏輯電路區(qū)域的面積，但是這樣就給在有源區(qū)上形成金屬接觸孔帶來了困難。
[0004]例如在SRAM (靜態(tài)隨機存取存儲器)中，相鄰存儲器單元的有源區(qū)之間的距離較小，具體請參考圖1。
[0005]所述靜態(tài)存儲器單元被淺溝槽隔離結構10所包圍，由于所述SRAM存儲器的集成度較高，相鄰靜態(tài)存儲器單元之間的間距較小，并且所述SRAM存儲器的有源區(qū)20的尺寸也較小，位于所述有源區(qū)20表面的金屬接觸孔30作為互連結構將所述有源區(qū)與其他器件連接。
[0006]由于所述靜態(tài)存儲器中的相鄰有源區(qū)之間的間距較小，而由于光刻刻蝕工藝的限制，所述插塞的尺寸較大，無法被所述有源區(qū)完全包住，造成所述有源區(qū)邊緣的漏電現(xiàn)象，影響器件的良率和可靠性。

【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問題是提供一種金屬互連結構及其形成方法，提高器件的良率和可靠性。
[0008]為解決上述問題，本發(fā)明提供一種金屬互連結構的形成方法，包括:提供半導體襯底，所述半導體襯底內(nèi)具有有源區(qū)和包圍所述有源區(qū)的隔離結構；在所述半導體襯底表面形成金屬層；對所述金屬層進行退火處理，使所述金屬層材料與有源區(qū)內(nèi)原子反應，在所述有源區(qū)表面形成金屬硅化物層；在所述金屬層表面形成第一掩膜層，所述第一掩膜層覆蓋部分有源區(qū)及所述有源區(qū)一側的部分隔離結構上方的金屬層；以所述第一掩膜層為掩膜，去除未被所述第一掩膜層覆蓋的金屬層，在所述隔離區(qū)上形成與所述有源區(qū)表面的金屬硅化物層連接的互連金屬層；去除所述第一掩膜層之后，在所述半導體襯底上形成介質(zhì)層，所述介質(zhì)層覆蓋所述金屬硅化物層、隔離結構以及互連金屬層；在所述介質(zhì)層內(nèi)形成連接所述互連金屬層的金屬接觸孔，所述金屬接觸孔通過所述互連金屬層與有源區(qū)相連。
[0009]可選的，所述金屬接觸孔完全位于所述互連金屬層表面。
[0010]可選的，所述互連金屬層的材料為Co、TiN、Ni或Ti。
[0011]可選的，還包括:在形成所述介質(zhì)層之前，在所述半導體襯底上形成刻蝕阻擋層，然后再在所述刻蝕阻擋層表面形成介質(zhì)層。
[0012]可選的，所述刻蝕阻擋層的材料為氮化鈦。
[0013]可選的，形成所述金屬接觸孔的方法包括:在所述介質(zhì)層表面形成具有開口的第二掩膜層，所述開口位于互連金屬層上方；沿所述開口刻蝕介質(zhì)層至互連金屬層表面，形成接觸孔；在所述接觸孔內(nèi)填充金屬材料，形成連接所述互連金屬層的金屬接觸孔。
[0014]可選的，所述金屬材料為銅、鋁或者鎢。
[0015]可選的，還包括:在所述接觸孔內(nèi)壁表面形成擴散阻擋層之后，再在所述接觸孔內(nèi)填充金屬材料，形成金屬接觸孔。
[0016]可選的，所述擴散阻擋層的材料為TiN或TaN。
[0017]可選的，所述退火處理的退火溫度為200°C?1100°C，持續(xù)時間為30s?120s。
[0018]可選的，所述第一掩膜層的材料為氮化硅、底部抗反射層或光刻膠層。
[0019]可選的，所述半導體襯底內(nèi)形成有靜態(tài)隨機存儲器單元，所述有源區(qū)為靜態(tài)隨機存儲器單元內(nèi)的晶體管的源極或漏極。
[0020]為解決上述問題，本發(fā)明的技術方案還提供一種金屬互連結構，包括:半導體襯底，所述半導體襯底內(nèi)具有有源區(qū)和包圍所述有源區(qū)的隔離結構；位于所述有源區(qū)表面的金屬硅化物層；位于所述隔離區(qū)上與所述有源區(qū)表面的金屬硅化物層連接的互連金屬層；位于所述半導體襯底表面的介質(zhì)層，所述介質(zhì)層覆蓋所述金屬硅化物層、隔離結構以及互連金屬層；位于所述介質(zhì)層內(nèi)的接觸孔，所述接觸孔底面位于金屬互連層表面；位于所述接觸孔內(nèi)的金屬接觸孔，所述金屬接觸孔通過所述互連金屬層與有源區(qū)相連。
[0021]可選的，所述金屬接觸孔完全位于所述互連金屬層表面。
[0022]可選的，所述互連金屬層的材料為Co、TiN、Ni或Ti。
[0023]可選的，所述金屬接觸孔的材料為銅、鋁或者鎢。
[0024]可選的，所述金屬接觸孔包括位于接觸孔內(nèi)壁表面的擴散阻擋層和位于所述擴散阻擋層表面的填充滿所述接觸孔的金屬材料層。
[0025]可選的，所述擴散阻擋層的材料為TiN或TaN，所述金屬材料層的材料為銅、鋁或者鶴。
[0026]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0027]本發(fā)明的技術方案中，在有源區(qū)表面形成金屬硅化物層之后，在所述金屬層表面形成第一掩膜層，所述第一掩膜層覆蓋部分有源區(qū)及所述有源區(qū)一側的部分隔離結構上方的金屬層；以所述第一掩膜層為掩膜，去除未被所述第一掩膜層覆蓋的金屬層，在所述隔離區(qū)上形成與所述有源區(qū)表面的金屬硅化物層連接的互連金屬層，后續(xù)在所述互連金屬層表面形成金屬接觸孔。所述互連金屬層部分位于有源區(qū)表面，所以所述金屬接觸孔通過互連金屬層與有源區(qū)電連接。所述金屬接觸孔不會直接形成在有源區(qū)表面，從而可以避免在形成金屬接觸孔過程中對有源區(qū)造成過刻蝕而使金屬接觸孔與半導體襯底之間產(chǎn)生漏電流。
[0028]進一步的，所述互連金屬層部分包圍所述有源區(qū)的隔離結構上，并且所述部分互連金屬層可以位于較大面積的隔離結構上，從而提高所述互連金屬層的面積，使形成的金屬接觸孔完全位于所述互連金屬層上，提高互連金屬層與金屬接觸孔之間的點連接性能，降低金屬接觸孔的連接電阻。
【附圖說明】
[0029]圖1是本發(fā)明的現(xiàn)有技術的靜態(tài)隨機存儲器單元及其有源區(qū)上的金屬接觸孔的示意圖；
[0030]圖2至圖11是本發(fā)明的實施例的金屬互連結構的形成過程的結構示意圖；
[0031]圖12是本發(fā)明的實施例的靜態(tài)隨機存儲單元的結構示意圖。
【具體實施方式】
[0032]如【背景技術】中所述，現(xiàn)有技術在有源區(qū)上形成金屬接觸孔容易造成漏電現(xiàn)象。
[0033]請參考圖2，為在所述有源區(qū)20上形成金屬接觸孔的結構示意圖。
[0034]所述有源區(qū)20的尺寸較小，使得所述金屬接觸孔30無法被所述有源區(qū)20完全包圍住。在刻蝕所述介質(zhì)層40形成金屬接觸孔的接觸孔過程中，由于所述隔離結構10的材料與介質(zhì)層40的材料相同均為氧化硅，具有較大的刻蝕速率，所以，會對所述有源區(qū)20邊緣的隔離結構造成較大深度的過刻蝕，而造成有源區(qū)20的邊緣被吃穿，造成所述金屬接觸孔30與半導體襯底之間的漏電流，從而影響形成的器件的良率和可靠性。
[0035]本發(fā)明的實施例中，在所述隔離結構的表面形成與有源區(qū)連接的互連金屬層，將金屬接觸孔形成在所述互連金屬層表面，從而可以避免在形成金屬接觸孔的過程中將有源區(qū)的邊緣吃穿，而造成漏電現(xiàn)象，從而可以提高形成的器件的良率和可靠性。
[0036]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0037]請參考圖3，提供半導體襯底100，所述半導體襯底100內(nèi)形成有有源區(qū)200。
[0038]具體的，本實施例中，所述半導體襯底100內(nèi)形成有晶體管，包括柵極結構110和位于所述柵極結構I1兩側的源漏極200。所述源漏極200作為本實施例中的有源區(qū)200，后續(xù)在所述晶體管一側的有源區(qū)表面形成金屬接觸孔。
[0039]所述柵極結構110包括位于半導體襯底100表面的柵介質(zhì)層111和位于所述柵介質(zhì)層111表面的柵極112。本實施例中，所述柵介質(zhì)層111的材料為氧化硅，所述柵極112的材料為多晶硅。在本發(fā)明的其他實施例中，所述柵介質(zhì)層111的材料還可以是氧化鉿、氧化鋯、硅氧化鉿等高K介質(zhì)材料，所述柵極112的材料可以是鋁、鎳、鎢、氮化鈦、氮化鈦等金屬材料。
[0040]所述柵極112兩側側壁上還形成有側墻120，用于保護所述柵極112。
[0041]所述半導體襯底100內(nèi)還形成有包圍所述源漏極200的隔離結構300，本實施例中，所述隔離結構300為淺溝槽隔離結構，所述隔離結構300的材料為氧化硅。
[0042]形成所述晶體管的具體工藝在此不作贅述。
[0043]在本發(fā)明的其他實施例中，所述半導體襯底內(nèi)還可以形成有靜態(tài)存儲器單元，所述有源區(qū)為靜態(tài)存儲器單元中的晶體管的源極或漏極。
[0044]在本發(fā)明的其他實施例中，所述有源區(qū)還可以是其他有雜質(zhì)離子摻雜的需要金屬接觸孔連接的區(qū)域。
[0045]請參考圖4，在所述半導體襯底100表面形成金屬層400，所述金屬層400覆蓋所述源漏極200、柵極結構110以及隔離結構300的表面。
[0046]所述金屬層400的材料可以是Co、TiN、Ni或Ti。本實施例中，所述金屬層200的材料為Co。
[0047]形成所述金屬層400的工藝可以是化學氣相沉積工藝、蒸發(fā)或者濺射工藝。本實施例中采用濺射工藝形成所述金屬層200。
[0048]所述金屬層400用于在后續(xù)退火過程中與源漏極200和柵極112反應，在所述漏極200和柵極112表面形成金屬娃化物層。
[00