技術(shù)編號：8414010
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。隨著集成電路制造技術(shù)的不斷發(fā)展，MOS晶體管的特征尺寸也越來越小，根據(jù)按比例縮小法則，在縮小MOS晶體管的整體尺寸時，也同時縮小了源極、漏極、柵極、插塞等結(jié)構(gòu)的尺寸。在芯片的邏輯電路區(qū)域，通常具有較高的集成度，晶體管之間的距離較小，以便可以降低所述邏輯電路區(qū)域的面積，但是這樣就給在有源區(qū)上形成金屬接觸孔帶來了困難。例如在SRAM (靜態(tài)隨機(jī)存取存儲器)中，相鄰存儲器單元的有源區(qū)之間的距離較小，具體請參考圖1。所述靜態(tài)存儲器單元被淺溝槽隔離結(jié)構(gòu)10所包圍，由...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。