金屬接觸結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及金屬接觸結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件在例如個(gè)人電腦、手機(jī)、數(shù)碼相機(jī)和其它電子設(shè)備的多種電子應(yīng)用中使用。隨著技術(shù)進(jìn)步，對(duì)于更小的、性能提高的半導(dǎo)體器件的需求增加。當(dāng)部件密度增加時(shí)，導(dǎo)線的寬度、以及互連結(jié)構(gòu)的導(dǎo)線之間的間距也需要按比例減小。
[0003]接觸件用以在半導(dǎo)體結(jié)構(gòu)中的不同部件中或不同部件之間形成電連接。例如，接觸件用以將一個(gè)金屬層連接至另一金屬層，否則這些金屬層會(huì)諸如通過(guò)將金屬層分隔開(kāi)的絕緣材料或介電材料而彼此電隔離。

【發(fā)明內(nèi)容】

[0004]本發(fā)明一方面提供一種半導(dǎo)體器件，包括:位于襯底上方的硅化物層；位于由所述襯底上方的介電層形成的開(kāi)口中的金屬插塞；位于所述金屬插塞和所述介電層之間及所述金屬插塞和所述硅化物層之間的第一金屬層；位于所述第一金屬層上方的第二金屬層；以及位于所述第一金屬層和所述第二金屬層之間的非晶層。
[0005]優(yōu)選地，所述第一金屬層包含鈷(Co)或鎳(Ni)中的至少一個(gè)。
[0006]優(yōu)選地，所述第一金屬層具有在約30埃至約250埃的范圍內(nèi)的厚度。
[0007]優(yōu)選地，所述硅化物層包含硅化鈷(CoSi)、硅化鎳(NiSi)或它們的組合，且具有在約30埃至約200埃的范圍內(nèi)的厚度。
[0008]優(yōu)選地，所述第二金屬層為金屬擴(kuò)散阻擋層。
[0009]優(yōu)選地，所述金屬擴(kuò)散阻擋層包含鉭(Ta)、鈦(Ti)或它們的組合。
[0010]優(yōu)選地，所述第二金屬層具有在約20埃至約200埃的范圍內(nèi)的厚度。
[0011]優(yōu)選地，所述非晶層包含Co-Ta、Co-T1、Ni_Ta、N1-Ti或它們的組合。
[0012]優(yōu)選地,所述金屬插塞包含銅。
[0013]優(yōu)選地，半導(dǎo)體器件還包含:位于所述金屬插塞和所述第二金屬層之間的第三金屬層，其中，所述第三金屬層包含鈷(Co)、釕(Ru)或它們的組合。
[0014]優(yōu)選地，半導(dǎo)體器件還包括位于所述金屬頭與所述第二金屬層之間的種子層。
[0015]本發(fā)明另一方面還提供一種半導(dǎo)體器件，包括:位于由包含硅的襯底上方的介電層形成的開(kāi)口中的鈷(Co)層或鎳(Ni)層；位于所述鈷層或鎳層上方的銅擴(kuò)散阻擋層；位于所述鈷層或鎳層與所述銅擴(kuò)散阻擋層之間的非晶層；位于所述開(kāi)口中的包含銅的金屬插塞；以及位于所述金屬插塞和所述襯底之間的硅化物層，所述硅化物層包含硅化鈷(CoSi)或石圭化鎳(NiSi)。
[0016]優(yōu)選地，所述銅擴(kuò)散阻擋層包含鉭(Ta)、鈦(Ti)或它們的組合。
[0017]優(yōu)選地，所述非晶層包含Co-Ta、Co-T1、Ni_Ta、N1-Ti或它們的組合。
[0018]優(yōu)選地，半導(dǎo)體器件還包括:位于所述金屬插塞和所述銅擴(kuò)散阻擋層之間的鈷(Co)層或Cf (Ru)層。
[0019]本發(fā)明又一方面還提供一種用于形成半導(dǎo)體器件的方法，包括:在由襯底上方的介電層形成的開(kāi)口中形成第一金屬層；在所述開(kāi)口中于所述第一金屬層上方形成第二金屬層；在所述開(kāi)口中于所述第二金屬層上方形成第三金屬層；在所述開(kāi)口中于所述第三金屬層上方形成金屬插塞；以及對(duì)所述半導(dǎo)體器件熱處理以使所述第一金屬層與所述第二金屬層反應(yīng)，以在所述第一金屬層與所述第二金屬層之間形成非晶層并在所述第一金屬層與所述襯底之間形成硅化物層。
[0020]優(yōu)選地，形成所述第一金屬層包含通過(guò)物理氣相沉積(PVD)沉積鈷(Co)或鎳(Ni)中的至少一個(gè)。
[0021]優(yōu)選地，形成所述第二金屬層包含通過(guò)物理氣相沉積(PVD)沉積鉭(Ta)或鈦(Ti)中的至少一個(gè)。
[0022]優(yōu)選地，形成所述第三金屬層包含通過(guò)原子層沉積(ALD)或化學(xué)氣相沉積(CVD)中的至少一個(gè)沉積鈷(Co)或釕(Ru)中的至少一個(gè)
[0023]優(yōu)選地，所述退火包含將所述半導(dǎo)體器件暴露于約200攝氏度至約800攝氏度之間的溫度持續(xù)約20秒至約1000秒的時(shí)間。
【附圖說(shuō)明】
[0024]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有按比例繪制并且僅僅用于說(shuō)明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0025]圖1為示出根據(jù)本發(fā)明的多個(gè)方面制造半導(dǎo)體器件的方法的流程圖；以及
[0026]圖2至圖6示出了根據(jù)本發(fā)明的多個(gè)方面的處于不同制造階段的半導(dǎo)體器件的示意性截面圖。
【具體實(shí)施方式】
[0027]在以下描述中，闡述了許多特定的細(xì)節(jié)以全面理解本公開(kāi)的實(shí)施例。然而，本領(lǐng)域的普通技術(shù)人員應(yīng)意識(shí)到?jīng)]有這些特定的細(xì)節(jié)也可實(shí)施本公開(kāi)的實(shí)施例。在一些例子中，沒(méi)有詳細(xì)描述公知的結(jié)構(gòu)和工藝從而避免了本公開(kāi)實(shí)施例不必要的模糊。
[0028]整個(gè)本說(shuō)明書(shū)中引用“一個(gè)實(shí)施例”或“某個(gè)實(shí)施例”意味著:關(guān)于所述實(shí)施例描述的特定部件、結(jié)構(gòu)或特征包括在本公開(kāi)的至少一個(gè)實(shí)施例中。因此在本說(shuō)明書(shū)的各個(gè)位置出現(xiàn)的短語(yǔ)“在一個(gè)實(shí)施中”或“在某個(gè)實(shí)施例中”不一定全部指同一個(gè)實(shí)施例。而且，在一個(gè)或多個(gè)實(shí)施例中可以以任何合適的方式組合特定部件、結(jié)構(gòu)或特征。應(yīng)理解，以下附圖沒(méi)有按比例繪制；而這些附圖只是為了圖示。
[0029]圖1為根據(jù)本發(fā)明的多個(gè)方面的制造半導(dǎo)體器件200的方法100的流程圖。圖2至圖6示出了根據(jù)圖1的方法100的實(shí)施例的處于不同制造階段的半導(dǎo)體器件200的示意性截面圖。半導(dǎo)體器件200可包括在微處理器、存儲(chǔ)器單元和/或其它集成電路(IC)中。應(yīng)當(dāng)指出，圖1的方法并不產(chǎn)生完整的半導(dǎo)體器件200。完整的半導(dǎo)體器件200可例如使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)工藝制造。因此，應(yīng)當(dāng)理解，在圖1的方法100之前、期間和/或之后可提供其它工藝，并且，本文僅對(duì)一些其它工藝作簡(jiǎn)要描述。同樣，為了更好的理解本公開(kāi)，簡(jiǎn)化了圖1至圖6。例如，盡管圖中示出了半導(dǎo)體器件200，但應(yīng)當(dāng)理解，IC可包括許多其它器件，這些器件包括晶體管、電阻器、電容器、電感器、保險(xiǎn)絲等。
[0030]參照?qǐng)D1和圖2，方法100開(kāi)始于步驟102，其中，在襯底202上方的介電層204中形成開(kāi)口 206。在一些實(shí)施例中，硅化物層在前段工藝(FEOL)互連結(jié)構(gòu)中形成于介電層204下方和襯底202上方。半導(dǎo)體襯底202為半導(dǎo)體集成電路制造中所使用的襯底，且集成電路可在其上和/或其中形成。術(shù)語(yǔ)“半導(dǎo)體襯底”定義為表示包含半導(dǎo)體材料的任意結(jié)構(gòu)，例如，含有(或不含)外延層的硅襯底、包含掩埋絕緣層的絕緣體上硅(SOI)襯底或含有硅鍺層的襯底。本文所使用的術(shù)語(yǔ)“集成電路”指的是包含多個(gè)獨(dú)立電路元件的電子電路，電路元件諸如為晶體管、二極管、電阻器、電容器、電感器以及其它有源半導(dǎo)體器件和無(wú)源半導(dǎo)體器件。形成在半導(dǎo)體襯底202中和/或形成在半導(dǎo)體襯底202上的導(dǎo)電區(qū)域?yàn)閷?dǎo)電路徑的一部分，且導(dǎo)電區(qū)域具有可通過(guò)諸如化學(xué)機(jī)械拋光的平坦化工藝處理的暴露表面。例如，用于導(dǎo)電區(qū)域的合適的材料可包括但不限于銅、鋁、銅合金或其它輕便的導(dǎo)電材料。銅互連層可為半導(dǎo)體器件的第一或任何后續(xù)的金屬互連層。
[0031]介電層204可為單層或多層結(jié)構(gòu)。在一些實(shí)施例中，介電層204的厚度隨著所應(yīng)用的技術(shù)變化，例如，厚度約為1000埃至約30000埃。在一些實(shí)施例中，介電層204為氧化硅、摻雜碳的氧化硅、具有低于約4.0的介電常數(shù)(k值)的相對(duì)較低介電常數(shù)的介電材料或它們的組合。在一些實(shí)施例中，構(gòu)成介電層204的材料包括低k介電材料、極低k介電材料、多孔低k介電材料和它們的組合。術(shù)語(yǔ)“低k”意在定義介電材料的介電常數(shù)為3.0或更小。術(shù)語(yǔ)“極低k(ELK) ”意味著介電常數(shù)為2.5或更小且優(yōu)選在1.9與2.5之間。術(shù)語(yǔ)“多孔低k”指的是介電材料的介電常數(shù)為2.0或更小且優(yōu)選為1.5或更小。根據(jù)實(shí)施例可采用多種低k材料，例如，旋涂無(wú)機(jī)介電材料、旋涂有機(jī)介電材料、多孔介電材料、有機(jī)聚合物、有機(jī)硅玻璃、氟硅玻璃(FSG)(摻氟二氧化硅(S1F)系材料)、HSQ(氫倍半硅氧烷)系材料、MSQ(甲基倍半硅氧烷)系材料或多孔有機(jī)系材料。在一些實(shí)施例中，介電層206通過(guò)多種技術(shù)中任一技術(shù)沉積，諸如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、遠(yuǎn)距電漿增強(qiáng)化學(xué)氣相沉積(RPECVD)、液態(tài)源霧化化學(xué)氣相沉積(LSMCD)、涂覆、旋涂或適用于在襯底上形成薄膜層的另一工藝。
[0032]開(kāi)口 206為在介電層204中圖案化的示例性單鑲嵌開(kāi)口。開(kāi)口 206可通過(guò)蝕刻形成。在一些實(shí)施例中，開(kāi)口 206使用濕法蝕刻工藝形成。在其它實(shí)施例中，開(kāi)口 206采用干法蝕刻工藝形成。
[0033]參照?qǐng)D1和圖3，方法100進(jìn)行至步驟104，其中，在開(kāi)口 206中形成第一金屬層208以布滿開(kāi)口 206的側(cè)壁和底部及介電層204上方。在隨后的熱退火工藝中，第一金屬層208與半導(dǎo)體器件200的有源區(qū)域中的硅反應(yīng)以形成硅化物接觸層216(參見(jiàn)圖6)。在一些實(shí)施例中，第一金屬層208包括鈷(Co)。在其它實(shí)施例中，第一金屬層208包括鎳(Ni)。鈷與半導(dǎo)體器件200的有源區(qū)域(例如，源極、漏極和柵極)中的硅反應(yīng)以形成硅化鈷(CoS1、Co2S1、CoSi2)。硅化鈷具有足夠低的電阻以在硅的晶體管有源區(qū)域和金屬插塞(諸如銅插塞)之間形成有效的電接觸。由于相較于TiSi2的晶粒尺寸的較小晶粒尺寸，硅化鈷接觸件同樣易于形成，尤其是在0.18 μ m和更小的深亞微米結(jié)構(gòu)中形成。在一些實(shí)施例中，第一金屬層208的厚度在約30埃至約250埃的范圍內(nèi)。在一些實(shí)施例中，第一金屬層208通過(guò)物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)CVD(PECVD)、低壓CVD(LPCVD)或其它熟知的沉積技術(shù)沉積。
[0034]現(xiàn)參照?qǐng)D1和圖3，方法100進(jìn)行至步驟106，其中，在開(kāi)口 206中于第一金屬層208上方形成第二金屬層210。第二金屬層210可用作金屬擴(kuò)散阻擋層，以防止銅從銅插塞向下面的硅化物層中擴(kuò)散。這種擴(kuò)散在半導(dǎo)體器件200的熱處理期間發(fā)生，在此期間銅擴(kuò)散到硅化物層中，這之后會(huì)降低半導(dǎo)體器件200的可靠性。在一些實(shí)施例中，在后續(xù)熱退火處理中，第二金屬層210與第一金屬層208反應(yīng)以在兩者之間形成非晶層218 (參見(jiàn)圖6)。非晶層218防止銅擴(kuò)散到硅化物層中并改善半導(dǎo)體器件200的熱穩(wěn)定性。在一些實(shí)施例中，第二金屬