專(zhuān)利名稱(chēng)：晶片級(jí)芯片的封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝方法，且特別是涉及一種晶片級(jí)芯片的封裝方法。
背景技術(shù)：
相比較于白熱光等其它光源,發(fā)光二極管(light emitting diode,LED)不但耗能較少，且也具有較長(zhǎng)的壽命、較快的反應(yīng)速度、較小的尺寸、較低維護(hù)成本以及良好的可靠度等優(yōu)點(diǎn)。據(jù)此，LED已成為在現(xiàn)代生活中，特別是在電子、通訊或消費(fèi)型產(chǎn)品領(lǐng)域中不可或缺的元件。圖IA至圖IE繪示現(xiàn)有的LED芯片(chip)的封裝步驟的剖面圖。請(qǐng)參照?qǐng)DIA至圖1E，首先如圖IA所示，提供一基板110，其中基板110具有多個(gè)電極層112a及112b。電極層112a及112b用以配置多個(gè)LED管芯(die)以形成多個(gè)LED芯片。然后，如圖IB所示，于多個(gè)LED管芯中先選取一個(gè)LED管芯120，其中該LED管芯120用以與電極層112b連接。之后，如圖IC所示，通過(guò)打線(xiàn)接合方式使電極層112b上的LED管芯120與電極層112a電性連接。舉例來(lái)說(shuō)，電極層112b上的LED管芯120系通過(guò)接合線(xiàn)130與電極層112a電性連接。接著，請(qǐng)參照?qǐng)D1D，于LED管芯120上形成熒光層(fluorescent layer) 140。最后，提供封裝膠體150以覆蓋LED管芯120及LED管芯120所對(duì)應(yīng)的電極層112a及112b。至此，便完成第一個(gè)LED芯片100的組裝。然而，在上述圖IA至圖IE的封裝步驟中，每完成一個(gè)如圖IA至圖IE的流程，僅能生產(chǎn)一個(gè)LED芯片。因此若要制造一千個(gè)LED芯片100，每一個(gè)封裝步驟就必須重復(fù)施行一千次。由此可知，現(xiàn)有的LED芯片的封裝方法為一個(gè)耗時(shí)又冗長(zhǎng)的制作工藝，而相當(dāng)不符合成本效益。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種晶片級(jí)芯片的封裝方法，其能夠減少封裝時(shí)間及制造成本，因而提升制造效率。為達(dá)上述目的，本發(fā)明提出一種晶片級(jí)芯片封裝方法，其步驟如下。首先，提供多個(gè)附接于一第一薄膜上的芯片，其中這些在第一薄膜上的芯片分別對(duì)應(yīng)一基板的多個(gè)電極圖樣配置，且每一芯片的一底面與第一薄膜接觸。下一步，分別于每一芯片的至少一表面形成一磷光層。接著，在磷光層上配置一第二薄膜，且第二薄膜相對(duì)第一薄膜。再者，從每一芯片的底面移除第一薄膜。然后，使上述芯片的基面附接于基板上。之后，通過(guò)打線(xiàn)接合方式使每一芯片與所對(duì)應(yīng)的電極圖樣電性連接。最后，提供一封裝膠體包覆每一芯片，且使封裝膠體凝固。在本發(fā)明的一實(shí)施例中，晶片級(jí)芯片封裝方法還包括于通過(guò)打線(xiàn)接合方式使每一芯片與對(duì)應(yīng)的電極圖樣電性連接之前，移除第二薄膜。在本發(fā)明的一實(shí)施例中，上述的附接步驟包括于底面配置一附接材料，以使底面通過(guò)附接材料附接于基板上。在本發(fā)明的一實(shí)施例中，上述的附接步驟還包括一回焊過(guò)程，以對(duì)底面及基板間的附接材料進(jìn)行回焊。
在本發(fā)明的一實(shí)施例中，上述的磷光層通過(guò)一涂布制作工藝形成。涂布制作工藝包括一旋轉(zhuǎn)涂布方法(spin-coating method)、一印刷技術(shù)(printing technique)、一修刮法(scraper method)、一網(wǎng)板印刷法(screen printing method)、一噴覆法(sprayingmethod)、一電泳沉積法(electrophoresis deposit method)、一蒸發(fā)法(evaporationmethod)或一派鍍制作工藝(sputter process)。在本發(fā)明的一實(shí)施例中，上述的附接步驟還包括烘烤在底面與基板間的附接材料。 在本發(fā)明的一實(shí)施例中，上述的附接材料為一錫膏、一銀膠或一共析材料(eutectoid material)。在本發(fā)明的一實(shí)施例中，上述的每一芯片包括一凸塊及一管芯(die)，并且凸塊配置于磷光層及管芯之間。在本發(fā)明的一實(shí)施例中，上述的每一芯片的凸塊通過(guò)打線(xiàn)接合方式與對(duì)應(yīng)的電極圖樣電性連接。在本發(fā)明的一實(shí)施例中，上述的第一薄膜與第二薄膜為藍(lán)膜。在本發(fā)明的一實(shí)施例中，上述的基板為一娃基板、一陶瓷基板或以樹(shù)脂射出方法形成的基板。在本發(fā)明的一實(shí)施例中，上述的芯片為一發(fā)光二極管芯片。基于上述，在本發(fā)明的實(shí)施例中，由于基板上的多個(gè)電極圖樣所對(duì)應(yīng)的多個(gè)芯片在每個(gè)步驟中是同時(shí)被處理，故本實(shí)施例的晶片級(jí)芯片的封裝方法能夠減少封裝時(shí)間及制造成本，因而提升制造效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。


所附圖式為用以對(duì)本發(fā)明提供進(jìn)一步理解，此些圖式并入并構(gòu)成此說(shuō)明書(shū)的一部分；其繪示本發(fā)明的實(shí)施例，并與說(shuō)明書(shū)一同用以解釋本發(fā)明的原理。圖IA至圖IE為現(xiàn)有的LED芯片的封裝步驟的剖視圖；圖2A至圖2H為本發(fā)明一實(shí)施例的晶片級(jí)芯片的封裝步驟的剖視圖；圖3為說(shuō)明圖2A至圖2H的封裝步驟的流程圖。主要元件符號(hào)說(shuō)明100,210 :芯片110、230:基板112a、112b :電極層120、214 :管芯130,260 :接合線(xiàn)140 :突光層150、270 :封裝膠體212:凸塊
220a :第一薄膜220b :第二薄膜232:電極圖樣240 :磷光層
250:附接材料SI :底面SllO S170:步驟
具體實(shí)施例方式以下將仔細(xì)參照本發(fā)明的較佳實(shí)施例，其實(shí)例繪示所附圖式中。于任何可能情況下，圖式及說(shuō)明書(shū)中所使用的相同標(biāo)號(hào)表示相同或類(lèi)似的部分。此些圖式并未依實(shí)際比例繪示，而僅用以說(shuō)明本發(fā)明。以下將參照用以說(shuō)明的例示的實(shí)施方式敘述本發(fā)明的多個(gè)態(tài)樣。應(yīng)理解所提供的許多特定細(xì)節(jié)、關(guān)系及方法為用以提供本發(fā)明的全面性理解。另外，本發(fā)明可以許多不同形式來(lái)體現(xiàn)，而不應(yīng)理解為僅限于以下所提出的實(shí)施例。舉例而言，本發(fā)明可以方法或系統(tǒng)來(lái)作為體現(xiàn)。圖2A至圖2H繪示本發(fā)明一實(shí)施例的晶片級(jí)芯片的封裝步驟的剖視圖。圖3為說(shuō)明上述圖2A至圖2H的封裝步驟的流程圖。請(qǐng)參照?qǐng)D2A至圖2H及圖3，首先，如圖2A所示，提供多個(gè)附接于第一薄膜220a上的芯片210，其中第一薄膜220a上的這些芯片210分別對(duì)應(yīng)的基板230上的多個(gè)電極圖樣232配置，并且每一芯片210的底面SI與第一薄膜220a接觸(步驟S110)。再者，如圖2A所示，每一芯片210包括至少一個(gè)凸塊212 (僅示意地繪示兩個(gè))及一個(gè)管芯214,其中管芯214例如是發(fā)光二極管(light emitting diode, LED)。于此，基板230為娃基板、陶瓷(ceramic)基板或以樹(shù)脂射出法(resin injection method)形成的基板，但本發(fā)明不限于此。另外，本實(shí)施例的第一薄膜220a例如為藍(lán)膜。在本實(shí)施例中，芯片210為晶片級(jí)芯片。除此之外，位于第一薄膜220a上的芯片210例如為L(zhǎng)ED芯片，且這些LED芯片是依據(jù)個(gè)別的光學(xué)及電子特性(例如發(fā)射波長(zhǎng)、電壓或輻射通量)而分類(lèi)好的芯片。接著，如圖2B所示，在每一芯片210的至少一表面形成磷光層(phosphorlayer) 240(步驟S120)。詳細(xì)而言，磷光層240可利用涂布制作工藝形成在除了芯片210的底面SI外的每個(gè)表面。另外,本實(shí)施例的涂布制作工藝可為旋轉(zhuǎn)涂布法(spin-coatingmethod)、印刷技術(shù)(printing technique)、修刮法(scraper method)、網(wǎng)板印刷法(screenprinting method)、噴覆法(spraying method)、電泳沉積法(electrophoresis depositmethod)、蒸發(fā)法(evaporation method)或派鍍制作工藝(sputter process)。在本實(shí)施例中，凸塊212配置于磷光層240與管芯214之間。另外，凸塊例如是金(Au)球或鋁(Al)球，但本發(fā)明不限于此。在步驟S120之后，如圖2C所示，磷光層240上配置第二薄膜220b，且第二薄膜220b相對(duì)第一薄膜220a (步驟S130)。其中第二薄膜220b位于第一薄膜220a的上方，且第二薄膜220b例如為藍(lán)膜。接著，如圖2D所示，從每一芯片210的底面SI移除第一薄膜220a (步驟S140)。詳細(xì)而言，從圖2C至圖2D，原先圖2C的芯片210位于第一薄膜220a及第二薄膜220b間的架構(gòu)可被先翻轉(zhuǎn)，以使第一薄膜220a位于第二薄膜220b之上且位于圖2A的基板230及芯片210之間。除此之外，每一芯片的位置可以根據(jù)電極圖樣232的位置微調(diào)。然后，將圖2C的第一薄膜220a從每一芯片210的底面SI移除，以形成如圖2D的架構(gòu)。在步驟S140之后，如圖2F所示，將芯片210的底面SI附接于基板230，以使圖2C的原本和基板230分離的芯片210與基板230附接(步驟S150)。詳細(xì)而言，如圖2E所示，附接步驟(即步驟S150)可以包括在底面SI上配置附接材料250使底面SI通過(guò)附接材料250附接于基板230上。在本實(shí)施例中，附接步驟可以在高溫下施行(例如從攝氏150度至攝氏280度)，以使得芯片210可還牢固地附接于基板230上。舉例來(lái)說(shuō)，本實(shí)施例的附接材料250可以是錫膏、銀膠或共析材料(eutectoid material)。另外，附接步驟可更包括回焊過(guò)程，以對(duì)底面SI及基板230間的附接材料250進(jìn)行回焊。另外，附接材料250可為銀膠，且附接步驟更包括烘烤介于底面SI及基板230間的附接材料250。另外，在另一實(shí)施例中，附接材料230可為共析材料，且附接步驟還包括加熱共析材料。請(qǐng)參照?qǐng)D2G，在芯片210附接于基板230的電極圖樣232之后，通過(guò)打線(xiàn)接合方式使每一芯片210與對(duì)應(yīng)的電極圖樣232電性連接(步驟S160)。舉例來(lái)說(shuō)，每一芯片210通過(guò)接合線(xiàn)260與對(duì)應(yīng)的電極圖樣232電性連接。詳細(xì)而言，可藉由對(duì)圖2F的架構(gòu)進(jìn)行翻轉(zhuǎn)，以使芯片210在基板230之上。接著，再移除圖2F的第二薄膜220b。然后，如圖2G所示，芯片210便能通過(guò)凸塊212與接合線(xiàn)260與電極圖樣232電性連接，其中接合線(xiàn)260例如為金線(xiàn)、鋁線(xiàn)或金屬線(xiàn)。最后，如圖2H所示，提供封裝膠體270以包覆芯片210，并使封裝膠體凝固(步驟S170)。其中封裝膠體270例如包覆芯片210、接合線(xiàn)260及電極圖樣232。如此一來(lái)，便完成晶片級(jí)芯片(即芯片210)的封裝。值得注意的是，由于在每個(gè)步驟(即步驟SllO至步驟S170)中，多個(gè)芯片210是被同時(shí)處理，故當(dāng)步驟S170執(zhí)行完畢時(shí)，大量的芯片210可被封裝完成。因此，當(dāng)多個(gè)晶片級(jí)芯片需要被封裝時(shí)，本實(shí)施例的封裝方法較現(xiàn)有的封裝方法更加快速。也因此，本實(shí)施例所提出的晶片級(jí)芯片封裝方法能有效地減少封裝時(shí)間及制造成本，從而改善制 造效率。綜上所述，通過(guò)本發(fā)明的實(shí)施例的封裝方法，基板上的多個(gè)電極圖樣所對(duì)應(yīng)的多個(gè)芯片能在每個(gè)步驟中同時(shí)被處理，故相比較于現(xiàn)有的每一步驟僅能處理一個(gè)管芯的封裝方法而言，本發(fā)明的實(shí)施例的封裝方法快速許多。因此，本發(fā)明的實(shí)施例的封裝方法能有效地減少封裝時(shí)間及制造成本，從而有助于大量生產(chǎn)。雖然結(jié)合以上實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種晶片級(jí)芯片的封裝方法，包括 提供多個(gè)附接于一第一薄膜上的芯片，其中該些在該第一薄膜上的芯片分別對(duì)應(yīng)一基板的多個(gè)電極圖樣配置，且每一芯片的一底面與該第一薄膜接觸； 分別于每一芯片的至少一表面形成一磷光層； 在該磷光層上配置一第二薄膜，且該第二薄膜相對(duì)該第一薄膜； 從每一芯片的該底面移除該第一薄膜； 使該些芯片的該些底面附接于該基板上； 通過(guò)打線(xiàn)接合方式使每一芯片與對(duì)應(yīng)的電極圖樣電性連接；以及 提供一封裝膠體包覆每一芯片，且使該封裝膠體凝固。
2.如權(quán)利要求I所述的晶片級(jí)芯片的封裝方法，還包括于通過(guò)打線(xiàn)接合方式使每一芯片與對(duì)應(yīng)的電極圖樣電性連接之前，移除該第二薄膜。
3.如權(quán)利要求I所述的晶片級(jí)芯片的封裝方法，其中該附接步驟包括于該底面配置一附接材料，以使該底面通過(guò)該附接材料附接于該基板上。
4.如權(quán)利要求3所述的晶片級(jí)芯片的封裝方法，其中該附接步驟還包括一回焊過(guò)程，以對(duì)該底面及該基板間的該附接材料進(jìn)行回焊。
5.如權(quán)利要求I所述的晶片級(jí)芯片的封裝方法，其中該磷光層通過(guò)一涂布制作工藝形成，且該涂布制作工藝包括一旋轉(zhuǎn)涂布法、一印刷技術(shù)、一修刮法、一網(wǎng)板印刷法、一噴覆法、一電泳沉積法、一蒸發(fā)法或一濺鍍制作工藝。
6.如權(quán)利要求3所述的晶片級(jí)芯片的封裝方法，其中該附接步驟還包括烘烤在該底面與該基板間的該附接材料。
7.如權(quán)利要求3所述的晶片級(jí)芯片的封裝方法，其中該附接材料為一錫膏、一銀膠或一共析材料。
8.如權(quán)利要求I所述的晶片級(jí)芯片的封裝方法，其中每一芯片包括一凸塊及一管芯，并且該凸塊配置于該磷光層及該管芯之間。
9.如權(quán)利要求7所述的晶片級(jí)芯片的封裝方法，其中每一芯片的該凸塊通過(guò)打線(xiàn)接合方式與對(duì)應(yīng)的電極圖樣電性連接。
10.如權(quán)利要求I所述的晶片級(jí)芯片的封裝方法，其中該第一薄膜與該第二薄膜為藍(lán)膜。
11.如權(quán)利要求I所述的晶片級(jí)芯片的封裝方法，其中該基板為一硅基板、一陶瓷基板或以樹(shù)脂射出方法形成的基板。
12.如權(quán)利要求I所述的晶片級(jí)芯片的封裝方法，其中該芯片為一發(fā)光二極管芯片。
全文摘要
本發(fā)明公開(kāi)一種晶片級(jí)芯片的封裝方法，其包括以下步驟首先，提供多個(gè)附接于一第一薄膜上的芯片，其中這些在第一薄膜上的芯片分別對(duì)應(yīng)一基板上的多個(gè)電極圖樣配置。接著，分別于每一芯片的至少一表面形成一磷光層。繼之，在磷光層上配置一第二薄膜，且第二薄膜相對(duì)第一薄膜。然后，從每一芯片的底面移除第一薄膜。接著，使這些芯片的底面附接于基板上。然后，通過(guò)打線(xiàn)接合方式使每一芯片與對(duì)應(yīng)的電極圖樣電性連接。最后，提供一封裝膠體包覆每一芯片，且使封裝膠體凝固。上述的晶片級(jí)芯片的封裝方法能夠減少封裝時(shí)間及制造成本，因而提升制造效率。
文檔編號(hào)H01L33/00GK102623583SQ20111026121
公開(kāi)日2012年8月1日 申請(qǐng)日期2011年9月6日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者何昕樺 申請(qǐng)人:奇景光電股份有限公司