專利名稱：低襯底電阻的晶圓級(jí)芯片尺寸封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)和制造方法，特別涉及一種低襯底電阻的晶圓級(jí) 芯片尺寸封裝及其制造方法。
背景技術(shù)：
晶圓級(jí)芯片尺寸封裝(WaferLevel Chip Scale Packaging, WLCSP)是一種集成 電路芯片封裝技術(shù)，不同于傳統(tǒng)的芯片封裝方式(先切割再封測(cè)，而封裝后至少增加原芯 片20%的體積)，此種最新技術(shù)是先在晶圓上進(jìn)行封裝測(cè)試，然后切割成一個(gè)個(gè)的IC顆粒， 因此封裝后的體積即等同IC裸晶的原尺寸，對(duì)于晶圓級(jí)芯片封裝而言，封裝面積與芯片面 積的比率小于1.2。最近所開發(fā)的電子裝置例如移動(dòng)電話、便攜式電腦、攝像機(jī)、個(gè)人數(shù)字助理及其他 類似裝置，借助晶圓級(jí)芯片尺寸封裝技術(shù)的使用，在增加元件密度、性能、與成本效益的同 時(shí)，減少了裝置的重量與尺寸。如中國(guó)專利公開號(hào)CN101383^2A中，披露了一種芯片封裝體、其導(dǎo)電柱的制造及 修改其上載球?qū)拥姆椒?。該芯片尺寸封裝體包含襯底；多個(gè)釘狀導(dǎo)電柱，從上述襯底的表 面延伸；以及多個(gè)軟焊料球狀物，其中每一個(gè)上述軟焊料球狀物與上述釘狀導(dǎo)電柱的其中 之一連接。當(dāng)需要使用不同尺寸的軟焊料球狀物時(shí)，上述半導(dǎo)體的返工可僅需要除去與取 代上述釘狀導(dǎo)電柱的釘頭部，而可減少返工的費(fèi)用。借助本發(fā)明，當(dāng)軟焊料球狀物的尺寸與 釘狀導(dǎo)電柱的現(xiàn)有釘頭部的尺寸不合時(shí)，僅需修改釘狀導(dǎo)電柱的釘頭部，當(dāng)軟焊料球狀物 的尺寸影響接點(diǎn)陳列的植球時(shí)，可用較少的工藝步驟進(jìn)行對(duì)應(yīng)的結(jié)構(gòu)修改，并可節(jié)省成本。 該晶圓級(jí)芯片尺寸的封裝具有體積小、重量輕的優(yōu)點(diǎn)，導(dǎo)電性能好，工藝簡(jiǎn)單的優(yōu)點(diǎn)，但是 該導(dǎo)電柱僅解決了芯片垂直方向上的導(dǎo)電問(wèn)題，對(duì)于襯底水平方向的電連接，無(wú)法起作用。對(duì)于雙擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)，尤其對(duì)于共漏雙芯片結(jié)構(gòu)的晶圓級(jí)芯片尺 寸封裝，如圖1所示，導(dǎo)電路徑如圖中1的箭頭所示，分別為路徑a、路徑b、路徑c，其中路 徑3和c為襯底電阻，在晶圓級(jí)芯片尺寸封裝中，襯底電阻可以接近整個(gè)導(dǎo)通電阻的50%， 由于芯片本身封裝的尺寸小，該比例顯然大大影響了芯片的性能，另外如果通過(guò)減薄襯底 厚度來(lái)減少襯底電阻，由于晶圓的厚度薄，在工藝的制造及操作過(guò)程中，極易造成晶圓的破 損。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種低襯底電阻的晶圓級(jí)芯片尺寸封裝及其制造方法，該封 裝結(jié)構(gòu)使晶圓級(jí)共漏雙芯片具有低的襯底導(dǎo)通電阻，并且同時(shí)增加襯底的強(qiáng)度，使芯片具 有良好的電性能及可靠的穩(wěn)定性。為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是一種低襯底電阻的晶圓級(jí)芯片尺寸封 裝，其特點(diǎn)是，包括一個(gè)半導(dǎo)體晶片，所述的半導(dǎo)體晶片還包括一個(gè)半導(dǎo)體晶片上表面及一個(gè)半導(dǎo)體晶片下表面，所述的半導(dǎo)體晶片上表面設(shè)有多個(gè)集成電路芯片、多個(gè)凸點(diǎn)下金屬化層及每 個(gè)凸點(diǎn)下金屬化層之上的用于芯片連接的多個(gè)焊接球；一個(gè)導(dǎo)電加固件，所述的導(dǎo)電加固件還包括一個(gè)導(dǎo)電加固件上表面，所述導(dǎo)電加
固件上表面設(shè)有第一金屬層；所述的導(dǎo)電加固件的第一金屬層與半導(dǎo)體晶片下表面粘合在一起。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述半導(dǎo)體晶片下表面設(shè)有
第二金屬層。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層與第二金屬 層之間設(shè)有導(dǎo)電性環(huán)氧樹脂。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層和第二金屬 層為兩種相互易熔金屬。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層和第二金屬 層中，其中一個(gè)為Au。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層和第二金屬 層中另一個(gè)為Sn。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層為一種與硅 互熔的金屬。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層為Au。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層為AuSn。一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特點(diǎn)是，包括步驟1 提供具有原始厚度的半導(dǎo)體晶片，所述的半導(dǎo)體晶片包含一個(gè)半導(dǎo)體晶 片上表面及一個(gè)半導(dǎo)體晶片下表面，所述的半導(dǎo)體晶片上表面設(shè)置多個(gè)集成電路芯片；步驟2 利用焊點(diǎn)技術(shù)在半導(dǎo)體晶片上表面形成多個(gè)凸點(diǎn)下金屬化層；步驟3 打磨半導(dǎo)體晶片下表面，磨去半導(dǎo)體晶片的下表面二氧化硅層，使半導(dǎo)體 晶片下表面為硅層；步驟4 減薄半導(dǎo)體晶片下表面的中央?yún)^(qū)域，保留半導(dǎo)體晶片下表面邊緣的厚度；步驟5:在一個(gè)電傳導(dǎo)加固件的上表面設(shè)置第一金屬層，將電傳導(dǎo)加固件上表面 的金屬層與半導(dǎo)體晶片的下表面粘合在一起；步驟6 在每個(gè)凸點(diǎn)下金屬化層上設(shè)置焊接球；步驟7 切除半導(dǎo)體晶片具有厚度的邊緣區(qū)域；步驟8 從半導(dǎo)體晶片上切割下每個(gè)雙芯片單元。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其中，在步驟4中還包 括在半導(dǎo)體晶片下表面設(shè)置第二金屬層。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其中，在步驟5中，是利 用導(dǎo)電性環(huán)氧樹脂將第一金屬層和第二金屬層粘合在一起。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其中，在步驟5中，還包 括在電傳導(dǎo)加固件的上表面的第一層金屬層上設(shè)置焊料，通過(guò)焊料將第一金屬層和第二金 屬層粘合在一起。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其中，所述第一金屬層和第二金屬層為兩種相互易熔金屬。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其中，第一金屬層和第 二金屬層中，其中一個(gè)金屬層為Au。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其中，第二金屬層和第 二層金屬中另一個(gè)金屬層為Sn。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層為一種與硅 互熔的金屬。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層為Au。上述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其中，所述第一金屬層為AuSn。本發(fā)明一種低襯底電阻的晶圓級(jí)芯片尺寸封裝及其制造方法由于采用上述技術(shù) 方案，使之與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)和積極效果1、本發(fā)明由于減少了襯底厚度從而減少了襯底電阻，并且在導(dǎo)電加固件的上表面 設(shè)有第一金屬層，從而使雙芯片源極之間的導(dǎo)電性能大大增加。2、本發(fā)明由于在晶片的下表面設(shè)置導(dǎo)電加固件，增強(qiáng)的半導(dǎo)體晶片的牢固性，防 止半導(dǎo)體晶片在制作過(guò)程中斷裂損壞。3、本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝的工藝制造簡(jiǎn)單、易操作，制造成本 低。


參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說(shuō)明和 闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。圖1為現(xiàn)有技術(shù)晶圓級(jí)芯片尺寸封裝中雙擴(kuò)散金屬氧化物半導(dǎo)體共漏雙芯片的 導(dǎo)電路徑圖。圖2為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一中的制作完成的雙芯 片單元的結(jié)構(gòu)圖。圖3為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的工藝步驟流程中的 在半導(dǎo)體晶片上表面形成多個(gè)凸點(diǎn)下金屬化層的結(jié)構(gòu)示意圖。圖4為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的工藝步驟流程中的 磨去半導(dǎo)體晶圓下表面的二氧化硅層的結(jié)構(gòu)示意圖。圖5為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的工藝步驟流程中的 減薄半導(dǎo)體晶片下表面中央?yún)^(qū)域的結(jié)構(gòu)示意圖。圖6為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的工藝步驟流程中的 在半導(dǎo)體晶片下表面上設(shè)置第二金屬層的結(jié)構(gòu)示意圖。圖7為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的工藝步驟流程中的 通過(guò)導(dǎo)電性環(huán)氧樹脂將帶有第一金屬層的導(dǎo)電加固件與帶有第二金屬層的半導(dǎo)體晶片粘 結(jié)在一起的結(jié)構(gòu)示意圖。圖8為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的工藝步驟流程中的 在每個(gè)凸點(diǎn)下金屬化層上設(shè)置焊接球的結(jié)構(gòu)示意圖。圖9為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的工藝步驟流程中的切除半導(dǎo)體晶片的邊緣區(qū)域的結(jié)構(gòu)示意圖。圖10為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例一的從半導(dǎo)體晶片上切 割為雙芯片單元的結(jié)構(gòu)示意圖。圖11為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例二的制作完成后的雙芯 片單元的結(jié)構(gòu)示意圖。圖12為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的雙芯片單元的結(jié)構(gòu) 示意圖。圖13為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的工藝步驟流程中的 在半導(dǎo)體晶片上表面形成多個(gè)凸點(diǎn)下金屬化層的結(jié)構(gòu)示意圖。圖14為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的工藝步驟流程中的 磨去半導(dǎo)體晶圓下表面的二氧化硅層的結(jié)構(gòu)示意圖。圖15為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的工藝步驟流程中的 減薄半導(dǎo)體晶片下表面中央?yún)^(qū)域的結(jié)構(gòu)示意圖。圖16為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的工藝步驟流程中的 帶有第一金屬層的導(dǎo)電加固件與半導(dǎo)體晶片粘結(jié)在一起的結(jié)構(gòu)示意圖。圖17為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的工藝步驟流程中的 在每個(gè)凸點(diǎn)下金屬化層上設(shè)置焊接球的結(jié)構(gòu)示意圖。圖18為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的工藝步驟流程中的 切除半導(dǎo)體晶片的邊緣區(qū)域的結(jié)構(gòu)示意圖。圖19為本發(fā)明低襯底電阻的晶圓級(jí)芯片尺寸封裝實(shí)施例四的工藝步驟流程中的 從半導(dǎo)體晶片上切割為雙芯片單元的結(jié)構(gòu)示意圖。
具體實(shí)施例方式實(shí)施例一，請(qǐng)參見附圖2所示，一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，包括一個(gè) 半導(dǎo)體晶片1和一個(gè)導(dǎo)電加固件2，半導(dǎo)體晶片1包括一個(gè)半導(dǎo)體晶片上表面11及一個(gè)半 導(dǎo)體晶片下表面12，半導(dǎo)體晶片上表面11上設(shè)有多個(gè)集成電路芯片(圖中未顯示)、多個(gè) 凸點(diǎn)下金屬化層111及每個(gè)凸點(diǎn)下金屬化層111之上的用于芯片連接的多個(gè)焊接球112，半 導(dǎo)體晶片下表面12設(shè)有第二金屬層121 ；導(dǎo)電加固件2包括一個(gè)導(dǎo)電加固件上表面21，導(dǎo) 電加固件上表面21上設(shè)有第一金屬層211 ；第一金屬層211與第二金屬層121之間設(shè)有導(dǎo) 電性環(huán)氧樹脂3，通過(guò)導(dǎo)電性環(huán)氧樹脂3將第一金屬211和第二金屬121粘合，從而使半導(dǎo) 體晶片1與導(dǎo)電加固件2結(jié)合在一起。一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，如圖3所示，首先提供具有 原始厚度的半導(dǎo)體晶片1，通常所用的半導(dǎo)體晶片的原始厚度為600um 700um，半導(dǎo)體晶 片1包含一個(gè)半導(dǎo)體晶片上表面11及一個(gè)半導(dǎo)體晶片下表面12，半導(dǎo)體晶片上表面11上 設(shè)置多個(gè)集成電路芯片(圖中未顯示)，利用焊點(diǎn)技術(shù)在半導(dǎo)體晶片上表面11形成多個(gè)凸 點(diǎn)下金屬化層111 ；如圖4所示，在半導(dǎo)體工藝制作過(guò)程中，半導(dǎo)體晶圓的下表面含有一層 硬度高的二氧化硅層，打磨半導(dǎo)體晶片下表面12，磨去半導(dǎo)體晶片的下表面這一層二氧化 硅層，使半導(dǎo)體晶片的厚度減薄，打磨后的優(yōu)選厚度為500um ；如圖5所示，進(jìn)一步減薄半導(dǎo) 體晶片下表面的中央?yún)^(qū)域，該區(qū)域所對(duì)應(yīng)的上表面上設(shè)有多個(gè)集成電路芯片，保留半導(dǎo)體晶片下表面邊緣的厚度，因?yàn)橛捎诎雽?dǎo)體晶片的邊緣厚度大，在工藝制作過(guò)程中，便于操作 過(guò)程中的移動(dòng)半導(dǎo)體晶片，從而在減小半導(dǎo)體晶片尺寸的同時(shí)也能保證半導(dǎo)體晶片不易被 損壞；如圖6所示，接著在半導(dǎo)體晶片下表面12上設(shè)置第二金屬層121，優(yōu)選地，用濺射蒸 發(fā)的方式在半導(dǎo)體晶片下表面12上設(shè)置第二金屬層121，第二金屬層121增強(qiáng)了雙芯片結(jié) 構(gòu)的襯底導(dǎo)電能力，減小了橫向電阻；如圖7所示，接著在一個(gè)電傳導(dǎo)加固件2的上表面設(shè) 置第一金屬層211，通過(guò)導(dǎo)電性環(huán)氧樹脂3將電傳導(dǎo)加固件上表面21的第一金屬層211與 半導(dǎo)體晶片下表面12的第二金屬層121粘合在一起，導(dǎo)電性環(huán)氧樹脂3不僅具有導(dǎo)電性 能，也增強(qiáng)了第一金屬層211與第二金屬層121之間的粘合力，電傳導(dǎo)加固件2與半導(dǎo)體晶 片1的結(jié)合使半導(dǎo)體晶片1牢固性加強(qiáng)的同時(shí)提高了襯底的橫向?qū)щ娔芰?；如圖8所示，接 著在每個(gè)凸點(diǎn)下金屬化層111上設(shè)置焊接球112 ；如圖9所示，由于此時(shí)電傳導(dǎo)加固件2增 強(qiáng)了半導(dǎo)體晶片1的牢固性，半導(dǎo)體晶圓的邊緣區(qū)域可以切除，因此切除半導(dǎo)體晶片1的邊 緣區(qū)域；如圖10所示，最后從半導(dǎo)體晶片1上切割下芯片，得到具有雙芯片的晶圓級(jí)芯片尺 寸封裝，該結(jié)構(gòu)尺寸小、牢固性強(qiáng)并且具有較小的襯底電阻，大大提高了芯片的性能和可靠 性。實(shí)施例二，請(qǐng)參見附圖11所示，一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，包括一 個(gè)半導(dǎo)體晶片1’和一個(gè)導(dǎo)電加固件2’，半導(dǎo)體晶片1’包括一個(gè)半導(dǎo)體晶片上表面11’及 一個(gè)半導(dǎo)體晶片下表面12’，半導(dǎo)體晶片上表面11’上設(shè)有多個(gè)集成電路芯片(圖中未顯 示)、多個(gè)凸點(diǎn)下金屬化層111’及每個(gè)凸點(diǎn)下金屬化層111’之上的用于芯片連接的多個(gè)焊 接球112’，半導(dǎo)體晶片下表面12’設(shè)有第二金屬層121’;導(dǎo)電加固件2’包括一個(gè)導(dǎo)電加固 件上表面21，，導(dǎo)電加固件上表面21，設(shè)有第一金屬層211，；第一金屬層211，與第二粘合 在一起，從而使半導(dǎo)體晶片1’與導(dǎo)電加固件2’結(jié)合在一起。該低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其實(shí)施的最終目的和實(shí)施例一 相同，如圖11所示，是將具有第一金屬層211’的導(dǎo)電加固件2’與具有第二金屬層121’的 半導(dǎo)體晶片1，粘合在一起，所不同的是，第一金屬層211，和第二金屬層121，不是利用導(dǎo) 電性環(huán)氧樹脂3增強(qiáng)第一金屬層211’和第二金屬層121’之間的粘合力，而是通過(guò)現(xiàn)有技 術(shù)中通過(guò)焊料的焊接作用將第一金屬層211’和第二金屬層121’結(jié)合在一起，由于焊料焊 接技術(shù)為現(xiàn)有技術(shù)，這里不做進(jìn)一步展開描述，其他工藝步驟與實(shí)施例一相同。實(shí)施例三，在本實(shí)施例中低襯底電阻的晶圓級(jí)芯片尺寸封裝的結(jié)構(gòu)與實(shí)施例一相 同，其工藝過(guò)程也基本相同，不同之處在于，實(shí)施例三中的第一金屬層和第二金屬層為兩種 相互易熔的金屬，因此不需要焊料的連接作用，在高溫下，這兩種金屬便能相互熔合在一 起，從而使導(dǎo)電加固件與半導(dǎo)體晶片結(jié)合在一起，具有低的襯底橫向電阻。優(yōu)選地，兩種相 互易熔的金屬分別為Au和Sn。實(shí)施例四，一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，包括一個(gè)半導(dǎo)體晶片1"和一 個(gè)導(dǎo)電加固件2”，半導(dǎo)體晶片1”包括一個(gè)半導(dǎo)體晶片上表面11”及一個(gè)半導(dǎo)體晶片下表 面12”，半導(dǎo)體晶片上表面11”上設(shè)有多個(gè)集成電路芯片(圖中未顯示)、多個(gè)凸點(diǎn)下金屬 化層111”及每個(gè)凸點(diǎn)下金屬化層111”之上的用于芯片連接的多個(gè)焊接球112”，半導(dǎo)體晶 片下表面12”的材料為硅；導(dǎo)電加固件2”包括一個(gè)導(dǎo)電加固件上表面21”，導(dǎo)電加固件上 表面21”上設(shè)有第一金屬層211”;第一金屬層211”與半導(dǎo)體晶片下表面12”粘合在一起， 從而使半導(dǎo)體晶片1”與導(dǎo)電加固件2”結(jié)合在一起。
一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，如圖13所示，首先提供具有 原始厚度的半導(dǎo)體晶片1”，通常所用的半導(dǎo)體晶片的原始厚度為600um 700um，半導(dǎo)體晶 片1”包含一個(gè)半導(dǎo)體晶片上表面11”及一個(gè)半導(dǎo)體晶片下表面12”，半導(dǎo)體晶片上表面11” 上設(shè)置多個(gè)集成電路芯片(圖中未顯示)，利用焊點(diǎn)技術(shù)在半導(dǎo)體晶片上表面11”形成多個(gè) 凸點(diǎn)下金屬化層111”；如圖14所示，在半導(dǎo)體工藝制作過(guò)程中，半導(dǎo)體晶圓的下表面為一 層硬度高的二氧化硅層，打磨半導(dǎo)體晶片下表面12”，磨去半導(dǎo)體晶片的下表面這一層二氧 化硅層，使半導(dǎo)體晶片的厚度減薄，打磨后的優(yōu)選厚度為500um;如圖15所示，進(jìn)一步減薄 半導(dǎo)體晶片下表面12”的中央?yún)^(qū)域，該區(qū)域所對(duì)應(yīng)的上表面上設(shè)有多個(gè)集成電路芯片，保留 半導(dǎo)體晶片下表面邊緣的厚度，因?yàn)橛捎诎雽?dǎo)體晶片的邊緣厚度大，在工藝制作過(guò)程中，便 于操作過(guò)程中的移動(dòng)半導(dǎo)體晶片，從而在減小半導(dǎo)體晶片尺寸的同時(shí)也能保證半導(dǎo)體晶片 不易被損壞；如圖16所示，接著在一個(gè)電傳導(dǎo)加固件2”的上表面設(shè)置第一金屬層211”，第 一金屬層211”為與硅互熔的金屬，因此該第一金屬層211”與半導(dǎo)體晶片的下表面的硅熔 合在一起，從而使電傳導(dǎo)加固件2”與半導(dǎo)體晶片1”緊密結(jié)合在一起，第一金屬層211”提 高了襯底的橫向?qū)щ娔芰?，同時(shí)電傳導(dǎo)加固件2”對(duì)半導(dǎo)體晶片1"起支持作用，增加了半 導(dǎo)體晶片的牢固性，優(yōu)選地，第一金屬層211”為Au，或者為AuSn;如圖17所示，接著在每個(gè) 凸點(diǎn)下金屬化層111”上設(shè)置焊接球112”;如圖18所示，由于此時(shí)電傳導(dǎo)加固件2”對(duì)半導(dǎo) 體晶片1”起支持作用，增強(qiáng)了半導(dǎo)體晶片1”的牢固性，半導(dǎo)體晶圓的邊緣區(qū)域可以切除， 因此切除半導(dǎo)體晶片1”的邊緣區(qū)域；如圖19所示，最后從半導(dǎo)體晶片1”上切割下芯片，得 到具有雙芯片的晶圓級(jí)芯片尺寸封裝，該結(jié)構(gòu)尺寸小、牢固性強(qiáng)并且具有較小的襯底電阻， 大大提高了芯片的性能和可靠性。當(dāng)然，必須認(rèn)識(shí)到，上述介紹是有關(guān)本發(fā)明優(yōu)選實(shí)施例的說(shuō)明，只要不偏離隨后所 附權(quán)利要求所顯示的精神和范圍，本發(fā)明還存在著許多修改。本發(fā)明決不是僅局限于上述說(shuō)明或附圖所顯示的細(xì)節(jié)和方法。本發(fā)明能夠擁有其 它的實(shí)施例，并可采用多種方式予以實(shí)施。另外，大家還必須認(rèn)識(shí)到，這里所使用的措辭和 術(shù)語(yǔ)以及文摘只是為了實(shí)現(xiàn)介紹的目的，決不是僅僅局限于此。正因?yàn)槿绱?，本領(lǐng)域的技術(shù)人員將會(huì)理解，本發(fā)明所基于的觀點(diǎn)可隨時(shí)用來(lái)作為 實(shí)施本發(fā)明的幾種目標(biāo)而設(shè)計(jì)其它結(jié)構(gòu)、方法和系統(tǒng)。所以，至關(guān)重要的是，所附的權(quán)利要 求將被視為包括了所有這些等價(jià)的建構(gòu)，只要它們不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，包括一個(gè)半導(dǎo)體晶片，所述的半導(dǎo)體晶片還包括一個(gè)半導(dǎo)體晶片上表面及一個(gè)半導(dǎo)體晶片 下表面，所述的半導(dǎo)體晶片上表面設(shè)有多個(gè)集成電路芯片、多個(gè)凸點(diǎn)下金屬化層及每個(gè)凸 點(diǎn)下金屬化層之上的用于芯片連接的多個(gè)焊接球；一個(gè)導(dǎo)電加固件，所述的導(dǎo)電加固件還包括一個(gè)導(dǎo)電加固件上表面，所述導(dǎo)電加固件 上表面設(shè)有第一金屬層；所述的導(dǎo)電加固件的第一金屬層與半導(dǎo)體晶片下表面粘合在一起。
2.如權(quán)利要求1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述半導(dǎo) 體晶片下表面設(shè)有第二金屬層。
3.如權(quán)利要2所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層與第二金屬層之間設(shè)有導(dǎo)電性環(huán)氧樹脂。
4.如權(quán)利要2所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層和第二金屬層為兩種相互易熔金屬。
5.如權(quán)利要4所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層和第二金屬層中，其中一個(gè)為Au。
6.如權(quán)利要5所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層和第二金屬層中另一個(gè)為Sn。
7.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層為一種與硅互熔的金屬。
8.如權(quán)利要7所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層為Au。
9.如權(quán)利要7所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層為AuSn0
10.一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，包括步驟1 提供具有原始厚度的半導(dǎo)體晶片，所述的半導(dǎo)體晶片包含一個(gè)半導(dǎo)體晶片上 表面及一個(gè)半導(dǎo)體晶片下表面，所述的半導(dǎo)體晶片上表面設(shè)置多個(gè)集成電路芯片； 步驟2 利用焊點(diǎn)技術(shù)在半導(dǎo)體晶片上表面形成多個(gè)凸點(diǎn)下金屬化層； 步驟3 打磨半導(dǎo)體晶片下表面，磨去半導(dǎo)體晶片的下表面二氧化硅層，使半導(dǎo)體晶片 下表面為硅層；步驟4 減薄半導(dǎo)體晶片下表面的中央?yún)^(qū)域，保留半導(dǎo)體晶片下表面邊緣的厚度； 步驟5:在一個(gè)電傳導(dǎo)加固件的上表面設(shè)置第一金屬層，將電傳導(dǎo)加固件上表面的金 屬層與半導(dǎo)體晶片的下表面粘合在一起；步驟6 在每個(gè)凸點(diǎn)下金屬化層上設(shè)置焊接球； 步驟7 切除半導(dǎo)體晶片具有厚度的邊緣區(qū)域； 步驟8 從半導(dǎo)體晶片上切割下每個(gè)雙芯片單元。
11.如權(quán)利要求10所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在 于，在步驟4中還包括在半導(dǎo)體晶片下表面設(shè)置第二金屬層。
12.如權(quán)利要求11所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在 于，在步驟5中，是利用導(dǎo)電性環(huán)氧樹脂將第一金屬層和第二金屬層粘合在一起。
13.如權(quán)利要求11所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在 于，在步驟5中，還包括在電傳導(dǎo)加固件的上表面的第一層金屬層上設(shè)置焊料，通過(guò)焊料將 第一金屬層和第二金屬層粘合在一起。
14.如權(quán)利要求11所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在 于，所述第一金屬層和第二金屬層為兩種相互易熔金屬。
15.如權(quán)利要求14所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在 于，第一金屬層和第二金屬層中，其中一個(gè)金屬層為Au。
16.如權(quán)利要求15所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在 于，第二金屬層和第二層金屬中另一個(gè)金屬層為Sn。
17.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層為一種與硅互熔的金屬。
18.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層為Au。
19.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金 屬層為AuSn0
全文摘要
本發(fā)明公開了一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，包括一個(gè)半導(dǎo)體晶片及一個(gè)導(dǎo)電加固件，半導(dǎo)體晶片包括一個(gè)半導(dǎo)體晶片上表面及一個(gè)半導(dǎo)體晶片下表面，半導(dǎo)體晶片上表面設(shè)有多個(gè)集成電路芯片、多個(gè)凸點(diǎn)下金屬化層及每個(gè)凸點(diǎn)下金屬化層之上的用于芯片連接的多個(gè)焊接球；導(dǎo)電加固件包括一個(gè)導(dǎo)電加固件上表面，導(dǎo)電加固件上表面設(shè)有第一金屬層；在工藝制造過(guò)程中將導(dǎo)電加固件的第一金屬層與半導(dǎo)體晶片下表面粘合在一起。本發(fā)明一種低襯底電阻的晶圓級(jí)芯片尺寸封裝及制造方法提高了芯片的襯底導(dǎo)電能力，降低襯底以及橫向?qū)娮瑁硪环矫嬖跍p小封裝尺寸的同時(shí)提高芯片的可靠性，使晶圓和芯片在工藝操作中不容易被損壞。
文檔編號(hào)H01L23/488GK102097404SQ20091025371
公開日2011年6月15日 申請(qǐng)日期2009年12月10日 優(yōu)先權(quán)日2009年12月10日
發(fā)明者馮濤 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體有限公司