專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及一種半導(dǎo)體設(shè)計技術(shù)，更具體而言涉及一種具有三維(3D)層疊封裝結(jié)構(gòu)的半導(dǎo)體集成電路。
背景技術(shù)：
半導(dǎo)體集成電路的封裝技術(shù)正進一步朝著微型化和安裝可靠性方面發(fā)展。為了在追求電氣和電子產(chǎn)品的微型化的同時適應(yīng)電氣和電子產(chǎn)品的高性能，使用了層疊封裝技 術(shù)。這里，“層疊”指的是豎直地層疊至少兩個或更多個的半導(dǎo)體芯片或封裝體。當半導(dǎo)體存儲器件使用層疊封裝時，可以獲得具有兩倍或更多倍的存儲容量的產(chǎn)品。另外，層疊封裝部件不僅增大了存儲器容量，而且還增大了封裝密度和使用安裝面積的效率。因此，層疊封裝技術(shù)是有用的。這里，可以根據(jù)如下方法來制造層疊封裝。根據(jù)第一種方法，可以先層疊單個的半導(dǎo)體芯片，然后一次性地封裝。根據(jù)第二種方法，可以層疊已封裝的單個的半導(dǎo)體芯片。具有已層疊的半導(dǎo)體封裝的各個半導(dǎo)體芯片經(jīng)由金屬線或穿通硅通孔(TSV)電耦接。使用TSV的層疊封裝具有通過形成在各個半導(dǎo)體芯片中的TSV來豎直地實現(xiàn)半導(dǎo)體芯片之間的物理和電耦接的結(jié)構(gòu)。圖I是現(xiàn)有的半導(dǎo)體集成電路的側(cè)截面圖。圖2是圖I所示的第四半導(dǎo)體芯片的平面圖。參見圖I和圖2，半導(dǎo)體集成電路100包括第一至第四半導(dǎo)體芯片110至140、多個第一穿通芯片通孔150A至150C、多個第二穿通芯片通孔160A至160C、多個第三穿通芯片通孔170A至170E和多個耦接焊盤BPll至BP13。第一至第四半導(dǎo)體芯片110至140豎直地層疊。多個第一穿通芯片通孔150A至150C在與各個第一穿通芯片通孔相對應(yīng)的多個第一位置處穿通第一至第四半導(dǎo)體芯片110至140而豎直地形成，并且被配置為作為用于第一電源Powerl的接口而操作。多個第二穿通芯片通孔160A至160C在與各個第二穿通芯片通孔相對應(yīng)的多個第二位置處穿通第一至第四半導(dǎo)體芯片110至140而豎直地形成，并且被配置為作為用于第二電源Power2的接口而操作。多個第三穿通芯片通孔170A至170E在與各個第三穿通芯片通孔相對應(yīng)的多個第三位置處穿通第一至第四半導(dǎo)體芯片110至140而豎直地形成，并且被配置為作為用于各種信號的接口而操作。多個耦接焊盤BPll至BP13被設(shè)置在各個穿通芯片通孔150A至150C、160A至160C和170A至170E之間，并且被配置為將相應(yīng)的穿通芯片通孔電耦接。可以利用相同的工藝來制造第一至第四半導(dǎo)體芯片110至140。在這種情況中，處在最下層的位置處的第一主芯片Iio作為主芯片，而其他的半導(dǎo)體芯片120至140作為從
-H-* I I
心/T 由于多個穿通芯片通孔150A至150C、160A至160C和170A至170E被配置為作為用于電源和信號的接口而操作，因此它們可以由具有良好導(dǎo)電性的金屬形成。例如，可以使用銅(Cu)。多個第一至第三穿通芯片通孔150A至150C、160A至160C和170A至170E包括TSV。另外，多個耦接焊盤BPll至BP13指的是凸塊焊盤。根據(jù)以上述方式配置的半導(dǎo)體集成電路100，經(jīng)由第一至第三穿通芯片通孔150A至150CU60A至160C和170A至170E來傳送各種信號和電源。因此，可以使電流消耗和信 號延遲最小，并且可以用改進的帶寬來增強操作性能。然而，現(xiàn)有的半導(dǎo)體集成電路100具有如下特征。第一至第四半導(dǎo)體芯片110至140中的每一個都包括在其上表面上形成的有源層，以及設(shè)置在有源層中的各種電路。然而，根據(jù)高集成的趨勢，僅留下了最小數(shù)量的電路，而去除了不需要的電路，以減小第一至第四半導(dǎo)體芯片Iio至140的尺寸。通常所去除的電路可以包括用于穩(wěn)定電源(例如，存儲電容器(reservoir capacitor))的電路。另外，用于與電源接口的第一穿通芯片通孔150A至150C和第二穿通芯片通孔160A至160C具有豎直耦接的豎直結(jié)構(gòu)，其中所述豎直結(jié)構(gòu)容易受到歐姆壓降的影響。這里，隨著層疊的半導(dǎo)體芯片的數(shù)量增加，要與半導(dǎo)體芯片耦接的穿通芯片通孔的數(shù)量也增加。對于層疊在上部位置的穿通芯片通孔而言，它們會因為不可避免發(fā)生的歐姆壓降而接入較低的電源。在這種情況中，可能由于不穩(wěn)定的信號傳輸而發(fā)生故障，并且可能由于不穩(wěn)定的異步特征而不能正確地執(zhí)行高速操作。另外，現(xiàn)有的半導(dǎo)體集成電路100可能無法在封裝狀態(tài)下正確地分析經(jīng)由多個第三穿通芯片通孔170A至170E傳送信號時的錯誤。

發(fā)明內(nèi)容
本發(fā)明的一個實施例針對一種能夠保持穩(wěn)定的電源而同時不增加尺寸的半導(dǎo)體集成電路。本發(fā)明的另一個實施例針對一種能夠在封裝狀態(tài)下經(jīng)由信號監(jiān)控來執(zhí)行精確的信號傳送失敗分析的半導(dǎo)體集成電路。根據(jù)本發(fā)明的一個實施例，一種半導(dǎo)體集成電路包括半導(dǎo)體芯片；多個第一穿通芯片通孔，所述多個第一穿通芯片通孔穿通半導(dǎo)體芯片豎直地形成，并且被配置為作為第一電源的接口而操作；以及第一公共導(dǎo)電層，所述第一公共導(dǎo)電層被設(shè)置在半導(dǎo)體芯片之上，并且將所述多個第一穿通芯片通孔沿水平方向彼此耦接。根據(jù)本發(fā)明的另一個實施例，一種半導(dǎo)體集成電路包括沿豎直方向?qū)盈B的多個半導(dǎo)體芯片；多個第一穿通芯片通孔，所述多個第一穿通芯片通孔穿通所述多個半導(dǎo)體芯片豎直地形成，并且被配置為作為第一電源的接口而操作；以及第一公共導(dǎo)電層，所述第一公共導(dǎo)電層被設(shè)置在所述多個層疊的半導(dǎo)體芯片之中的層疊于最上層位置處的半導(dǎo)體芯片之上，并且將所述多個第一穿通芯片通孔沿水平方向彼此耦接。根據(jù)本發(fā)明的另一個實施例，一種半導(dǎo)體集成電路包括沿豎直方向?qū)盈B的多個半導(dǎo)體芯片；多個第一穿通芯片通孔，所述多個第一穿通芯片通孔分別在與所述第一穿通芯片通孔相對應(yīng)的多個第一位置處穿通所述多個半導(dǎo)體芯片而豎直地形成，并且被配置為作為第一電源的接口而操作；第一公共導(dǎo)電層，所述第一公共導(dǎo)電層被設(shè)置在所述多個半導(dǎo)體芯片之中的層疊于最上層位置處的半導(dǎo)體芯片之上，并且將所述多個第一穿通芯片通孔沿水平方向耦接；多個第二穿通芯片通孔，所述多個第二穿通芯片通孔分別在與所述第二穿通芯片通孔相對應(yīng)的多個第二位置處穿通所述多個半導(dǎo)體芯片而豎直地形成，并且被配置為作為第二電源的接口而操作；以及多個耦接焊盤，所述多個耦接焊盤被布置在與所述第一公共導(dǎo)電層相同的層中并且分別與所述第二穿通芯片通孔耦接。


圖I是現(xiàn)有的半導(dǎo)體集成電路的側(cè)截面圖。圖2是圖I所示的第四半導(dǎo)體芯片的平面圖。
圖3是根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路的側(cè)截面圖。圖4是包括圖3所示的第一公共導(dǎo)電層和第二公共導(dǎo)電層的最上層的平面圖。圖5是根據(jù)本發(fā)明的第二實施例的半導(dǎo)體集成電路的側(cè)截面圖。圖6是包括圖5所示的第一公共導(dǎo)電層和第二公共導(dǎo)電層以及多個耦接焊盤的最上層的平面圖。
具體實施例方式下面將參照附圖更加詳細地描述本發(fā)明的示例性實施例。然而，本發(fā)明可以用不同的方式來實施，并且不應(yīng)當被理解為限于本文所提出的實施例。確切地說，提供這些實施例是為了使得本說明書將是清楚且完整的，且將會向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范圍。在本說明書中，在本發(fā)明的各個附圖和實施例中相同的附圖標記表示相同的部分。附圖并非按比例繪制，并且在某些情況下為了清楚地描述實施例的特征對比例做了夸大處理。當提及第一層在第二層“上”或在襯底“上”時，其不僅表示第一層直接形成在第二層或襯底上的情況，還表示在第一層與第二層或在第一層與襯底之間存在第三層的情況。在本發(fā)明的實施例中，將以層疊了四個半導(dǎo)體芯片的情況為例。圖3是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體集成電路的截面圖。圖4是包括圖3所示的第一公共導(dǎo)電層和第二公共導(dǎo)電層的最上層的平面圖。 參見圖3和圖4，半導(dǎo)體集成電路200包括第一至第四半導(dǎo)體芯片210至240、多個第一穿通芯片通孔250A至250C、第一公共導(dǎo)電層280A、多個第一接觸部分291A至291C、多個第二穿通芯片通孔260A至260C、第二公共導(dǎo)電層280B、多個第二接觸部分293A至293C、多個第三穿通芯片通孔270A至270E和多個凸塊焊盤BP21至BP23。第一至第四半導(dǎo)體芯片210至240豎直地層疊。多個第一穿通芯片通孔250A至250C在與各個第一穿通芯片通孔相對應(yīng)的多個第一位置處穿通第一至第四半導(dǎo)體芯片110至140而豎直地形成，并且被配置為作為用于第一電源的接口而操作。第一公共導(dǎo)電層280A被設(shè)置在第一至第四半導(dǎo)體芯片210至240之中的層疊在最上層位置處的第四半導(dǎo)體芯片240之上，并且被配置為將所述多個穿通芯片通孔250A至250C沿水平方向耦接。多個第一接觸部分291A至293C被配置為將第一公共導(dǎo)電層280A分別與所述多個第一穿通芯片通孔250A至250C相耦接。多個第二穿通芯片通孔260A至260C在與各個第二穿通芯片通孔相對應(yīng)的多個第二位置處穿通第一至第四半導(dǎo)體芯片210至240而豎直地形成，并且被配置為作為用于第二電源的接口而操作。第二公共導(dǎo)電層280B被設(shè)置在第四半導(dǎo)體芯片240之上，并且被配置為將所述多個穿通芯片通孔260A至260C沿水平方向彼此耦接。多個第二接觸部分293A至293C被配置為將第二公共導(dǎo)電層280B分別與所述多個第二穿通芯片通孔260A至260C相耦接。多個第三穿通芯片通孔270A至270E被配置為作為用于各種信號的接口而操作。多個凸塊焊盤BP21至BP23被設(shè)置在各個穿通芯片通孔250A至250C、260A至260C和270A至270E之間，并且被配置為將相應(yīng)的穿通芯片通孔電耦接?？梢允褂孟嗤墓に噥碇圃斓谝恢恋谒陌雽?dǎo)體芯片210至240。這里，位于最下層位置的第一半導(dǎo)體芯片210作為主芯片，而其他的第二至第四半導(dǎo)體芯片220至240作為從芯片。也就是說，第一半導(dǎo)體芯片210被配置為將從外部施加的各種信號和電源傳送給第二至第四半導(dǎo)體芯片220至240，并且第二至第四半導(dǎo)體芯片220至240被配置為根據(jù)第一半導(dǎo)體芯片210的控制來執(zhí)行預(yù)定的操作。 由于多個第一至第三穿通芯片通孔250A至250C、260A至260C和270A至270E被配置為作為用于電源或信號的接口而操作，故它們可以由具有良好導(dǎo)電性的金屬形成。例如，可以使用銅(Cu)。多個第一至第三穿通芯片通孔250A至250C、260A至260C和270A至270E包括TSV。在此實施例中，第一穿通芯片通孔250A至250C的數(shù)量、第二穿通芯片通孔260A至260C的數(shù)量以及第三穿通芯片通孔270A至270E的數(shù)量分別被設(shè)置為3、3和5。然而，并非局限于此，實際上可以設(shè)置數(shù)百個或數(shù)千個穿通芯片通孔。第一公共導(dǎo)電層280A和第二公共導(dǎo)電層280B被設(shè)置在同一層中，并且被形成至相同的高度。另外，參見圖4，第一公共導(dǎo)電層280A和第二公共導(dǎo)電層280B彼此間隔期望的距離D1。也就是說，第一層280A和第二層280B彼此電隔離。此時，第一公共導(dǎo)電層280A與第二公共導(dǎo)電層280B之間的距離Dl定義出形成為凹凸形狀的間隙。通過這種結(jié)構(gòu)，被設(shè)置為平行于一個方向的第一穿通芯片通孔250A至250C和第二穿通芯片通孔260A至260C可以與每個電源隔離或者耦接同一電源。也就是說，第一公共導(dǎo)電層280A和第二公共導(dǎo)電層280B被設(shè)置為電源網(wǎng)格(power supply mesh)裝置,所述電源網(wǎng)格裝置用于將沿豎直方向耦接的多個第一穿通芯片通孔250A至250C和多個第二穿通芯片通孔260A至260C沿水平方向彼此耦接。多個第一接觸部分291A至291C和多個第二接觸部分293A至293C分別提供給第一穿通芯片通孔250A至250C和第二穿通芯片通孔260A至260C，并且實質(zhì)上用于分別將第一接觸部分291A至291C和第二接觸部分293A至293C與第一公共導(dǎo)電層280A和第二公共導(dǎo)電層280B耦接。多個第一接觸部分291A至291C和多個第二接觸部分293A至293C以及第一公共導(dǎo)電層280A和第二公共導(dǎo)電層280B可以由金屬形成。根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路200，在穿通芯片通孔沿豎直方向耦接的穿通芯片結(jié)構(gòu)中離電源最遠的穿通芯片通孔經(jīng)由公共導(dǎo)電層沿水平方向彼此耦接。因此，可以實現(xiàn)有效的電源網(wǎng)格結(jié)構(gòu)。電源可以指例如提供給第一半導(dǎo)體芯片210的電源。在豎直穿通芯片通孔結(jié)構(gòu)中，充分提供電源的能力會因為朝其遠端的歐姆壓降的緣故而下降。因此，當使用公共導(dǎo)電層將位于遠端的穿通芯片通孔沿水平方向耦接時，可以因電阻值下降的緣故充分地提供電源。另外，在第一公共導(dǎo)電層與第二公共導(dǎo)電層之間形成了寄生電容，且在第一和第二公共導(dǎo)電層與第四半導(dǎo)體芯片的最上層金屬層之間可以形成寄生電容。當使用所述電源網(wǎng)格結(jié)構(gòu)時，以此方式形成的寄生電容會促使電源穩(wěn)定。也就是說，寄生電容像存儲電容器一樣操作。在本發(fā)明的第一實施例中，已經(jīng)描述了第一和第二公共導(dǎo)電層被設(shè)置在最上層。然而，第一和第二公共導(dǎo)電層也可以設(shè)置在半導(dǎo)體芯片之間。另外，與每個電源相對應(yīng)的凸塊焊盤與第一公共導(dǎo)電層或第二公共導(dǎo)電層相耦接。在這種情況下，提供了更加有效的電源網(wǎng)格結(jié)構(gòu)。這里，可以由相同的工藝來制造第一和第二公共導(dǎo)電層。圖5是根據(jù)本發(fā)明的第二實施例的半導(dǎo)體集成電路的側(cè)截面圖。圖6是包括圖5所示的第一和第二公共導(dǎo)電層以及多個耦接焊盤的最上層的平面圖。本發(fā)明的第二實施例的特征在于，除了第一實施例的技術(shù)特征之外，半導(dǎo)體集成電路還可以分析信號傳送錯誤。因此，在此實施例中，將著重描述與本發(fā)明的第一實施例不 同的特征。參見圖5和圖6，根據(jù)本發(fā)明的第二實施例的半導(dǎo)體集成電路還包括多個耦接焊盤381C、383C、385C、387C和389C，以及多個第三接觸部分395A至395E。多個耦接焊盤381C、383C、385C、387C和389C被布置在第四半導(dǎo)體芯片340之上，并且與多個穿通芯片通孔370A至370E相耦接，所述多個穿通芯片通孔370A至370E被配置為作為用于各種信號的接口而操作。多個第三接觸部分395A至395E實質(zhì)上分別將多個耦接焊盤381C、383C、385C、387C和389C與多個第三穿通芯片通孔370A至370E耦接。多個耦接焊盤381C、383C、385C、387C和389C被設(shè)置在與第一和第二公共層380A和380B相同的層中，并且與第一和第二公共層380A和380B相隔離，如圖6所示。此時，由于多個耦接焊盤381C、383C、385C、387C和389C被用作探針測試(probe test)用的焊盤，因此它們可以被形成為具有能夠執(zhí)行探針測試的尺寸。多個第三接觸部分395A至395E分別被設(shè)置在多個耦接焊盤381C、383C、385C、387C和389C與多個第三穿通芯片通孔370A至370E之間，以——對應(yīng)。多個第三接觸部分395A至395E實質(zhì)上用于分別將多個耦接焊盤381C、383C、385C、387C和389C與多個第三穿通芯片通孔370A至370E耦接。第三接觸部分395A至395E和多個耦接焊盤381C、383C、385C、387C和389C可以由金屬形成。根據(jù)本發(fā)明的第二實施例的半導(dǎo)體集成電路即使在封裝狀態(tài)下也可以經(jīng)由分別與用于信號的穿通芯片通孔電耦接的耦接焊盤來執(zhí)行探針測試。換言之，即使在封裝狀態(tài)下也可以經(jīng)由信號監(jiān)控來正確地執(zhí)行信號傳送失敗分析。因此，由于可以提前檢測潛在的信號傳送失敗，因此可以縮短制造半導(dǎo)體集成電路的工藝時間，并且可以提高半導(dǎo)體集成電路的操作穩(wěn)定性。在本發(fā)明的第二實施例中，已經(jīng)描述了第一公共導(dǎo)電層和第二公共導(dǎo)電層僅被設(shè)置在最上層。然而，并非局限于此，第一公共導(dǎo)電層和第二公共導(dǎo)電層也可以被設(shè)置在各個半導(dǎo)體芯片之間。在這種情況下，可以實現(xiàn)更加有效的電源網(wǎng)格結(jié)構(gòu)。根據(jù)本發(fā)明的實施例，經(jīng)由導(dǎo)電層耦接處在層疊半導(dǎo)體芯片的最上層位置的用于相同電源的穿通芯片通孔。因此，在不增加層疊半導(dǎo)體芯片的尺寸的同時可以實現(xiàn)有效的電源網(wǎng)格結(jié)構(gòu)。因此，半導(dǎo)體集成電路可以抵抗電源噪聲，同時具有與現(xiàn)有的半導(dǎo)體集成電路相同的尺寸。因而，可以通過穩(wěn)定的信號傳輸來實質(zhì)地防止故障，且通過容許高速操作來獲得足夠的操作性能。此外，由于提供了用于探針測試的焊盤以及用于電源網(wǎng)格的導(dǎo)電層，因此即使在封裝狀態(tài)也可以執(zhí)行信號失敗分析。所述焊盤與導(dǎo)電層電隔離。因此，由于可以提前檢測潛在的信號傳送失敗，因此可以縮短制造半導(dǎo)體集成電路的工藝時間，并且可以獲得半導(dǎo) 體集成電路的充足的操作可靠性。雖然已經(jīng)參照具體的實施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將清楚的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的主旨和范圍的前提下，可以進行各種變化和修改。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括 半導(dǎo)體芯片； 多個第一穿通芯片通孔，所述多個第一穿通芯片通孔穿通所述半導(dǎo)體芯片豎直地形成，并且被配置為作為用于第一電源的接口而操作；以及 第一公共導(dǎo)電層，所述第一公共導(dǎo)電層被設(shè)置在所述半導(dǎo)體芯片之上，并且將所述多個第一穿通芯片通孔沿水平方向彼此耦接。
2.如權(quán)利要求I所述的半導(dǎo)體集成電路，還包括多個第一接觸部分，所述多個第一接觸部分將所述第一公共導(dǎo)電層與所述多個第一穿通芯片通孔相耦接。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其中，所述第一公共導(dǎo)電層和所述多個第一接觸部分由金屬形成。
4.如權(quán)利要求I所述的半導(dǎo)體集成電路,還包括 多個第二穿通芯片通孔，所述多個第二穿通芯片通孔穿通所述半導(dǎo)體芯片豎直地形成，并且被配置為作為用于第二電源的接口而操作；以及 第二公共導(dǎo)電層，所述第二公共導(dǎo)電層被設(shè)置在所述半導(dǎo)體芯片之上，并且將所述多個第二穿通芯片通孔沿水平方向彼此耦接。
5.如權(quán)利要求4所述的半導(dǎo)體集成電路，還包括多個第二接觸部分，所述多個第二接觸部分將所述第二公共導(dǎo)電層與所述第二穿通芯片通孔相耦接。
6.如權(quán)利要求2所述的半導(dǎo)體集成電路，其中，所述第二公共導(dǎo)電層和所述多個第二接觸部分由金屬形成。
7.如權(quán)利要求4所述的半導(dǎo)體集成電路，其中，所述第一公共導(dǎo)電層與所述第二公共導(dǎo)電層彼此由間隙分隔開，且所述間隙在相對置的所述第一公共導(dǎo)電層與所述第二公共導(dǎo)電層的整個長度上具有恒定的寬度。
8.如權(quán)利要求4所述的半導(dǎo)體集成電路，其中，所述第一公共導(dǎo)電層和所述第二公共導(dǎo)電層被設(shè)置在相同的層中。
9.如權(quán)利要求8所述的半導(dǎo)體集成電路，其中，所述第一公共導(dǎo)電層與所述第二公共導(dǎo)電層彼此由間隙分隔開，且所述間隙在相對置的所述第一公共導(dǎo)電層與所述第二公共導(dǎo)電層的整個長度上具有恒定的寬度。
10.如權(quán)利要求9所述的半導(dǎo)體集成電路，其中，所述第一公共導(dǎo)電層與所述第二公共導(dǎo)電層之間的間隙在所述第一導(dǎo)電層和所述第二導(dǎo)電層上形成凹凸形狀。
11.如權(quán)利要求4所述的半導(dǎo)體集成電路，其中，所述多個第一穿通芯片通孔和所述多個第二穿通芯片通孔包括穿通硅通孔。
12.—種半導(dǎo)體集成電路，包括 沿豎直方向?qū)盈B的多個半導(dǎo)體芯片； 多個第一穿通芯片通孔，所述多個第一穿通芯片通孔穿通所述多個半導(dǎo)體芯片豎直地形成，并且被配置為作為用于第一電源的接口而操作；以及 第一公共導(dǎo)電層，所述第一公共導(dǎo)電層被設(shè)置在所述多個層疊的半導(dǎo)體芯片之中的層疊在最上層位置處的半導(dǎo)體芯片之上，并且將所述多個第一穿通芯片通孔沿水平方向彼此耦接。
13.如權(quán)利要求12所述的半導(dǎo)體集成電路，還包括多個第一接觸部分，所述多個第一接觸部分將所述第一公共導(dǎo)電層與所述多個第一穿通芯片通孔相耦接。
14.如權(quán)利要求13所述的半導(dǎo)體集成電路，其中，所述第一公共導(dǎo)電層和所述多個第一接觸部分由金屬形成。
15.—種半導(dǎo)體集成電路,包括 沿豎直方向?qū)盈B的多個半導(dǎo)體芯片； 多個第一穿通芯片通孔，所述多個第一穿通芯片通孔分別在與所述第一穿通芯片通孔相對應(yīng)的多個第一位置處穿通所述多個半導(dǎo)體芯片而豎直地形成，并且被配置為作為用于第一電源的接口而操作； 第一公共導(dǎo)電層，所述第一公共導(dǎo)電層被設(shè)置在所述多個半導(dǎo)體芯片之中的層疊在最上層位置處的半導(dǎo)體芯片之上，并且將所述多個第一穿通芯片通孔沿水平方向彼此耦接； 多個第二穿通芯片通孔，所述多個第二穿通芯片通孔分別在與所述第二穿通芯片通孔 相對應(yīng)的多個第二位置處穿通所述多個半導(dǎo)體芯片而豎直地形成，并且被配置為作為用于第二電源的接口而操作；以及 多個耦接焊盤，所述多個耦接焊盤被布置在與所述第一公共導(dǎo)電層相同的層中，并且分別與所述第二穿通芯片通孔耦接。
16.如權(quán)利要求15所述的半導(dǎo)體集成電路，還包括多個第一接觸部分，所述多個第一接觸部分將所述第一公共導(dǎo)電層與所述多個第一穿通芯片通孔相耦接。
17.如權(quán)利要求15所述的半導(dǎo)體集成電路，還包括多個第二接觸部分，所述多個第二接觸部分將所述第二穿通芯片通孔與所述多個耦接焊盤相耦接。
18.如權(quán)利要求15所述的半導(dǎo)體集成電路，所述第一公共導(dǎo)電層和所述多個第一接觸部分和所述多個第二接觸部分由金屬形成。
19.如權(quán)利要求15所述的半導(dǎo)體集成電路，其中，所述多個耦接焊盤包括用于探針測試的焊盤。
20.如權(quán)利要求15所述的半導(dǎo)體集成電路，還包括 多個第三穿通芯片通孔，所述多個第三穿通芯片通孔分別在與所述多個第三穿通芯片通孔相對應(yīng)的多個第三位置處穿通所述多個半導(dǎo)體芯片而豎直地形成，并且被配置為作為用于信號的接口而操作；以及 第二公共導(dǎo)電層，所述第二公共導(dǎo)電層被設(shè)置在層疊于最上層位置處的半導(dǎo)體芯片之上，并且將所述多個第二穿通芯片通孔彼此耦接。
全文摘要
本發(fā)明公開了一種半導(dǎo)體集成電路，包括半導(dǎo)體芯片；多個第一穿通芯片通孔，多個第一穿通芯片通孔穿通半導(dǎo)體芯片豎直地形成，并且被配置為作為用于第一電源的接口而操作；以及第一公共導(dǎo)電層，第一公共導(dǎo)電層被設(shè)置在半導(dǎo)體芯片之上，并且將所述多個第一穿通芯片通孔沿水平方向彼此耦接。
文檔編號H01L23/50GK102751258SQ20111024403
公開日2012年10月24日 申請日期2011年8月24日 優(yōu)先權(quán)日2011年4月21日
發(fā)明者任才爀, 李在真, 李康設(shè) 申請人:海力士半導(dǎo)體有限公司