專利名稱：半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法，且特別是涉及一種可改善金屬柵極晶體管的電性表現(xiàn)的半導(dǎo)體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，由于多晶硅材料具有抗熱性質(zhì)，因此在制作傳統(tǒng)金屬氧化物半導(dǎo)體(MOS)晶體管時(shí)通常會(huì)使用多晶硅材料來作為晶體管的柵極電極，使其源極與漏極區(qū)域得以在高溫下一起進(jìn)行退火。其次，由于多晶硅能夠阻擋以離子注入所摻雜的原子進(jìn)入溝道區(qū)域，因此在柵極圖案化之后能容易地形成自行對(duì)準(zhǔn)的源極與漏極區(qū)域。然而，隨著半導(dǎo)體元件的尺寸持續(xù)微縮，傳統(tǒng)MOS晶體管的結(jié)構(gòu)開始面臨到新的考驗(yàn)。首先，與大多數(shù)金屬材料相比，多晶硅柵極是以較高電阻值的半導(dǎo)體材料所形成，因·此多晶硅柵極所提供的操作速率會(huì)比金屬柵極為低。此外，多晶硅柵極容易產(chǎn)生耗層效應(yīng)(depletion effect)。由于摻雜濃度上的限制，當(dāng)多晶娃柵極受到偏壓時(shí),缺乏載流子,使靠近多晶硅柵極與柵極介電層的介面上就容易產(chǎn)生耗層區(qū)。該耗層效應(yīng)除了會(huì)使等效的柵極介電層厚度增加，又同時(shí)造成柵極電容值下降，進(jìn)而導(dǎo)致元件驅(qū)動(dòng)能力衰退等困境。故目前便有研制生產(chǎn)新的柵極材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶娃柵極。其次，隨著半導(dǎo)體元件的尺寸持續(xù)微縮，傳統(tǒng)MOS晶體管的柵極介電層厚度也隨之漸薄。然而，微薄的二氧化娃層或氮氧化娃層容易導(dǎo)致電子的穿隧效應(yīng)(tunnelingeffect)，因而產(chǎn)生漏電流過大的物理限制。為了有效延展邏輯元件的世代演進(jìn)，MOS晶體管的柵極介電層開始采用高介電常數(shù)(以下簡稱為High-Κ)材料，以降低物理極限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness,以下簡稱為EOT)下,有效降低漏電流，并達(dá)成等效電容以控制溝道開關(guān)等優(yōu)點(diǎn)。功函數(shù)金屬柵極一方面需要與N型金屬氧化物半導(dǎo)體(N-type metaloxidesemiconductor, NM0S)晶體管搭配,另一方面則需與P型金屬氧化物半導(dǎo)體(P-type metaloxide semiconductor,PMO S)晶體管搭配，因此使得相關(guān)元件的整合技術(shù)以及工藝控制更形復(fù)雜，且各材料的厚度與成分控制要求亦更形嚴(yán)苛。在這個(gè)嚴(yán)苛的工藝環(huán)境下，如何制作良好的功函數(shù)金屬柵極，以提升MOS晶體管的運(yùn)作效果，仍為現(xiàn)今重要課題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)及其制造方法，以提高金屬柵極晶體管的電性表現(xiàn)。本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，其中先提供基底，且基底上已形成有具有第一開口與第二開口的介電層，其中第一開口與第二開口是暴露出部分的基底，而第一開口兩側(cè)的基底中已分別形成有一個(gè)第一摻雜區(qū)，第二開口兩側(cè)的基底中則分別形成有一個(gè)第二摻雜區(qū)。而且，第一開口與第二開口底部已覆蓋有柵極介電層，其中柵極介電層包括依序形成在基底上的高介電常數(shù)材料層與阻障層。接著，在第二開口內(nèi)的柵極介電層上形成犧牲層，然后再形成一層第一功函數(shù)金屬層覆蓋第一開口內(nèi)的柵極介電層以及第二開口內(nèi)的犧牲層。之后，移除第二開口內(nèi)的第一功函數(shù)金屬層與犧牲層。在本發(fā)明的實(shí)施例中，在移除第二開口內(nèi)的第一功函數(shù)金屬層與犧牲層之后，還包括在第二開口內(nèi)的柵極介電層上形成第二功函數(shù)金屬層。 在本發(fā)明的實(shí)施例中，還包括在形成介電層、柵極介電層、第一摻雜區(qū)以及第二摻雜區(qū)之前，先在基底中形成第一型摻雜阱與第二型摻雜阱。而且，上述的第一開口是位于第一型摻雜阱上方，上述的第二開口是位于第二型摻雜阱上方。另外，上述這些第一摻雜區(qū)形成于該第一型摻雜阱內(nèi)，第二摻雜區(qū)則是形成于第二型摻雜阱內(nèi)。 在本發(fā)明的實(shí)施例中，上述的第一型摻雜阱為N型摻雜阱，第二型摻雜阱則為P型慘雜講。在本發(fā)明的實(shí)施例中，上述的介電層包括多個(gè)間隙壁，位于上述第一開口與第二開口的兩側(cè)。在本發(fā)明的實(shí)施例中，上述的柵極介電層還覆蓋上述的第一開口與第二開口的側(cè)壁，并延伸至上述的介電層上。在本發(fā)明的實(shí)施例中，上述的柵極介電層還包括界面層，形成于上述基底與高介電常數(shù)材料層之間。在本發(fā)明的實(shí)施例中，上述的犧牲層的材料包括多晶硅材料。本發(fā)明另提供一種半導(dǎo)體結(jié)構(gòu)，包括基底、介電層、柵極介電層以及第一功函數(shù)金屬層?；字行纬捎卸鄠€(gè)第一摻雜區(qū)，且介電層具有第一開口，而這些第一摻雜區(qū)即是分別位于第一開口兩側(cè)的基底中。柵極介電層包括高介電常數(shù)材料層以及阻障層，其中高介電常數(shù)材料層是配置于第一開口的底部，阻障層是配置于高介電常數(shù)材料層上。第一功函數(shù)金屬層則是配置于柵極介電層上。在本發(fā)明的實(shí)施例中，上述的基底中還形成有多個(gè)第二摻雜區(qū)，且上述的介電層還具有第二開口，而這些第二摻雜區(qū)是分別位于第二開口兩側(cè)的基底中。另一方面，上述的柵極介電層還配置在第二開口內(nèi)，而該實(shí)施例的半導(dǎo)體結(jié)構(gòu)還包括第二功函數(shù)金屬層，配置于第二開口內(nèi)的柵極介電層上。在本發(fā)明的實(shí)施例中，上述基底還包括形成有第一型摻雜阱與第二型摻雜阱，且上述這些第一摻雜區(qū)是位于第一型摻雜阱中，第二摻雜區(qū)則是位于第二型摻雜阱中。在本發(fā)明的實(shí)施例中，第一型摻雜阱為N型摻雜阱，第二型摻雜阱為P型摻雜阱。在本發(fā)明的實(shí)施例中，上述的介電層包括多個(gè)間隙壁，分別位于上述第一開口的兩側(cè)。在本發(fā)明的實(shí)施例中，上述的柵極介電層還包括覆蓋第一開口的側(cè)壁并延伸至介電層上。在本發(fā)明的實(shí)施例中，上述的柵極介電層還包括界面層，配置于上述的高介電常數(shù)材料層與基底之間。在本發(fā)明的實(shí)施例中，上述的界面層的材料包括氧化物。在本發(fā)明的實(shí)施例中，上述的阻障層的材料包括金屬氮化物，例如氮化鈦或氮化鉭。本發(fā)明是在形成第一功函數(shù)金屬層之前，先在柵極介電層上形成犧牲層，以避免后續(xù)形成的第一功函數(shù)金屬層直接覆蓋在第二開口內(nèi)的柵極介電層上。其中，由于犧牲層與柵極介電層之間具有極高的蝕刻選擇比，因此可避免在移除第一開口內(nèi)的犧牲層時(shí)因過度蝕刻而損傷柵極介電層。而且，在形成第二功函數(shù)金屬層之前，位于第二開口內(nèi)的第一功函數(shù)金屬層與犧牲層均會(huì)被移除。也就是說，以本發(fā)明的工藝所形成的半導(dǎo)體結(jié)構(gòu)中，功函數(shù)金屬層是直接配置于柵極介電層上，因此可有效提高后續(xù)所形成的晶體管的電性表現(xiàn)。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖IA至圖IE為本發(fā)明的實(shí)施例中半導(dǎo)體結(jié)構(gòu)在制作流程中的剖面示意圖。 圖2為本發(fā)明的另一實(shí)施例中半導(dǎo)體結(jié)構(gòu)的剖面示意圖。圖3至圖4為本發(fā)明的另一實(shí)施例中半導(dǎo)體結(jié)構(gòu)在部分工藝中的剖面示意圖。附圖標(biāo)記說明100、200、400 :半導(dǎo)體結(jié)構(gòu)102 :基底104 :第一型摻雜阱106 :第二型摻雜阱108:隔離結(jié)構(gòu)IlOa:第一摻雜區(qū)IlOb:第二摻雜區(qū)112:間隙壁113:第一開口115:第二開口116:介電層117:覆蓋層120:柵極介電層120a:界面層120b :高介電常數(shù)材料層120c:阻障層122 :犧牲層124 :第一功函數(shù)金屬層126 :第二功函數(shù)金屬層
具體實(shí)施例方式下文依本發(fā)明半導(dǎo)體結(jié)構(gòu)的制造方法，特舉實(shí)施例配合附圖作詳細(xì)說明，但所提供的實(shí)施例并非用以限制本發(fā)明所涵蓋的范圍，而方法流程步驟描述非用以限制其執(zhí)行的順序，任何由方法步驟重新組合的執(zhí)行流程，所產(chǎn)生具有等同功效的方法，皆為本發(fā)明所涵蓋的范圍。其中附圖僅以說明為目的，并未依照原尺寸作圖。附圖中相同的元件或部位沿用相同的符號(hào)來表不。圖IA至圖IE為本發(fā)明的實(shí)施例中半導(dǎo)體結(jié)構(gòu)在制作流程中的剖面示意圖。如圖IA所示，首先提供基底102，其例如是硅基底、含硅基底或是絕緣層上覆硅(silicon-on-insulator, SOI)基底等。而且,基底102中例如是已形成有第一型摻雜講104與第二型摻雜阱106，其中第一型摻雜阱104中已形成有多個(gè)第一摻雜區(qū)IIOa,第二型摻雜阱中則已形成有多個(gè)第二摻雜區(qū)110b。具體來說，第一型摻雜阱104例如是N型摻雜阱，第二型摻雜阱106例如是P型摻雜阱。也就是說，本實(shí)施例可在第一摻雜阱104上形成PMOS晶體管，并且在第二型摻雜阱106上形成NMOS晶體管。而這些第一摻雜區(qū)IlOa即為PMOS晶體管的源極與漏極，這些第二摻雜區(qū)IlOb則為NMOS晶體管的源極與漏極。需要注意的是，為方便說明，下文均將第一型摻雜阱104視為N型摻雜阱，將第二型摻雜阱106視為P型摻雜阱。但本領(lǐng)域一般技術(shù)人員應(yīng)該知道，在其他實(shí)施例中，第一型摻雜阱104也可以是P型摻雜阱，第二型摻雜阱106則可以是N型摻雜阱，本發(fā)明并不在此限定第一型摻雜阱104與第二型摻雜阱106的導(dǎo)電型態(tài)。另一方面，基底102上已形成有介電層116。在本實(shí)施例中，介電層116例如是由多個(gè)間隙壁112與覆蓋層117所構(gòu)成。而且，介電層116中例如是通過這些間隙壁112而定義出第一開口 113與第二開口 115，其中第一開口 113對(duì)應(yīng)至第一型摻雜阱104，第二開口 115則對(duì)應(yīng)至第二型摻雜阱106。而這些第一摻雜區(qū)IlOa分別位于第一開口 113兩側(cè)的基底102中，第二摻雜區(qū)IlOb則分別位于第二開口 115兩側(cè)的基底102中。這些間隙壁112即位于第一開口 113與第二開口 115的兩側(cè)，并位于第一摻雜區(qū)IlOa與第二摻雜區(qū)IlOb的上方。特別的是，第一開口 113與第二開口 115的底部已形成有柵極介電層120，如圖IB所示。在本實(shí)施例中，柵極介電層120主要是由依序堆疊在基底上的高介電常數(shù)材料層120b及阻障層120c所構(gòu)成。而且，本實(shí)施例的柵極介電層120還可以包括界面層(interfacial layer, IL) 120a，其配置于高介電常數(shù)材料層120b與基底102之間，用以增加高介電常數(shù)材料層120b與基底102之間附著力。舉例來說，界面層120a的材料例如是氧化物，如二氧化硅。為使本領(lǐng)域一般技術(shù)人員更了解本發(fā)明，以下將詳細(xì)敘述本實(shí)施例在基底中以及基板上形成上述元件的方法，但本發(fā)明不以此為限。首先進(jìn)行摻雜工藝，以于基底102中形成第一型摻雜阱104與第二型摻雜阱106。接著，利用區(qū)域氧化法(local oxidation, L0C0S)或淺溝槽隔離(shallow trenchisolation, STI)等工藝，在基底102中制作出多個(gè)隔離結(jié)構(gòu)198，例如場氧化層(fieldoxide layer)或淺溝槽隔離結(jié)構(gòu)，來環(huán)繞并隔離第一型摻雜阱104與第二型摻雜阱106上的電路。再來，分別在第一型摻雜阱104與第二型摻雜阱106形成偽柵極結(jié)構(gòu)(圖未示)，并且以這些偽柵極結(jié)構(gòu)為掩模進(jìn)行摻雜工藝，以分別在這些偽柵極結(jié)構(gòu)兩側(cè)的基底102中形成第一摻雜區(qū)IlOa與第二摻雜區(qū)110b。然后，在偽柵極結(jié)構(gòu)的兩側(cè)形成間隙壁112，并接著在未形成有偽柵極結(jié)構(gòu)及間隙壁112的基底102上形成覆蓋層117。之后，將這些偽柵極結(jié)構(gòu)移除，即可得到本實(shí)施例于圖IA所繪示的結(jié)構(gòu)。請(qǐng)?jiān)俅螀⒄請(qǐng)D1B，本實(shí)施例是先形成具有第一開口 113與第二開口 115的介電層116后，再形成共形的柵極介電層120填入第一開口 113與第二開口 115內(nèi)，因此柵極介電層120除了會(huì)覆蓋第一開口 113與第二開口 115的底部外,亦會(huì)覆蓋住第一開口 113與第二開口 115的側(cè)壁，并延伸至介電層116上。具體來說，本實(shí)施例的柵極介電層120的制作可包含先利用高溫?zé)嵫趸?thermaloxidation)或化學(xué)氣相沉積(chemical vapor deposition, CVD)等工藝，在基底 102 上形成一層共形的界面層120a，其材料例如是二氧化硅。接著，再于界面層120a上形成一層高介電常數(shù)材料層(high-k material layer) 120b,其材料例如是二氧化娃(SiO2)、氮化硅陶瓷(Si3N4)、三氧化二鋁(Al2O3)、五氧化二鉭(Ta2O5)、氧化釔(Y2O3)、硅酸鉿氧化合物(HfSiO4)、二氧化鉿(HfO2)、氧化鑭(La2O3)、二氧化鋯(ZrO2)、鈦酸鍶(SrTiO3)、硅酸鋯氧化合物(ZrSiO4)等高介電常數(shù)介電層或其組合。之后，在高介電常數(shù)材料層120b上形成阻障層(barrier layer) 120c,用以避免高介電常數(shù)材料層120b與后續(xù)所形成的功函數(shù)金屬層產(chǎn)生反應(yīng)及/或調(diào)整欲形成的柵極整體的功函數(shù)值。在本實(shí)施例中，阻障層120c可由金屬氮化物所制成，例如氮化鈦或氮化鉭。如圖IB所示，在柵極介電層120上形成一層共形的犧牲層122，以覆蓋住第一開口113與第二開口 115內(nèi)的柵極介電層120。具體來說，本實(shí)施例的犧牲層122例如是由多晶硅材料所構(gòu)成。接著，如圖IC所示，移除位于第一開口 113內(nèi)的部分犧牲層122。舉例來說，移除部分犧牲層122的方法例如是先在介電層116上形成圖案化光致抗蝕劑層(圖未示)覆蓋位于第二型摻雜阱106上的介電層116，并填入第二開口 115內(nèi)。之后，以該圖案化光致抗蝕劑層為掩模進(jìn)行蝕刻工藝移除第一開口 113內(nèi)的部分犧牲層122，然后再移除圖案化光致抗蝕劑層。
在本實(shí)施例中，犧牲層122是由多晶硅材料所構(gòu)成，而柵極介電層120中位于最頂層的阻障層120c是由金屬氮化物所構(gòu)成,采用氫氧化銨燒(a Iky I ammonium hydroxide,(CH3)-4Ν0Η)加水稀釋作為蝕刻液進(jìn)行蝕刻，則兩者之間的選擇比約介于10-100之間，因此可確實(shí)避免阻障層120c在移除第一開口 113內(nèi)的犧牲層122時(shí)因發(fā)生過度蝕刻而損壞。請(qǐng)參照?qǐng)D1D，在介電層116上方形成一層共形的第一功函數(shù)金屬層124，以覆蓋第一開口 113內(nèi)的柵極介電層120。同時(shí),第一功函數(shù)金屬層124也會(huì)覆蓋于第二開口115內(nèi)的犧牲層122上。具體來說,本實(shí)施例例如是使用化學(xué)氣相沉積(Chemical vapordeposition, CVD)工藝、物理氣相沉積(physicalvapor deposition, PVD)工藝、原子層沉積(atomic layer deposition,ALD)工藝、派鍍(sputtering)工藝或等離子體增強(qiáng)式化學(xué)氣相沉積(plasma enhancedchemical vapor deposition,PECVD)工藝等，以于柵極介電層120上形成共形的第一功函數(shù)金屬層124。其中，本實(shí)施例的第一功函數(shù)金屬層124例如是P型功函數(shù)金屬，且第一功函數(shù)金屬層124可為單層結(jié)構(gòu)亦可為多層結(jié)構(gòu)。承上述，第一功函數(shù)金屬層124可以包含電阻值低于100微歐姆厘米(μ ohm-cm)的材料，例如純金屬、金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物、金屬硅化物、金屬碳化物或其它金屬化合物。在本實(shí)施例中，第一功函數(shù)金屬層124的材料例如是氮化鈦(TiN)、氮化鉭(TaN)、碳化鉭(TaC)或氮化鎢(WN)。此外，為了更符合不同類型晶體管的所需功函數(shù)數(shù)值或其他所需特性，本發(fā)明亦可對(duì)功函數(shù)金屬層進(jìn)行注入、表面處理、改變工藝條件，或是增減功函數(shù)金屬層的材料層數(shù)目。請(qǐng)參照?qǐng)D1E，移除位于第二型摻雜區(qū)106上方的第一功函數(shù)金屬層124。在本實(shí)施例中，移除部分第一功函數(shù)金屬層124的方法例如是光刻蝕刻工藝，也就是先在第一功函數(shù)金屬層124上形成圖案化光致抗蝕劑層(圖未示)而暴露出欲移除的部分第一功函數(shù)金屬層124，接著再以圖案化光致抗蝕劑層為掩模進(jìn)行蝕刻工藝，以移除位于第二型摻雜區(qū)106上方的第一功函數(shù)金屬層124。舉例來說，若第一功函數(shù)金屬層124的材料為氮化鈦，則可使用硫酸與雙氧水的混合溶液作為蝕刻液，來對(duì)第一功函數(shù)金屬層124進(jìn)行蝕刻。特別的是，本實(shí)施例還可以接著以該圖案化光致抗蝕劑層為掩模，移除第二開口 115內(nèi)的犧牲層122，以暴露出第二開口 115內(nèi)的柵極介電層120。如同前文所述，本實(shí)施例例如是以氫氧化銨烷加水稀釋作為蝕刻液來蝕刻第二開口 115內(nèi)的犧牲層122。然后，再移除圖案化光致抗蝕劑層，即形成圖IE所示的半導(dǎo)體結(jié)構(gòu)100。如圖IE所示的半導(dǎo)體結(jié)構(gòu)100，后續(xù)可在第一開口 113內(nèi)填入金屬層(圖未示)作為金屬柵極，即可在第一型摻雜阱104上制成一個(gè)PMOS晶體管。舉例來說，填入第一開口 113的金屬層例如是低阻值的鈦鋁合金或鈦鋁復(fù)合膜層。本領(lǐng)域一般技術(shù)人員應(yīng)該了解欲制成PMOS晶體管的后續(xù)工藝細(xì)節(jié)，此處不再贅述。此夕卜，若欲在基底102上形成互補(bǔ)金屬氧化物半導(dǎo)體(ComplementaryMetal-Oxide Semiconductor,CMOS)兀件，則可在形成圖 IE 的半導(dǎo)體結(jié)構(gòu)100后，接著再形成一層第二功函數(shù)金屬層126，以填入第二開口 115內(nèi)而覆蓋于第二開口115內(nèi)的柵極介電層120上，如圖2所示。在本實(shí)施例中，第二功函數(shù)金屬層126例如是N型功函數(shù)金屬層，且其材料例如是鋁化鈦。在形成圖2的半導(dǎo)體結(jié)構(gòu)200之后，可同時(shí)于第一開口 113與第 二開口 115內(nèi)填入金屬層(圖未示)，例如鈦鋁合金，以作為第一型摻雜阱104上的PMOS晶體管以及第二型摻雜阱106上的NMOS晶體管的金屬柵極，進(jìn)而構(gòu)成CMOS晶體管。由圖2可知，在半導(dǎo)體結(jié)構(gòu)200中，柵極介電層120中的高介電常數(shù)材料層120b與第一功函數(shù)金屬層124/第二功函數(shù)金屬層126之間相隔的膜層層數(shù)少，因此可大幅降低后續(xù)形成的晶體管的臨界電壓(threshold voltage),進(jìn)而提高其電性表現(xiàn)。值得一提的是，雖然前述實(shí)施例的工藝先在基底102上形成具有第一開口 113與第二開口 115的介電層116，后續(xù)再形成柵極介電層120填入第一開口 113與第二開口 115，但本發(fā)明并不以此為限。圖3至圖4為本發(fā)明的另一實(shí)施例中半導(dǎo)體結(jié)構(gòu)在部分工藝中的剖面示意圖。請(qǐng)參照?qǐng)D3，在該實(shí)施例中，也可以先在基底102上形成柵極介電層120，并且在形成偽柵極結(jié)構(gòu)(圖未示)的過程中，同時(shí)圖案化柵極介電層120。如此一來，在形成介電層116并移除偽柵極結(jié)構(gòu)之后，僅會(huì)在第一開口 113與第二開口 115的底部留下柵極介電層120。請(qǐng)參照?qǐng)D4，后續(xù)再進(jìn)行如前述實(shí)施例圖IB至圖IE的工藝，即可在第一開口 113內(nèi)的柵極介電層120上形成第一功函數(shù)金屬層124，并且在第二開口 115內(nèi)的柵極介電層120上形成第二功函數(shù)金屬層126。如圖4所示，半導(dǎo)體結(jié)構(gòu)400與圖2的半導(dǎo)體結(jié)構(gòu)200的相異處在于本實(shí)施例的柵極介電層120僅覆蓋第一開口 113與第二開口 115的底部，其余元件結(jié)構(gòu)均與前述實(shí)施例相同，此處不再贅述。綜上所述，本發(fā)明是在形成第一功函數(shù)金屬層之前，先在柵極介電層上形成犧牲層，以避免后續(xù)形成的第一功函數(shù)金屬層直接覆蓋在第二開口內(nèi)的柵極介電層上。其中，由于犧牲層與柵極介電層之間具有極高的蝕刻選擇比，因此可避免在移除第一開口內(nèi)的犧牲層時(shí)因過度蝕刻而損傷柵極介電層。而且，在形成第二功函數(shù)金屬層之前，位于第二開口內(nèi)的第一功函數(shù)金屬層與犧牲層均會(huì)被移除。也就是說，以本發(fā)明的工藝所形成的半導(dǎo)體結(jié)構(gòu)中，第一功函數(shù)金屬層與第二功函數(shù)金屬層均是直接形成于柵極介電層上，高介電常數(shù)材料層與功函數(shù)金屬層之間的膜層厚度已大幅縮小，因而可有效提高后續(xù)所形成的晶體管的電性表現(xiàn)。雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域一般技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括 提供基底，其中該基底上已形成有介電層，該介電層具有第一開口與第二開口，該第一開口與該第二開口暴露出部分的該基底，而該第一開口兩側(cè)的基底中分別形成有第一摻雜區(qū)，該第二開口兩側(cè)的基底中分別形成有第二摻雜區(qū)，且該第一開口與該第二開口的底部覆蓋有柵極介電層，該柵極介電層包括高介電常數(shù)材料層以及阻障層，其中該高介電常數(shù)材料層形成于該阻障層上； 于該第二開口內(nèi)的該柵極介電層上形成犧牲層； 于該第一開口內(nèi)的該柵極介電層以及該第二開口內(nèi)的該犧牲層上形成第一功函數(shù)金屬層；以及 移除該第二開口內(nèi)的該第一功函數(shù)金屬層與該犧牲層。
2.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)的制造方法，還包括于該第二開口內(nèi)的該柵極介電層上形成第二功函數(shù)金屬層。
3.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中在形成該介電層、該柵極介電層、該第一摻雜區(qū)以及該第二摻雜區(qū)之前，還包括在該基底中形成第一型摻雜阱與第二型摻雜阱，該第一開口位于該第一型摻雜阱上方，該第二開口位于該第二型摻雜阱上方，且該多個(gè)第一摻雜區(qū)形成于該第一型摻雜阱內(nèi)，該多個(gè)第二摻雜區(qū)形成于該第二型摻雜阱內(nèi)。
4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該第一型摻雜阱為N型摻雜阱，該第二型摻雜阱為P型摻雜阱。
5.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該介電層包括多個(gè)間隙壁，位于該第一開口與該第二開口的兩側(cè)。
6.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該柵極介電層還覆蓋該第一開口與該第二開口的側(cè)壁，并延伸至該介電層上。
7.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該柵極介電層還包括界面層，形成于該基底與該高介電常數(shù)材料層之間。
8.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中該犧牲層的材料包括多晶硅材料。
9.一種半導(dǎo)體結(jié)構(gòu),包括 基底，該基底中形成有多個(gè)第一摻雜區(qū)； 介電層，具有第一開口，其中該多個(gè)第一摻雜區(qū)分別位于該第一開口兩側(cè)的該基底中； 柵極介電層，包括 高介電常數(shù)材料層，配置于該第一開口的底部； 阻障層，配置于該高介電常數(shù)材料層上；以及 第一功函數(shù)金屬層，配置于該柵極介電層上。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該基底中還形成有多個(gè)第二摻雜區(qū)，且該介電層還具有第二開口，該多個(gè)第二摻雜區(qū)分別位于該第二開口兩側(cè)的該基底中，且該柵極介電層還配置于該第二開口內(nèi)，而該半導(dǎo)體結(jié)構(gòu)還包括第二功函數(shù)金屬層，配置于該第二開口內(nèi)的該柵極介電層上。
11.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中該第二功函數(shù)金屬層還包括配置于該第一開口內(nèi)的該第一功函數(shù)金屬層上。
12.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中該基底中還包括形成有第一型摻雜阱與第二型摻雜阱，該多個(gè)第一摻雜區(qū)位于該第一型摻雜阱中，而該多個(gè)第二摻雜區(qū)位于該第二型慘雜講中。
13.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中該第一型摻雜阱為N型摻雜阱，該第二型摻雜阱為P型摻雜阱。
14.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu),其中該介電層包括多個(gè)間隙壁,分別位于該第一開口的兩側(cè)。
15.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極介電層還包括覆蓋該第一開口的側(cè)壁并延伸至該介電層上。
16.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該柵極介電層還包括界面層，配置于該高介電常數(shù)材料層與該基底之間。
17.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中該界面層的材料包括氧化物。
18.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該阻障層的材料包括金屬氮化物。
19.如權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，其中該阻障層的材料包括氮化鈦或氮化鉭。
全文摘要
本發(fā)明公開一種半導(dǎo)體結(jié)構(gòu)及其制造方法，該制造方法包括首先提供基底，且基底上已形成有具有第一開口與第二開口的介電層。第一開口與第二開口是暴露出部分的基底，而第一開口兩側(cè)的基底中已分別形成有第一摻雜區(qū)，第二開口兩側(cè)的基底中則分別形成有第二摻雜區(qū)。而且，第一開口與第二開口底部已覆蓋有柵極介電層。柵極介電層包括依序形成在基底上的高介電常數(shù)材料層與阻障層。接著，在第二開口內(nèi)的柵極介電層上形成犧牲層，然后再形成第一功函數(shù)金屬層覆蓋第一開口內(nèi)的柵極介電層以及第二開口內(nèi)的犧牲層。之后，移除第二開口內(nèi)的第一功函數(shù)金屬層與犧牲層。
文檔編號(hào)H01L21/8238GK102956556SQ20111024055
公開日2013年3月6日 申請(qǐng)日期2011年8月19日 優(yōu)先權(quán)日2011年8月19日
發(fā)明者廖端泉, 陳益坤, 朱曉忠 申請(qǐng)人:聯(lián)華電子股份有限公司