專利名稱：包括無源組件電容器的半導體器件及制造方法
技術領域：
本發(fā)明涉及半導體器件領域。
背景技術：
制作在多個位置包括嵌入封裝材料中的集成電路芯片的重構晶圓并對這些晶圓進行劃片以形成單獨半導體器件是已知的。然而，尤其是由于諸如當前所使用的電容器的形狀和電連接裝置，目前還不可能將這些電容器集成到晶圓中的芯片附近。

發(fā)明內容
提供一種用于制造半導體器件的方法。該方法包括在載體的接納表面的至少一個位置中布置至少一個集成電路芯片的電連接正面和包括由形成電容器的介電板分開的導電板的無源組件的正面；在所述接納表面上形成封裝材料層，以便在所述位置中獲得包括封裝塊的晶圓，所述芯片和所述無源組件嵌入所述封裝塊中，并且所述封裝層具有包括所述芯片的正面和所述無源組件的正面的正面；然后選擇性地將所述導電板中的至少一些導電板連接至所述芯片，使得所述電容器中的至少一些電容器連接至所述芯片。因此，可以預先制造具有簡單結構的無源組件，以將其集成到封裝塊中，然后當制作到芯片的電連接時，根據(jù)需要形成一個或多個電容器。該方法可以包括在所述晶圓的正面上形成至少一個前電連接走線。該方法可以包括在所述晶圓的背面上形成至少一個后電連接走線，并且形成通過所述晶圓的電連接通孔，并在所述晶圓的正面上形成前電連接走線，所述后走線和所述前走線通過所述電連接通孔連接。該方法可以包括將所述無源組件布置為使得所述板垂直于所述接納表面延伸， 然后選擇性地將所述導電板的至少一些平臺連接至所述芯片。該方法可以包括將所述無源組件布置為使得所述板平行于所述接納表面延伸。該方法可以包括在所述接納表面上布置具有介電板的無源組件，然后在該介電板的正面形成至少一個附加導電板，以便形成包括由該第一介電板分開的該導電板和相鄰導電板的所述電容器。還提供一種半導體器件，包括晶圓，具有正面，且包括具有電連接正面的至少一個集成電路芯片、具有正面且包括由用于形成電容器的介電板分開的導電板的至少一個無源組件、以及封裝塊，所述集成電路芯片和所述無源組件被嵌入所述封裝塊中，所述封裝塊
5的正面、所述集成電路芯片的正面和所述無源組件的正面形成所述晶圓的正面；以及電連接裝置，連接所述導電板中的至少一些導電板和所述集成電路芯片，這些電連接裝置形成在所述晶圓的正面上和/或所述晶圓的背面上，穿過所述封裝塊并且位于所述晶圓的正面上。所述無源組件可以包括垂直于所述晶圓的正面延伸的板，所述電連接裝置可以連接至所述導電板的平臺。所述板可以延伸至所述晶圓的厚度。所述無源組件可以包括平行于所述晶圓的正面延伸的板。所述無源組件可以包括與所述晶圓的正面相鄰的介電板，至少一個導電板形成在該介電板的正面上。


現(xiàn)在將以附圖中所示非限制性示例的形式描述半導體器件，附圖中圖1示出半導體器件的截面圖；圖2示出沒有表面層時圖1的半導體器件的正視圖；圖3示出圖1中半導體器件的無源組件的透視圖；圖4示出根據(jù)一個制造步驟的圖1中的半導體器件；圖5示出根據(jù)另一制造步驟的圖1中的半導體器件；圖6示出根據(jù)又一制造步驟的圖1中的半導體器件；圖7示出根據(jù)再一制造步驟的圖1中的半導體器件；圖8示出另一半導體器件的截面圖；圖9示出沒有表面層時圖8的半導體器件的正視圖；圖10示出圖8中半導體器件的無源組件的透視圖；圖11示出根據(jù)一個制造步驟的圖8中的半導體器件；圖12示出根據(jù)另一制造步驟的圖8中的半導體器件；圖13示出根據(jù)又一制造步驟的圖8中的半導體器件；并且圖14示出根據(jù)再一制造步驟的圖8中的半導體器件。
具體實施例方式圖1至圖3所示的半導體器件1包括具有平行的正面3和背面4的晶圓2。晶圓2包括其中嵌入有預先制造的集成電路芯片6和預先制造的無源組件7的介電封裝材料塊5，集成電路芯片6和無源組件7被布置為使得芯片6中形成有集成電路并且具有電連接焊盤的正面8、無源組件7的正面9和封裝塊5的正面10在形成晶圓2的正面 3的同一平面上，無源組件7被布置在距芯片6的側面一定距離處。因此，芯片6的正面8 和無源組件7的正面9未被封裝塊5覆蓋。無源組件7包括與晶圓2的正面3平行布置的多個疊置的板。根據(jù)所示的示例， 無源組件7在晶圓2的厚度方向上依次包括具有前述的面9的介電板11、導電板12、介電板13和導電板14，導電板12和14例如是金屬。板12完全覆蓋板11，板13不完全覆蓋板 12，并且板14完全覆蓋板13，在所示的示例中，導電板14遠離晶圓2的背面4。
6
在晶圓2的正面3上形成兩個導電前板15和16，導電前板15和16通過前電連接走線17和18連接至芯片6正面8上的電連接焊盤，導電板15和16位于介電板11的正面 9上，并且彼此遠離。導電前板15和16與前電連接走線17和18具有相同的厚度。在板12和14后面，和這些板12和14與晶圓2的背面4之間，在封裝塊5中提供孔19和20，孔19和20被導電材料填充，以形成電連接通孔21和22。根據(jù)一個變體，無源組件7可以具有與晶圓2相同的厚度。在這種情況下，可以省略電連接通孔22。在芯片6和無源組件7的側面，和晶圓2的正面3與背面4之間，在封裝塊5中提供孔23和24，孔23和24被導電材料填充，以形成電連接通孔25和26。在晶圓2的正面3上形成分別將通孔25和26連接至芯片6正面8上的電連接焊盤的前電連接走線27和28，并且在晶圓2的背面4上形成分別將通孔21和22連接至通孔 25和26的后電連接走線29和30。因此，無源組件7定義連接至芯片6的三個電容器，即包括由介電板11分開的導電板12和導電板15的第一電容器Cl、包括由介電板11分開的導電板12和導電板16的第二電容器C2以及由介電板13分開的導電板12和14的第三電容器C3。在晶圓2的正面3上提供介電層31，其覆蓋導電板15和16以及電連接走線17、 18,27和28，并且合并有允許芯片6正面8上的電連接焊盤和布置在層31正面上的外部電連接突起33進行選擇性連接的電連接網絡32。在晶圓2的背面4上提供保護介電層34，其覆蓋電連接走線29和30。半導體器件1可以通過適當?shù)夭捎梦㈦娮宇I域所使用的裝置以下列方式制作。如圖4所示，在載體37的接納表面36中的相鄰例如方形位置35中布置芯片6和無源組件7，它們的正面8和9面對接納表面36而布置，接納表面36例如是自粘合的。如圖5所示，在載體37的接納表面36上形成封裝層38，其中嵌入有芯片6和無源組件7，然后該層38被平坦化(level)或減薄到例如芯片6的背面，以便獲得分別在位置 35中形成支撐芯片6和無源組件7的封裝塊5的大重構晶圓39。接著，如圖6所示，分別在位置35中在封裝層38中制作孔19、20、23和24，并且孔分別被導電材料填充，以便在封裝塊5中分別形成通孔21、22、25和26。然后，如圖7中部分所示以及圖1更充分示出的，在晶圓2的正面3上制作層31， 分別在位置35中并且在相同的金屬化層面上在層31中合并導電板15和16、前電連接走線 17、18、27和28以及電連接網絡32?？梢栽诰A2的正面上直接形成中間介電層，然后，在該中間介電層上制作導電板15和16、前電連接走線17、18、27和28以及電連接網絡32，并且在需要進行電連接的地方穿過中間介電層。此外，電連接網絡32還可以包括若干個金屬層面。然后，在晶圓2的背面4上制作層34，分別在位置35中并且在相同的金屬化層面上在層34中合并后電連接走線39和30。然后，在前層31上布置電連接突起33。最后，例如通過劃片沿位置35的邊緣將所獲得的大晶圓39分為單個，以便獲得多個半導體器件1。緊隨以上所述的是，在與前電連接走線17和18同時制作導電前板15和16時，尤其是通過選擇這些板15和16的面積，定義了電容器Cl和C2的電容。當然，可以通過與用于電連接到芯片6的一條或多條走線同時在正面3上形成一個或多個導電板，來制作一個或多個電容器。另外，雖然提供了包括若干個電容器的預先制造的無源組件，但是根據(jù)所使用的芯片6以及與芯片6的操作和應用相關的需要的功能，僅會連接某些電容器。圖8至圖10所示的另一半導體器件50包括具有平行的正面52和背面53的晶圓 51。晶圓51包括其中嵌入有預先制造的集成電路芯片55和預先制造的無源組件56 的封裝材料塊54，集成電路芯片55和無源組件56被布置為使得芯片55的電連接正面57、 無源組件56的正面58和封裝塊5的正面59在由晶圓51的正面52形成的同一平面上，無源組件56被布置在距芯片55的側面一定距離處。無源組件56包括與晶圓51的正面52垂直放置的多個疊置的板。根據(jù)所示的示例，無源組件56包括由三個介電板64、65和66分開的四個平行的例如金屬的導電板60、 61,62和63，以便形成三個電容器CIO、Cll和C12。導電板60-63和介電板64-66被布置為具有形成無源組件56在晶圓51正面57 的平面中的面58的前平臺，以及位于晶圓51的背面53的平面中的對面背平臺，因此導電板60-63和介電板64-66在這些面對的平臺之間具有與晶圓51的厚度相對應的寬度。以示例方式，電容器C10-C12可以以下列方式連接至芯片55。例如，前電連接走線67、68和69可以形成在晶圓51的正面52上，以便通過延伸到導電板60、61和62的前平臺和芯片55的前焊盤將導電板60、61和62的前平臺連接至芯片55的前焊盤，使得電容器ClO和Cll分別通過前走線67和68以及前走線68和69連接至芯片55。此外，封裝塊54可以具有被形成電連接通孔71的材料填充的透孔70，前電連接走線72可能形成在晶圓51的正面52上，以便通過延伸到通孔71和芯片55的前焊盤上而連接通孔71和芯片55的前焊盤，并且后電連接走線73可能形成在晶圓51的背面53上，以便通過延伸到通孔71和導電板63的后平臺而連接通孔71和導電板63的后平臺，從而使得電容器C12通過通孔71、前電連接走線72和后電連接走線73連接至芯片55。在晶圓51的正面52上提供覆蓋無源組件56的正面以及前電連接線67_69和72 的介電層74，介電層74合并有允許芯片55正面57上的電連接焊盤和布置在層74正面上的外部電連接突起76進行選擇性連接的電連接網絡75。保護介電層77提供在晶圓51的背面53上，其覆蓋無源組件56的背面和后電連接走線73。半導體器件50可以以下列方式制作。如圖11所示，在載體80的接納表面79中的相鄰例如方形位置78中布置芯片55 和無源組件56，它們的正面57和58面對接納表面79而布置，接納表面79例如是自粘合的。如圖12所示，在載體80的接納表面79上形成封裝層81，其中嵌入有芯片55和無源組件56，然后該層81被平坦化或減薄，直到暴露無源組件56的背面，以便獲得分別在位置78中形成支撐芯片55和無源組件56的封裝塊54的大重構晶圓82。
接著，如圖13所示，分別在位置78中在封裝層81中制作孔70，并且該孔70填充有導電材料，以便分別在封裝塊54中形成通孔71。然后，如在圖14中部分地示出且在圖8中關于器件1更充分示出的，并且以與以上所述等同的方式，參考圖1和圖7，一方面，分別在位置78在介電前層74中制作前電連接走線67、68、69和72和網絡75，另一方面，在介電后層77中制作后電連接走線73。然后，在每個位置78中布置突起76。最后，例如通過劃片沿位置78的邊緣將所獲得的大晶圓82分為單個，以便獲得多個半導體器件50。在剛剛描述的兩個示例中，雖然提供了包括若干個電容器的預先制造的無源組件，但是根據(jù)所使用的芯片55以及與芯片55的操作和應用相關的需要的功能，僅會連接某些電容器。根據(jù)變體實施例，半導體器件可以包括無源組件，其中的某些電容器會串聯(lián)或并聯(lián)連接，以便創(chuàng)建連接至芯片的最終電容器。根據(jù)變體實施例，半導體器件可以包括無源組件，其中的電容器中至少之一會直接連接至外部電連接突起之一。根據(jù)變體實施例，半導體器件可以包括無源組件，其中的電容器中至少之一會直接連接至例如堆疊在背面的另一半導體器件。本發(fā)明不限于以上所述的示例。可以在不超出所附權利要求所限定的范圍的情況下得到多種其它變體實施例。
權利要求
1.一種用于制造半導體器件的方法，包括在載體的接納表面上的至少一個位置中布置至少一個集成電路芯片的電連接正面和包括用于形成電容器的至少一個導電板和介電板的至少一個無源組件的正面；在所述接納表面上形成封裝材料層，以便在所述位置中獲得包括封裝塊的晶圓，所述芯片和所述無源組件被嵌入所述封裝塊中，并且所述封裝塊具有包括所述芯片的正面和所述無源組件的正面的正面；然后選擇性地將所述至少一個導電板連接至所述芯片，使得所述電容器連接至所述芯片。
2.根據(jù)權利要求1所述的方法，包括在所述晶圓的正面上形成至少一條前電連接走線。
3.根據(jù)權利要求2所述的方法，包括在所述晶圓的背面上形成至少一條后電連接走線，并且形成穿過所述晶圓的電連接通孔，并在所述晶圓的正面上形成前電連接走線，所述后走線和所述前走線通過所述電連接通孔連接。
4.根據(jù)權利要求1所述的方法，包括將所述無源組件布置為使得所述至少一個導電板垂直于所述接納表面而延伸，然后選擇性地將所述至少一個導電板的邊緣連接至所述芯片。
5.根據(jù)權利要求1所述的方法，包括將所述無源組件布置為使得所述至少一個板平行于所述接納表面而延伸。
6.根據(jù)權利要求5所述的方法，包括在所述接納表面上布置具有介電板的所述無源組件，然后在該介電板的正面上形成至少一個附加導電板，以便形成包括由所述第一介電板分開的所述附加導電板和所述至少一個導電板的所述電容器。
7.一種半導體器件，包括晶圓，具有正面，且包括具有電連接正面的至少一個集成電路芯片、具有正面且包括用于形成電容器的介電板和至少一個導電板的至少一個無源組件，所述晶圓包括封裝塊，所述集成電路芯片和所述無源組件被嵌入到所述封裝塊中，所述封裝塊的正面、所述集成電路芯片的正面和所述無源組件的正面形成所述晶圓的正面；以及電連接，被配置為連接所述導電板中的至少一些導電板和所述集成電路芯片，這些電連接形成在所述晶圓的正面上和/或所述晶圓的背面上，穿過所述封裝塊并且位于所述晶圓的正面上。
8.根據(jù)權利要求7所述的器件，其中所述無源組件包括垂直于所述晶圓的正面延伸的所述至少一個導電板，所述電連接連接至所述導電板的邊緣。
9.根據(jù)權利要求8所述的器件，其中所述至少一個導電板延伸至所述晶圓的厚度。
10.根據(jù)權利要求7所述的器件，其中所述無源組件包括平行于所述晶圓的正面延伸的所述至少一個導電板。
11.根據(jù)權利要求10所述的器件，其中所述無源組件包括與所述晶圓的正面(3)相鄰的介電板，并且進一步包括形成在該介電板的正面上的附加導電板。
12.一種方法，包括在載體的接納表面上布置集成電路芯片的電連接正面；在所述載體的所述接納表面上與所述集成電路芯片相鄰地布置包括至少一個導電板和至少一個介電板的電容結構；提供圍繞所述集成電路芯片和所述電容結構的封裝材料層，所述封裝材料層具有與所述集成電路芯片的背面共面的背面；在所述集成電路芯片的電連接正面與所述電容結構的至少一個導電板之間形成電連接，所述電連接包括穿過所述封裝材料層的通孔和形成在所述封裝材料層的背面上的連接線。
13.根據(jù)權利要求12所述的方法，其中布置電容結構包括使所述至少一個導電板平行朝向所述載體的所述接納表面。
14.根據(jù)權利要求13所述的方法，其中形成電連接進一步包括在形成于所述封裝材料層的背面上的所述連接線與所述至少一個導電板之間穿過所述封裝材料層的另一通孔。
15.根據(jù)權利要求14所述的方法，進一步包括移除所述載體，所述集成電路芯片的電連接正面與所述封裝材料層的正面共面；在所述集成電路芯片的電連接正面與所述另一導電板之間形成另一導電板和另一電連接，所述另一電連接包括形成在所述封裝材料層的正面上的連接線。
16.根據(jù)權利要求12所述的方法，其中布置電容結構包括使所述至少一個導電板垂直朝向所述載體的所述接納表面。
17.根據(jù)權利要求16所述的方法，其中形成電連接進一步包括在形成于所述封裝材料層的背面上的所述連接線與所述至少一個導電板的邊緣之間制作電連接。
18.根據(jù)權利要求17所述的方法，其中所述電容結構包括垂直朝向所述載體的所述接納表面的另一導電板，進一步包括移除所述載體，所述集成電路芯片的電連接正面與所述封裝材料層的正面共面；在所述集成電路芯片的電連接正面與所述另一導電板之間形成另一電連接，所述另一電連接包括形成在所述封裝材料層的正面上的連接線。
19.根據(jù)權利要求18所述的方法，其中形成另一電連接進一步包括在形成于所述封裝材料層的正面上的所述連接線與所述至少一個導電板的邊緣之間制作電連接。
20.一種半導體器件，包括具有電連接正面以及背面的集成電路芯片；包括至少一個導電板和至少一個介電板的電容結構；圍繞所述集成電路芯片和所述電容結構的封裝材料層，所述封裝材料層具有與所述集成電路芯片的電連接正面共面的正面和與所述集成電路芯片的背面共面的背面；以及位于所述集成電路芯片的電連接正面與所述電容結構的至少一個導電板之間的電連接，所述電連接包括穿過所述封裝材料層的通孔和形成在所述封裝材料層的背面上的連接線。
21.根據(jù)權利要求20所述的器件，其中所述至少一個導電板平行朝向所述封裝材料層的正面和背面。
22.根據(jù)權利要求21所述的器件，其中所述集成電路芯片的電連接正面與所述電容結構的至少一個導電板之間的所述電連接包括在形成于所述封裝材料層的背面上的連接線與所述至少一個導電板之間穿過所述封裝材料層的另一通孔。
23.根據(jù)權利要求22所述的器件，其中所述電容結構進一步包括另一導電板，進一步包括在所述集成電路芯片的電連接正面與所述另一導電板之間的另一電連接，所述另一電連接包括形成在所述封裝材料層的正面上的連接線。
24.根據(jù)權利要求20所述的器件，其中所述至少一個導電板平行朝向所述封裝材料層的正面和背面。
25.根據(jù)權利要求24所述的器件，其中形成在所述封裝材料層的背面上的連接線連接至所述至少一個導電板的邊緣。
26.根據(jù)權利要求25所述的器件，其中所述電容結構包括垂直朝向所述載體的所述接納表面的另一導電板，進一步包括在所述集成電路芯片的電連接正面與所述另一導電板之間的另一電連接，所述另一電連接包括形成在所述封裝材料層的正面上的連接線。
27.根據(jù)權利要求26所述的器件，其中形成在所述封裝材料層的正面上的連接線連接至所述另一導電板的邊緣。
全文摘要
本發(fā)明涉及包括無源組件電容器的半導體器件及制造方法。一種半導體器件，包括具有正面和背面的晶圓。晶圓由具有與晶圓正面共面的電連接正面和與晶圓背面共面的背面的至少一個集成電路芯片形成。包括至少一個導電板和介電板的無源組件與集成電路芯片相鄰布置。封裝塊嵌入有集成電路芯片和無源組件，該塊具有與晶圓正面共面的正面和與晶圓背面共面的背面。在電連接正面與無源組件之間制作電連接。該電連接包括布置在晶圓正面和晶圓背面上的連接線。電連接進一步包括穿過封裝塊的至少一個通孔。
文檔編號H01L23/64GK102347282SQ20111021202
公開日2012年2月8日 申請日期2011年7月27日 優(yōu)先權日2010年7月27日
發(fā)明者伊馮·因布斯, 洛朗·馬雷夏爾, 羅曼·科菲 申請人:St微電子(格勒諾布爾2)有限公司