專利名稱：具有應(yīng)力減小互連的3d集成微電子組件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝，且更具體而言，涉及ー種3D集成封裝，其中半導(dǎo)體器件封裝安裝在另一半導(dǎo)體器件封裝上。
背景技術(shù)：
半導(dǎo)體器件的趨勢(shì)是封裝在較小封裝(其在提供芯片外信令連接性時(shí)保護(hù)芯片)中的較小集成電路(IC)器件(也稱為芯片)。使用相關(guān)芯片器件(例如，圖像傳感器及其處理器)，實(shí)現(xiàn)尺寸減小的ー種方式是將兩個(gè)器件均形成為相同IC芯片的一部分(S卩，將它們集成到單個(gè)集成電路器件中)。然而，這引起可能不利地影響操作、成本和產(chǎn)量的很多復(fù)雜制造問(wèn)題。用于組合相關(guān)芯片器件的另ー種技術(shù)是3D IC封裝，其通過(guò)在單個(gè)封裝內(nèi)部堆疊分離的芯片或?qū)⒁粋€(gè)芯片封裝堆疊在另ー芯片封裝上而節(jié)省空間。
3D封裝可以導(dǎo)致增加的密度和較小的形狀因子、較好的電性能(因?yàn)檩^短的互連長(zhǎng)度，這允許増加的器件速度和較低的功耗)、較好的異構(gòu)集成(即，集成諸如圖像傳感器及其處理器這樣的不同功能層)以及較低的成本。然而，用于微電子封裝的3D集成也面臨著挑戰(zhàn)，諸如3D處理基礎(chǔ)設(shè)施和可維持供應(yīng)鏈的高成本。包括先通孔(Via-First)、后通孔(Via-Last)和中通孔(Viaiiddle)I藝的用于形成穿硅通孔(TSV)的現(xiàn)有3D IC封裝技術(shù)利用本質(zhì)上復(fù)雜且昂貴的半導(dǎo)體光刻エ藝。因此，世界上很少公司可以付得起毎年的CMOS R&D中的幾十億美元來(lái)保持步伐。此夕卜，IC封裝之間的互連可能由于制造和安裝期間招致的應(yīng)カ以及在操作期間招致的熱或振動(dòng)應(yīng)カ而失敗。需要一種補(bǔ)充的、成本有效的TSV解決方案，其通過(guò)堆疊和垂直互連多個(gè)芯片來(lái)實(shí)現(xiàn)分離但緊密耦合的圖像處理器(實(shí)現(xiàn)圖像傳感器上的像素陣列區(qū)域最大化)的使用且實(shí)現(xiàn)直接存儲(chǔ)器訪問(wèn)。

發(fā)明內(nèi)容
本發(fā)明是ー種提供用于封裝/包封IC器件的新穎3D集成封裝的微電子組件，且實(shí)現(xiàn)諸如圖像傳感器及其處理器這樣的多個(gè)相關(guān)但不同的IC器件的3D集成。微電子組件包含第一和第二微電子元件。第一微電子元件包括具有第一和第二相對(duì)表面的基板、半導(dǎo)體器件以及位于第一表面處的電耦合到半導(dǎo)體器件的導(dǎo)電焊盤。第二微電子元件包括具有第一和第二相對(duì)表面的裝卸器(handler)、第二半導(dǎo)體器件以及位于裝卸器第一表面處的電耦合到第二半導(dǎo)體器件的導(dǎo)電焊盤。第一和第二微電子元件彼此集成，使得第二表面彼此面對(duì)。第一微電子兀件包括導(dǎo)電兀件，姆個(gè)導(dǎo)電兀件均從第一微電子元件的導(dǎo)電焊盤之一延伸且通過(guò)基板到達(dá)第二表面。第二微電子元件包括導(dǎo)電元件，每個(gè)導(dǎo)電元件均在裝卸器的第一和第二表面之間延伸。第一微電子元件的導(dǎo)電元件中的每ー個(gè)電耦合到第二微電子元件的導(dǎo)電元件中的至少ー個(gè)。形成微電子組件的方法包含提供第一和第二微電子元件。第一微電子元件包括具有第一和第二相對(duì)表面的基板、半導(dǎo)體器件以及位于第一表面處的電耦合到半導(dǎo)體器件的導(dǎo)電焊盤。第二微電子元件包括具有第一和第二相對(duì)表面的裝卸器、第二半導(dǎo)體器件以及位于裝卸器第一表面處的電耦合到第二半導(dǎo)體器件的導(dǎo)電焊盤。該方法還包含形成導(dǎo)電元件，每個(gè)導(dǎo)電元件均從第一微電子元件的導(dǎo)電焊盤之一延伸且通過(guò)基板到達(dá)第二表面；形成導(dǎo)電元件，每個(gè)導(dǎo)電元件均在裝卸器的第一和第二表面之間延伸；以及彼此集成第一和第二微電子元件，使得第二表面彼此面對(duì)且使得第一微電子元件的導(dǎo)電元件中的每一個(gè)電耦合到第二微電子元件的導(dǎo)電元件中的至少一個(gè)。本發(fā)明的其他目的和特征將通過(guò)說(shuō)明書、權(quán)利要求書和附圖的研究而變得顯見(jiàn)。


圖1-10是順序地示出在形成第一封裝結(jié)構(gòu)中的封裝結(jié)構(gòu)的處理中的步驟的半導(dǎo)體封裝結(jié)構(gòu)的剖面?zhèn)纫晥D。圖11-17是順序地示出在形成第二封裝結(jié)構(gòu)中的封裝結(jié)構(gòu)的處理中的步驟的半導(dǎo)體封裝結(jié)構(gòu)的剖面?zhèn)纫晥D。圖18是安裝到第一封裝結(jié)構(gòu)的第二封裝結(jié)構(gòu)的剖面?zhèn)纫晥D。
具體實(shí)施例方式本發(fā)明是對(duì)于封裝/包封IC器件而言理想的晶片級(jí)3D IC集成封裝解決方案，且實(shí)現(xiàn)諸如圖像傳感器及其處理器這樣的多個(gè)相關(guān)IC器件的3D集成。在下文中，首先關(guān)于形成用于第一 IC器件的第一封裝、然后用于第二 IC封裝的第二封裝、然后集成兩個(gè)封裝以形成集成兩個(gè)IC器件的微電子組件來(lái)描述3D集成封裝的形成。圖1-10示出第一封裝I的形成。第一封裝形成工藝開(kāi)始于如圖I中所示的晶體裝卸器10。非限制性示例包括具有約600Mm的厚度的晶體的裝卸器。如圖2所示，在裝卸器中形成腔體12。腔體12可以通過(guò)使用激光、等離子體蝕刻工藝、噴砂工藝、機(jī)械研磨工藝或任意其他類似的方法來(lái)形成。優(yōu)選地，腔體12通過(guò)光刻等離子體蝕刻來(lái)形成，該光刻等離子體蝕刻包括在裝卸器10上形成光致抗蝕劑層、對(duì)光致抗蝕劑層圖案化以露出裝卸器10的選擇部分以及然后執(zhí)行等離子體蝕刻工藝(例如，使用SF6等離子體)以去除裝卸器10的露出部分以形成腔體12。優(yōu)選地，腔體不延伸超過(guò)晶體厚度的3/4，或至少在腔體的底部保留約50Mm的最小厚度。等離子體蝕刻可以是各向異性的、錐形的、各向同性的或其組合。然后形成通過(guò)裝卸器10的厚度、與腔體12相鄰但是與腔體12連通的貫通孔(通孔)14?？?4可以使用激光、等離子體蝕刻工藝、噴砂工藝、機(jī)械研磨工藝或任意類似方法來(lái)形成。優(yōu)選地，貫通孔14以與形成腔體12的類似方式通過(guò)等離子體蝕刻來(lái)形成(除了孔14完全通過(guò)晶體裝卸器10的厚度延伸)。等離子體硅蝕刻(例如，各向異性的、錐形的、各向同性的或其組合)允許通孔剖面的各種形狀。優(yōu)選地，孔14的剖面是錐形的，其中在形成腔體12所通過(guò)的表面處具有較大的尺寸。優(yōu)選地，最小孔直徑約為25ΜΠ1，且壁相對(duì)于與形成孔14所通過(guò)的晶體裝卸器的表面垂直的方向的角度介于5°和35°之間，使得孔在晶體裝卸器10的一個(gè)表面處具有比在另一表面處更小的剖面尺寸。如圖4中所示，使用旋涂工藝、噴涂工藝、點(diǎn)膠工藝、電化學(xué)沉積工藝、層壓工藝或任意其他類似方法，貫通孔14然后被填充以柔性(compliant)電介質(zhì)材料16。柔性電介質(zhì)是在所有三個(gè)正交方向上呈現(xiàn)柔性且可以適應(yīng)硅Γ2. 6 ppm/° C)和銅Γ 7ρρπι/° C)互連之間的熱膨脹系數(shù)(CTE)失配的相對(duì)軟的材料(例如，阻焊劑)。柔性電介質(zhì)材料16優(yōu)選地是諸如BCB (苯并環(huán)丁烯)、阻焊劑、阻焊膜或BT環(huán)氧樹(shù)脂的聚合物。然后形成通過(guò)電介質(zhì)材料16的貫通孔18?？?8可以通過(guò)使用用于較大尺寸的孔18的CO2激光(例如，約70Mm的斑點(diǎn)尺寸)或用于較小尺寸的孔18 (例如，直徑小于50Mm)的UV激光(例如，在355nm的波長(zhǎng)下約20Mm的斑點(diǎn)尺寸)來(lái)形成?？梢允褂妹}沖長(zhǎng)度小于140ns的介于10和50kHz之間的激光脈沖頻率。貫通孔18的側(cè)壁然后被金屬化(即，被金屬化層20覆蓋)。金屬化工藝優(yōu)選地開(kāi)始于用于去除涂污在貫通孔18的內(nèi)壁上的任意樹(shù)脂(由鉆通諸如環(huán)氧、聚酰亞胺、氰酸酯樹(shù)脂等的電介質(zhì)材料導(dǎo)致)的除污工藝。該工藝涉及使用Y - 丁內(nèi)酯和水的混合物接觸樹(shù)脂涂污以軟化樹(shù)脂涂污，接著是用堿性高錳酸鹽溶液處理以去除軟化的樹(shù)脂以及用水合酸性中和劑處理以中和并去除高錳酸鹽殘留。在除污處理之后，初始導(dǎo)電金屬化層20通過(guò)化學(xué)鍍銅來(lái)形成，接著被光刻回蝕，使得在孔18的兩端，金屬化層沿著電介質(zhì)16遠(yuǎn)離孔18延伸短距離(例如，25ΜΠ1或更長(zhǎng))(但是不遠(yuǎn)至與晶體10形成電接觸)。通過(guò)來(lái)自表面粗糙度的固著效果而在電鍍界面處獲得粘合。所得到的結(jié)構(gòu)在圖5中示出。 然后在裝卸器的不包含腔體22的開(kāi)孔的表面上形成電介質(zhì)層22。優(yōu)選地，這通過(guò)使用旋涂工藝或噴涂工藝在裝卸器表面上施加光可成像的電介質(zhì)而完成。光刻工藝(即，UV曝光、選擇性材料去除)然后用于選擇性地去除在貫通孔18和金屬化層20的水平部分之上的電介質(zhì)22的部分(并且因此露出)。金屬層然后被濺射在電介質(zhì)層22上方。光刻工藝(即，抗蝕劑層沉積、通過(guò)掩模的UV曝光、抗蝕劑的選擇部分的去除以露出金屬層的選擇部分、金屬蝕刻以及光致抗蝕劑去除)用于選擇性地去除金屬層的部分，留下沉積在貫通孔18上且與金屬化層20電接觸的金屬焊盤24。所得到的結(jié)構(gòu)在圖6中示出。盡管沒(méi)有示出，金屬焊盤24的中心可以具有通過(guò)那里與貫通孔18對(duì)準(zhǔn)的小孔。如圖7所示，IC芯片26被插入到腔體12中。IC芯片26包括集成電路(B卩，半導(dǎo)體器件)27。IC芯片26通過(guò)電介質(zhì)絕緣層28而與裝卸器10絕緣。IC芯片26的插入和絕緣層28的形成可以以若干方式執(zhí)行。一種方式是在插入裸IC芯片26之前在腔體12的壁上形成絕緣層28 (例如通過(guò)噴涂環(huán)氧、通過(guò)電化學(xué)沉積等)。第二種方式是在芯片26被插入到腔體12之前在IC芯片26的背面上形成絕緣層28。第三種方式是在芯片插入之前在腔體壁和IC芯片背面上均形成絕緣層，其中兩個(gè)絕緣層在芯片插入時(shí)接合在一起以形成絕緣層28。IC芯片26包括在其底面上露出的接合焊盤30。然后在在腔體12內(nèi)包封了 IC芯片26的結(jié)構(gòu)上形成包封絕緣層32。優(yōu)選地，層32使用光可成像的電介質(zhì)(例如，阻焊劑)來(lái)形成。該層被預(yù)固化以部分去除溶劑，因此表面不粘。然后執(zhí)行光刻步驟(即通過(guò)掩模的UV曝光)，在此之后，絕緣層32的選擇部分被去除以露出IC芯片接合焊盤30和延伸出貫通孔18的金屬化層20。然后執(zhí)行后固化以增加層32的表面硬度。然后在絕緣層32上方沉積金屬層(例如，通過(guò)金屬濺射，接著是光可成像的抗蝕劑層的沉積)。然后執(zhí)行光刻步驟(即，通過(guò)掩模的UV曝光和選擇性抗蝕劑層去除)，接著是通過(guò)光致抗蝕劑去除而露出的那些部分的選擇性金屬蝕刻，留下與IC芯片接合焊盤30電接觸的金屬扇出和扇入接合焊盤34，且留下與延伸出貫通孔18的金屬化層20電接觸的互連接合焊盤36。此處也可以發(fā)生接合焊盤34/36的金屬電鍍。所得到的結(jié)構(gòu)在圖8中示出(在光致抗蝕劑去除之后)。
包封絕緣層38然后在絕緣層32和接合焊盤34/36上方形成，接著是選擇性回蝕以露出接合焊盤34/36。選擇性回蝕可以通過(guò)光刻エ藝執(zhí)行以選擇性地去除接合焊盤34/36上方的層38的那些部分。然后使用焊接合金的絲網(wǎng)印刷工藝或通過(guò)植球エ藝或通過(guò)電鍍エ藝在接合焊盤34/36上形成BGA互連40。BGA (球柵陣列)互連是通常通過(guò)焊接或部分熔融金屬球到接合焊盤上形成的用干與對(duì)等導(dǎo)體形成物理和電接觸的圓形導(dǎo)體。所得的結(jié)構(gòu)在圖9中示出。然后在絕緣層22上方沉積金屬層(例如，通過(guò)金屬濺射，接著是光可成像的抗蝕劑層的沉積)。然后執(zhí)行光刻步驟(即，通過(guò)掩模的UV曝光和選擇性抗蝕劑層去除)，接著是通過(guò)光致抗蝕劑去除而露出的那些部分的選擇性金屬蝕刻，留下與金屬焊盤24電接觸的金屬扇出和扇入接合焊盤52。此處也可發(fā)生接合焊盤52的金屬電鍍。然后絕緣層54在絕緣層22和接合焊盤52上方形成，接著是選擇性回蝕以露出接合焊盤52的選擇部分。選擇性回蝕可以通過(guò)光刻エ藝執(zhí)行以選擇性地去除接合焊盤52的選擇部分上方的層54的那些部分。所得到的結(jié)構(gòu)是圖10中所示的微電子器件(在光致抗蝕劑去除之后)。 圖11-17示出第二封裝的形成。如圖11所示，第二封裝形成エ藝開(kāi)始于諸如例如聚合物片60的柔性支持結(jié)構(gòu)。非限制性示例可以包括具有約IOOMffl的厚度的聚合物片。如圖12所示，形成通過(guò)聚合物片支持結(jié)構(gòu)60的孔62?？?2可以通過(guò)使用激光、等離子體蝕刻エ藝、噴砂エ藝、機(jī)械研磨エ藝或任意類似的方法來(lái)形成。優(yōu)選地，孔62通過(guò)激光形成。如圖13所示，諸如透明玻璃晶片這樣的透明保護(hù)層64附接到柔性聚合物片60，其中它覆蓋孔62。優(yōu)選地，保護(hù)層64至少為IOOMffl厚。如圖14中所示，柔性片和保護(hù)層60/64然后被附接到第二 IC芯片66。在圖14的示例性實(shí)施例中，IC芯片66是圖像傳感器，其包括基板68、像素傳感器陣列70、像素傳感器70上方的濾色片和微透鏡陣列72以及電耦合到像素傳感器70以用于從像素傳感器提供輸出電信號(hào)的接合焊盤74。在基板/蓋子60/64的附接之后，可以執(zhí)行可選的硅基板68的減薄，優(yōu)選地留下厚度至少為50Mm的基板68。以與上面關(guān)于通過(guò)裝卸器10形成電互連所描述類似的方式在硅68中形成電互連。具體而言，如圖15中所示，在基板68的底面中形成孔76，直到它們到達(dá)和露出接合焊盤74。孔76可以使用激光、等離子體蝕刻エ藝、噴砂エ藝、機(jī)械研磨エ藝或任意類似的方法來(lái)形成。優(yōu)選地，孔76通過(guò)等離子體蝕刻(例如，各向異性、錐形、各向同性或其組合)形成，其允許孔剖面的各種形狀。優(yōu)選地，孔76的剖面是錐形的，在制備孔76所通過(guò)的表面處具有較大尺寸而在接合焊盤74處具有較小尺寸。優(yōu)選地，接合焊盤74的最小孔直徑約為IOMm,且壁相對(duì)于與形成孔76所通過(guò)的娃68的表面垂直的方向的角度介于5°和35°之間。如圖16中所示，使用旋涂エ藝、噴涂エ藝、點(diǎn)膠エ藝、電化學(xué)沉積エ藝、層壓エ藝或任意其他類似方法來(lái)形成覆蓋基板68的底面和填充孔76的柔性電介質(zhì)材料78層。柔性電介質(zhì)材料78優(yōu)選地是諸如BCB (苯并環(huán)丁烯)、阻焊劑、阻焊膜、BT環(huán)氧樹(shù)脂或環(huán)氧丙烯酸酯的聚合物。然后如圖16中所示，形成通過(guò)電介質(zhì)材料78的孔80?？?0通過(guò)使用用于較大尺寸孔80的CO2激光(例如，約70Mm的斑點(diǎn)尺寸)或用于較小尺寸(例如,直徑小于50Mm)孔80的UV激光(例如，在355nm的波長(zhǎng)下約20Mm的斑點(diǎn)尺寸)形成?？梢允褂妹}沖長(zhǎng)度小于140ns的介于10和50kHz之間的激光脈沖頻率?？?0的側(cè)壁然后被金屬化(即，覆蓋有金屬化層82)，形成與接合焊盤74的電接觸。金屬化工藝優(yōu)選地開(kāi)始于用于去除涂污在孔80的內(nèi)壁上的任意樹(shù)脂(鉆通諸如環(huán)氧、聚酰亞胺、氰酸酯樹(shù)脂等的電介質(zhì)材料導(dǎo)致)的除污工藝。該工藝涉及使用Y-丁內(nèi)酯和水的混合物來(lái)接觸樹(shù)脂涂污以軟化樹(shù)脂涂污，接著是用堿性高錳酸鹽溶液處理以去除軟化的樹(shù)脂以及用水合酸性中和劑處理以中和并去除高錳酸鹽殘留。在除污處理之后，初始導(dǎo)電金屬化層82通過(guò)化學(xué)鍍銅形成，接著是光刻回蝕，使得金屬化層沿著電介質(zhì)78遠(yuǎn)離孔80延伸短距離。通過(guò)來(lái)自表面粗糙度的固著效果而在電鍍界面出獲得粘合。所得到的結(jié)構(gòu)在圖16中示出。然后在絕緣層78上形成金屬層(例如，通過(guò)金屬濺射，接著是光可成像的抗蝕劑層的沉積)。然后執(zhí)行光刻步驟(即，通過(guò)掩模的UV曝光和選擇性抗蝕劑層去除)，接著是通過(guò)光致抗蝕劑去除而露出的那些部分的選擇性金屬蝕刻，留下與從孔80延伸的金屬化層82電接觸的金屬接合焊盤84。此處也可以發(fā)生接合焊盤84的金屬電鍍。絕緣層86然后在絕緣層78和接合焊盤84上方形成，接著是選擇性回蝕以露出接合焊盤84。選擇性回蝕可以通過(guò)光刻工藝執(zhí)行以選擇性地去除接合焊盤84上方的層86的那些部分。然后使用焊·接合金的絲網(wǎng)印刷工藝或通過(guò)植球工藝或通過(guò)電鍍工藝而在接合焊盤84上形成BGA互連88。BGA (球柵陣列)互連是通常通過(guò)焊接或部分熔融金屬球到接合焊盤上形成的用于與對(duì)等導(dǎo)體形成物理和電接觸的圓形導(dǎo)體。所得到的結(jié)構(gòu)是圖17中示出的微電子器件。然后，如圖18中所示，第二封裝2被集成(S卩，機(jī)械附接或安裝)到第一封裝1，其中第二封裝2的BGA互連88接觸且形成與第一封裝I的接合焊盤52的電連接。集成可以使用常規(guī)拾放或管芯附接裝置來(lái)執(zhí)行。優(yōu)選地，這在加熱環(huán)境中執(zhí)行，使得BGA互連88與封裝I和2均接合(且在其間形成牢固的電連接)。所得到的結(jié)構(gòu)是一對(duì)彼此附接的微電子器件，其中在它們彼此背對(duì)的相應(yīng)表面(向外面對(duì)的表面)上具有接合焊盤。微電子器件之一的接合焊盤耦合到另一微電子器件的向外面對(duì)的表面上的接合焊盤(經(jīng)由通過(guò)第一微電子器件延伸的導(dǎo)電元件和通過(guò)第二微電子器件延伸的導(dǎo)電元件)，使得另一微電子器件的向外面對(duì)的表面上的接合焊盤從兩個(gè)微電子器件提供信號(hào)。上面描述且在附圖中示出的IC封裝技術(shù)及其制造方法具有若干優(yōu)點(diǎn)。首先，硅基IC芯片26容放在裝卸器10內(nèi)，該裝卸器10提供IC芯片26的機(jī)械和環(huán)境保護(hù)。其次，利用用于將IC芯片26固定在裝卸器10內(nèi)的柔性電介質(zhì)材料28減小了可能不利影響二者的熱和機(jī)械應(yīng)力。第三，使用具有用于封裝IC芯片26的扇出和扇入焊盤的裝卸器結(jié)構(gòu)(其可以在插入到封裝10之前單獨(dú)測(cè)試和驗(yàn)證)，增強(qiáng)了可靠性和產(chǎn)量。第四，在裝卸器10的共同表面上提供兩個(gè)芯片的電連接以用于高效的信號(hào)耦合和連接。第五，利用用于層32的晶片級(jí)電介質(zhì)層疊在很寬的頻率范圍上提供低阻抗。該阻抗可以與現(xiàn)有噴涂和旋涂電介質(zhì)具有相同或更低的數(shù)量級(jí)。這些超薄電介質(zhì)層疊還提供抑制關(guān)于電源和接地面的噪聲的優(yōu)點(diǎn)且對(duì)于在未來(lái)高速數(shù)字設(shè)計(jì)中實(shí)現(xiàn)可接受電性能而言將是重要的。通過(guò)孔18形成的貫通聚合物互連還具有很多優(yōu)點(diǎn)。首先，這些互連是可靠地將電信號(hào)從封裝2通過(guò)裝卸器結(jié)構(gòu)10重新路由到包含用于IC芯片26的電接觸的裝卸器結(jié)構(gòu)10的相同側(cè)的導(dǎo)電元件。其次，通過(guò)形成具有斜面的貫通孔14的壁，減小在晶體上潛在地?fù)p害性誘生應(yīng)力，該誘生應(yīng)力可能來(lái)自于90度拐角。第三，孔14的傾斜側(cè)壁還意味著不存在可能導(dǎo)致與電介質(zhì)材料16 —起形成的縫隙的負(fù)角度區(qū)域。第四，通過(guò)先形成絕緣材料16，然后在其上形成金屬化層20，向裝卸器10的晶體結(jié)構(gòu)的金屬擴(kuò)散得以避免。第五，使用電鍍エ藝形成金屬層20優(yōu)于諸如濺射沉積之類的其它金屬化技木，因?yàn)殡婂儱ㄋ嚫粌A向于損害絕緣材料16。第六，使用柔性絕緣材料16來(lái)形成孔18的側(cè)壁是更加可靠的。最后，使用激光鉆通聚合物、除污以及金屬電鍍的貫通聚合物互連的創(chuàng)建比使用半導(dǎo)體濺射和金屬沉積エ藝更便宜。通過(guò)孔80形成的貫通聚合物互連提供與通過(guò)孔18形成的上述那些相同的優(yōu)點(diǎn)(即，將電信號(hào)從接合焊盤74路由通過(guò)基板68的導(dǎo)電元件，用于經(jīng)由接合焊盤84電耦合到接合焊盤52)。另外，假定使用柔性材料16和78，則通過(guò)孔 18和80形成的貫通聚合物互連吸收否則可能損害周圍結(jié)構(gòu)的應(yīng)力。通過(guò)使得孔80中的互連在接合焊盤74處終止、通過(guò)在接合焊盤80上方具有柔性基板且通過(guò)使用用于絕緣層86的柔性材料，附加應(yīng)力被吸收。上述封裝配置理想地用于(但不必限制干)IC芯片66是圖像傳感器且IC芯片26是用于處理來(lái)自圖像傳感器的信號(hào)的處理器的上下文且在該上下文中被描述。圖像傳感器是包括集成電路的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件，該集成電路含有像素傳感器陣列，每個(gè)像素包含光電檢測(cè)器以及優(yōu)選地其自己的有源放大器。每個(gè)像素傳感器將光能轉(zhuǎn)換成電壓信號(hào)?？梢栽谛酒习ǜ郊与娐芬詫㈦妷恨D(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。圖像處理芯片包含(一個(gè)或多個(gè))硬件處理器和軟件算法的組合。圖像處理器收集來(lái)自各個(gè)像素傳感器的亮度和色度信息且使用它來(lái)計(jì)算/插值對(duì)于每個(gè)像素的正確的顏色和亮度值。圖像處理器估算給定像素的顔色和亮度數(shù)據(jù)，將它們與來(lái)自相鄰像素的數(shù)據(jù)進(jìn)行比較且然后使用去馬賽克算法以從不完整的顏色樣品重構(gòu)全色圖像且產(chǎn)生用于該像素的適當(dāng)亮度值。圖像處理器還評(píng)估完整圖片且校正銳度并減小圖像的噪聲。圖像傳感器的演變導(dǎo)致圖像傳感器中的日益更高的像素計(jì)數(shù)以及諸如自動(dòng)聚焦、縮放和紅眼消除、人臉跟蹤等的附加照相機(jī)功能性，這要求可以以更高速度操作的更強(qiáng)大的圖像傳感器處理器。攝影師不希望在他們可以實(shí)施拍攝之前等待照相機(jī)的圖像處理器完成其工作，他們甚至不希望告知某些處理正在照相機(jī)內(nèi)部進(jìn)行。因此，圖像處理器必須優(yōu)化以在相同甚至更短的時(shí)間周期內(nèi)處理更多的數(shù)據(jù)。要注意，本發(fā)明不限于上面描述和此處示出的(ー個(gè)或多個(gè))實(shí)施例，而是涵蓋落在所附權(quán)利要求的范圍內(nèi)的任意和所有變型。例如，此處對(duì)于本發(fā)明的引用并不g在限制任意權(quán)利要求或權(quán)利要求術(shù)語(yǔ)的范圍，而是相反僅引用可以被ー個(gè)或多個(gè)權(quán)利要求覆蓋的ー個(gè)或多個(gè)特征。上述的材料、エ藝和數(shù)值示例僅是示例性的，且不應(yīng)認(rèn)為限制了權(quán)利要求。而且，從權(quán)利要求和說(shuō)明書顯見(jiàn)，并不是所有方法步驟必須以示出或要求保護(hù)的確切順序執(zhí)行，而是以允許本發(fā)明的IC封裝的適當(dāng)形成的任意順序單獨(dú)或同時(shí)執(zhí)行。單層材料可以形成為這種或類似材料的多層，且反之亦然。盡管在IC芯片26是圖像傳感器處理器且IC芯片66是圖像傳感器的上下文中公開(kāi)了本發(fā)明的封裝配置，但是本發(fā)明不必限制于那些IC芯片。應(yīng)當(dāng)注意，如此使用的術(shù)語(yǔ)“上方”和“上”均包括性包括“直接位干…上”(沒(méi)有布置于其間的中間材料、元件或空間)和“間接位干…上”(有布置于其間的中間材料、元件或空間)。同樣，術(shù)語(yǔ)“相鄰”包括“直接相鄰”(沒(méi)有布置于其間的中間材料、元件或空間)和“間接相鄰”(有布置于其間的中間材料、元件或空間)，“安裝到”包括“直接安裝到”(沒(méi)有布置于其間的中間材料、元件或空間)和“間接安裝到”(有布置于其間的中間材料、元件或空間)，且“電耦合”包括“直接電偶合到”(其間沒(méi)有把元件電連接在一起的中間材料或元件)和“間接電耦合到”(其間有把元件電連接在一起的中間材料或元件)。例 如，“在基板上方”形成元件可以包括直接在基板上形成元件，其間沒(méi)有中間材料/元件，也可以在基板上間接形成元件，其間具有一個(gè)或多個(gè)中間材料/元件。
權(quán)利要求
1.ー種微電子組件，包含 第一微電子元件，包含 具有第一和第二相對(duì)表面的基板，半導(dǎo)體器件，以及 位于第一表面處的電耦合到半導(dǎo)體器件的導(dǎo)電焊盤； 第二微電子兀件，包含 具有第一和第二相對(duì)表面的裝卸器，第二半導(dǎo)體器件，以及 位于裝卸器第一表面處的電耦合到第二半導(dǎo)體器件的導(dǎo)電焊盤； 第一和第二微電子元件彼此集成，使得第二表面彼此面對(duì)； 第一微電子元件包括導(dǎo)電元件，每個(gè)導(dǎo)電元件均從第一微電子元件的導(dǎo)電焊盤之一延伸且通過(guò)基板到達(dá)第二表面； 第二微電子元件包括導(dǎo)電元件，每個(gè)導(dǎo)電元件均在裝卸器的第一和第二表面之間延伸；并且 第一微電子元件的導(dǎo)電元件中的每ー個(gè)電耦合到該第二微電子元件的導(dǎo)電元件中的至少ー個(gè)。
2.根據(jù)權(quán)利要求I所述的微電子組件，其中第一微電子元件的半導(dǎo)體器件在基板上形成。
3.根據(jù)權(quán)利要求I所述的微電子組件，其中第一微電子元件的導(dǎo)電元件中的每ー個(gè)包含 在基板中形成的孔，其側(cè)壁從基板的第二表面延伸到第一微電子元件的導(dǎo)電焊盤之 沿著側(cè)壁布置的柔性電介質(zhì)材料；以及 導(dǎo)電材料，沿著柔性電介質(zhì)材料布置且在基板的第二表面和第一微電子元件的ー個(gè)導(dǎo)電焊盤之間延伸。
4.根據(jù)權(quán)利要求3所述的微電子組件，其中柔性電介質(zhì)材料包括聚合物。
5.根據(jù)權(quán)利要求3所述的微電子組件，其中對(duì)于第一微電子元件的導(dǎo)電元件中的每ー個(gè)，孔是錐形的，使得孔在ー個(gè)導(dǎo)電焊盤處比在基板的第二表面處具有更小的剖面尺寸。
6.根據(jù)權(quán)利要求3所述的微電子組件，其中對(duì)于第一微電子元件的導(dǎo)電元件中的每ー個(gè)，側(cè)壁相對(duì)于與基板的第一和第二表面垂直的方向在5°和35°之間的方向上延伸。
7.根據(jù)權(quán)利要求I所述的微電子組件，其中第二微電子元件還包含 在裝卸器中形成的腔體，其中第二微電子元件的半導(dǎo)體器件布置在該腔體中。
8.根據(jù)權(quán)利要求I所述的微電子組件，其中第二微電子元件的半導(dǎo)體器件在布置在腔體中的基板上形成。
9.根據(jù)權(quán)利要求I所述的微電子組件，其中第二微電子元件的導(dǎo)電元件中的每ー個(gè)包含 在裝卸器中形成的孔，其側(cè)壁在裝卸器的第一和第二表面之間延伸； 沿著側(cè)壁布置的柔性電介質(zhì)材料；以及 導(dǎo)電材料，沿著柔性電介質(zhì)材料布置且在裝卸器的第一和第二表面之間延伸。
10.根據(jù)權(quán)利要求9所述的微電子組件，其中柔性電介質(zhì)材料包括聚合物。
11.根據(jù)權(quán)利要求9所述的微電子組件，其中對(duì)于第二微電子元件的導(dǎo)電元件中的每一個(gè)，孔是錐形的，使得孔在裝卸器的第二表面處比在第一表面處具有更小的剖面尺寸。
12.根據(jù)權(quán)利要求9所述的微電子組件，其中對(duì)于第二微電子元件的導(dǎo)電元件中的每一個(gè)，側(cè)壁相對(duì)于與裝卸器的第一和第二表面垂直的方向在5°和35°之間的方向上延伸。
13.根據(jù)權(quán)利要求I所述的微電子組件，其中第一微電子組件的半導(dǎo)體器件是圖像傳感器且第二微電子組件的半導(dǎo)體器件是用于處理來(lái)自該圖像傳感器的信號(hào)的處理器。
14.根據(jù)權(quán)利要求13所述的微電子組件，其中圖像傳感器包含像素傳感器陣列，每個(gè)像素傳感器包括用于將光能轉(zhuǎn)換成電壓信號(hào)的光電檢測(cè)器，且其中處理器配置成接收電壓信號(hào)且計(jì)算或插值對(duì)于來(lái)自像素傳感器的電壓信號(hào)中的每一個(gè)的顏色和亮度值。
15.根據(jù)權(quán)利要求I所述的微電子組件，其中第一和第二微電子元件的集成包含多個(gè)BGA互連，每個(gè)BGA互連電耦合在第一微電子元件的導(dǎo)電焊盤之一和第二微電子元件的導(dǎo)電焊盤之一之間。
16.—種形成微電子組件的方法，包含 提供第一微電子元件，該第一微電子元件包含具有第一和第二相對(duì)表面的基板，半導(dǎo)體器件，以及 位于第一表面處的電耦合到半導(dǎo)體器件的導(dǎo)電焊盤； 提供第二微電子元件，該第二微電子元件包含 具有第一和第二相對(duì)表面的裝卸器，第二半導(dǎo)體器件，以及 位于裝卸器第一表面處的電耦合到第二半導(dǎo)體器件的導(dǎo)電焊盤； 形成導(dǎo)電元件，每個(gè)導(dǎo)電元件均從第一微電子元件的導(dǎo)電焊盤之一延伸且通過(guò)基板到達(dá)第二表面； 形成導(dǎo)電元件，每個(gè)導(dǎo)電元件均在裝卸器的第一和第二表面之間延伸；以及彼此集成第一和第二微電子元件，使得第二表面彼此面對(duì)且使得第一微電子元件的導(dǎo)電元件中的每一個(gè)電耦合到第二微電子元件的導(dǎo)電元件中的至少一個(gè)。
17.根據(jù)權(quán)利要求16所述的方法，其中第一微電子元件的半導(dǎo)體器件在基板上形成。
18.根據(jù)權(quán)利要求16所述的方法，其中形成第一微電子元件的導(dǎo)電元件中的每一個(gè)包含 在基板中形成孔，其側(cè)壁從基板的第二表面延伸到第一微電子元件的導(dǎo)電焊盤之一； 形成沿著側(cè)壁布置的柔性電介質(zhì)材料；以及 形成導(dǎo)電材料，該導(dǎo)電材料沿著柔性電介質(zhì)材料布置且在基板的第二表面和第一微電子元件的一個(gè)導(dǎo)電焊盤之間延伸。
19.根據(jù)權(quán)利要求18所述的方法，其中柔性電介質(zhì)材料包括聚合物。
20.根據(jù)權(quán)利要求18所述的方法，其中對(duì)于第一微電子元件的導(dǎo)電元件中的每一個(gè)，孔是錐形的，使得孔在一個(gè)導(dǎo)電焊盤處比在基板的第二表面處具有更小的剖面尺寸。
21.根據(jù)權(quán)利要求18所述的方法，其中對(duì)于第一微電子元件的導(dǎo)電元件中的每一個(gè)，側(cè)壁相對(duì)于與基板的第一和第二表面垂直的方向在5°和35°之間的方向上延伸。
22.根據(jù)權(quán)利要求16所述的方法，還包含 在裝卸器中形成腔體；以及 將第二微電子元件的半導(dǎo)體器件布置在該腔體中。
23.根據(jù)權(quán)利要求16所述的方法，其中第二微電子元件的半導(dǎo)體器件在布置在腔體中的基板上形成。
24.根據(jù)權(quán)利要求16所述的方法，其中形成第二微電子元件的導(dǎo)電元件中的每一個(gè)包含 在裝卸器中形成孔，其側(cè)壁在裝卸器的第一和第二表面之間延伸； 形成沿著側(cè)壁布置的柔性電介質(zhì)材料；以及 形成導(dǎo)電材料，該導(dǎo)電材料沿著柔性電介質(zhì)材料布置且在裝卸器的第一和第二表面之間延伸。
25.根據(jù)權(quán)利要求24所述的方法，其中柔性電介質(zhì)材料包括聚合物。
26.根據(jù)權(quán)利要求24所述的方法，其中對(duì)于第二微電子元件的導(dǎo)電元件中的每一個(gè)，孔是錐形的，使得孔在裝卸器的第二表面處比在第一表面處具有更小的剖面尺寸。
27.根據(jù)權(quán)利要求24所述的方法，其中對(duì)于第二微電子元件的導(dǎo)電元件中的每一個(gè)，側(cè)壁相對(duì)于與裝卸器的第一和第二表面垂直的方向在5°和35°的方向上延伸。
28.根據(jù)權(quán)利要求16所述的方法，其中第一微電子組件的半導(dǎo)體器件是圖像傳感器且第二微電子組件的半導(dǎo)體器件是用于處理來(lái)自該圖像傳感器的信號(hào)的處理器。
29.根據(jù)權(quán)利要求28所述的方法，其中圖像傳感器包含像素傳感器陣列，每個(gè)像素傳感器包括用于將光能轉(zhuǎn)換成電壓信號(hào)的光電檢測(cè)器，且其中處理器配置成接收電壓信號(hào)且計(jì)算或插值對(duì)于來(lái)自像素傳感器的電壓信號(hào)中的每一個(gè)的顏色和亮度值。
30.根據(jù)權(quán)利要求16所述的方法，其中集成包含 形成多個(gè)BGA互連，每個(gè)BGA互連電耦合在第一微電子元件的導(dǎo)電焊盤之一和第二微電子元件的導(dǎo)電焊盤之一之間。
全文摘要
本發(fā)明涉及具有應(yīng)力減小互連的3D集成微電子組件及其制作方法。微電子組件及制造方法包括第一微電子元件(包括具有第一和第二相對(duì)表面的基板、半導(dǎo)體器件及位于第一表面處的電耦合到半導(dǎo)體器件的導(dǎo)電焊盤)和第二微電子元件(包括具有第一和第二相對(duì)表面的裝卸器、第二半導(dǎo)體器件及位于裝卸器第一表面處的電耦合到第二半導(dǎo)體器件的導(dǎo)電焊盤)。第一和第二微電子元件集成，使得第二表面彼此面對(duì)。第一微電子元件包括導(dǎo)電元件，每個(gè)導(dǎo)電元件均從第一微電子元件的導(dǎo)電焊盤之一延伸、通過(guò)基板到第二表面。第二微電子元件包括導(dǎo)電元件，每個(gè)導(dǎo)電元件均在裝卸器的第一和第二表面之間延伸。第一微電子元件的導(dǎo)電元件電耦合到第二微電子元件的導(dǎo)電元件。
文檔編號(hào)H01L23/488GK102820274SQ20111019068
公開(kāi)日2012年12月12日 申請(qǐng)日期2011年7月8日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者V.奧加涅相 申請(qǐng)人:奧普蒂茲公司