專(zhuān)利名稱：晶片封裝體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于晶片封裝體及其形成方法，且特別有關(guān)于感測(cè)晶片的晶片封裝體。
背景技術(shù)：
傳統(tǒng)晶片封裝體的制程涉及多道圖案化制程與材料沉積制程，不僅耗費(fèi)生產(chǎn)成本，還需較長(zhǎng)的制程時(shí)間，因此，業(yè)界亟需更為簡(jiǎn)化與快速的晶片封裝技術(shù)。

發(fā)明內(nèi)容
本發(fā)明提供一種晶片封裝體，包括一承載基底；一半導(dǎo)體基底，具有一上表面及一下表面，且設(shè)置于該承載基底之上；一元件區(qū)或感測(cè)區(qū)，位于該半導(dǎo)體基底的該上表面； 一導(dǎo)電墊，位于該半導(dǎo)體基底的該上表面；一導(dǎo)電層，電性連接該導(dǎo)電墊，且自該半導(dǎo)體基底的該上表面延伸至該半導(dǎo)體基底的一側(cè)壁上；以及一絕緣層，位于該導(dǎo)電層與該半導(dǎo)體基底之間。本發(fā)明所述的晶片封裝體，該半導(dǎo)體基底的該側(cè)壁傾斜于該半導(dǎo)體基底的該上表本發(fā)明所述的晶片封裝體，該元件區(qū)或感測(cè)區(qū)于該上表面直接露出。本發(fā)明所述的晶片封裝體，該導(dǎo)電層延伸進(jìn)入該承載基底中。本發(fā)明所述的晶片封裝體，延伸進(jìn)入該承載基底中的該導(dǎo)電層包括平行于該半導(dǎo)體基底的該上表面的部分。本發(fā)明所述的晶片封裝體，該絕緣層延伸進(jìn)入該承載基底中。本發(fā)明所述的晶片封裝體，還包括一電路板，其中該承載基底設(shè)置于該電路板之上，且該導(dǎo)電層通過(guò)一導(dǎo)電結(jié)構(gòu)而與該電路板上的一接墊電性連接。本發(fā)明所述的晶片封裝體，該導(dǎo)電結(jié)構(gòu)包括一焊球或一焊線。本發(fā)明所述的晶片封裝體，該導(dǎo)電結(jié)構(gòu)為一焊球，且該焊球位于該承載基底與該電路板之間的一轉(zhuǎn)角處。本發(fā)明所述的晶片封裝體，該元件區(qū)或感測(cè)區(qū)包括一指紋辨識(shí)區(qū)。本發(fā)明提供一種晶片封裝體的形成方法，包括提供一半導(dǎo)體基底，具有一上表面及一下表面，該半導(dǎo)體基底的該上表面處包括至少一元件區(qū)或感測(cè)區(qū)以及至少一導(dǎo)電墊； 提供一承載基底，并將該半導(dǎo)體基底設(shè)置于該承載基底之上；自該半導(dǎo)體基底的該上表面形成一凹口 ；于該半導(dǎo)體基底的該上表面上與該凹口之中形成一絕緣層；于該絕緣層上形成一導(dǎo)電層，該導(dǎo)電層電性連接該導(dǎo)電墊，且自該半導(dǎo)體基底的該上表面延伸至該半導(dǎo)體基底的一側(cè)壁上；以及自該凹口的一底部切斷該承載基底以形成多個(gè)分離的晶片封裝體。本發(fā)明所述的晶片封裝體的形成方法，該凹口延伸進(jìn)入該承載基底之中。本發(fā)明所述的晶片封裝體的形成方法，該導(dǎo)電層延伸在該凹口的該底部上。本發(fā)明所述的晶片封裝體的形成方法，還包括在形成該凹口之前將該半導(dǎo)體基底薄化。
本發(fā)明所述的晶片封裝體的形成方法，該半導(dǎo)體基底的薄化包括在將該半導(dǎo)體基底設(shè)置于該承載基底之前，于該半導(dǎo)體基底的該上表面上設(shè)置一暫時(shí)性承載基底；以及以該暫時(shí)性承載基底為支撐，自該半導(dǎo)體基底的該下表面薄化該半導(dǎo)體基底。本發(fā)明所述的晶片封裝體的形成方法，還包括在形成該凹口之前，移除該暫時(shí)性承載基底。本發(fā)明所述的晶片封裝體的形成方法，還包括提供一電路板，具有一接墊；將該承載基底設(shè)置于該電路板之上；以及形成一導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)電性連接該接墊與該導(dǎo)電層。本發(fā)明所述的晶片封裝體的形成方法，該導(dǎo)電結(jié)構(gòu)包括一焊球或一焊線。本發(fā)明所述的晶片封裝體的形成方法，該導(dǎo)電結(jié)構(gòu)為一焊球，且該焊球位于該承載基底與該電路板之間的一轉(zhuǎn)角處。本發(fā)明所述的晶片封裝體的形成方法，該元件區(qū)或感測(cè)區(qū)于該上表面直接露出。本發(fā)明可大幅縮減晶片封裝制程所需的圖案化制程，且可顯著縮減制程時(shí)間與成本。


圖IA至ID顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的一系列制程剖面圖。圖2顯示本發(fā)明一實(shí)施例的晶片封裝體的剖面圖。附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下10 晶片封裝體；100 半導(dǎo)體基底；IOOaUOOb 表面；102 元件區(qū)或感測(cè)區(qū)；104 導(dǎo)電墊；106 暫時(shí)性承載基板；108、112 粘著層；110 承載基底；114 凹口 ；116 絕緣層； 118 導(dǎo)電層；120 電路板；122 接墊；124 焊球；126 焊線。
具體實(shí)施例方式以下將詳細(xì)說(shuō)明本發(fā)明實(shí)施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定形式實(shí)施。文中所舉例討論的特定實(shí)施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實(shí)施例中可能使用重復(fù)的標(biāo)號(hào)或標(biāo)示。這些重復(fù)僅為了簡(jiǎn)單清楚地?cái)⑹霰景l(fā)明，不代表所討論的不同實(shí)施例及 /或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時(shí)， 包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。本發(fā)明一實(shí)施例的晶片封裝體可用以封裝感測(cè)晶片。然其應(yīng)用不限于此，例如在本發(fā)明的晶片封裝體的實(shí)施例中，其可應(yīng)用于各種包含有源元件或無(wú)源元件(active or passiveelements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關(guān)于光電元件(opto electronic devices)、微機(jī)電系統(tǒng)(Micro ElectroMechanical System ;MEMS)、微流體系統(tǒng)(micro fluidicsystems)、或利用熱、光線及壓力等物理量變化來(lái)測(cè)量的物理感測(cè)器physical Sensor) 0特別是可選擇使用晶圓級(jí)封裝(waferscale package ；WSP)制程對(duì)影像感測(cè)元件、發(fā)光二極管(light-emitting diodes ；LEDs)、太陽(yáng)能電池(solar cells)、射頻元件(RF circuits)、力口速計(jì)(accelerators)、陀螺儀(gyroscopes)、微制動(dòng)器(micro actuators)、
5表面聲波兀件(surface acoustic wavedevices)、壓力感測(cè)器(process sensors)、噴墨頭 (ink printerheads)、或功率模組(power IC modules)等半導(dǎo)體晶片進(jìn)行封裝。其中，上述晶圓級(jí)封裝制程主要是指，在晶圓階段完成封裝步驟后再予以切割成獨(dú)立的封裝體，然而，在一特定實(shí)施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進(jìn)行封裝制程，亦可稱之為晶圓級(jí)封裝制程。另外，上述晶圓級(jí)封裝制程亦適用于借堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layer integrated circuitdevices)的晶片封裝體。圖IA至ID顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的一系列制程剖面圖。如圖IA 所示，提供半導(dǎo)體基底100，其具有上表面100a及下表面100b。半導(dǎo)體基底100例如為硅基底。在一實(shí)施例中，半導(dǎo)體基底100為一硅晶圓以利于進(jìn)行晶圓級(jí)封裝。如圖IA所示，元件區(qū)或感測(cè)區(qū)102形成于半導(dǎo)體基底100之中。在一實(shí)施例中， 半導(dǎo)體基底100之中包括多個(gè)元件區(qū)或感測(cè)區(qū)102。在一實(shí)施例中，元件區(qū)或感測(cè)區(qū)102例如為一感測(cè)區(qū)，如指紋辨識(shí)區(qū)等。元件區(qū)或感測(cè)區(qū)102位于半導(dǎo)體基底100的上表面100a。 在一實(shí)施例中，元件區(qū)或感測(cè)區(qū)102可能部分形成于半導(dǎo)體基底100的上表面100a之上。 或者，在另一實(shí)施例中，元件區(qū)或感測(cè)區(qū)102完全形成于半導(dǎo)體基底100之中而于上表面 100a露出。如圖IA所示，半導(dǎo)體基底100上還包括導(dǎo)電墊104。一般，導(dǎo)電墊104通過(guò)內(nèi)部線路(未顯示)而與元件區(qū)或感測(cè)區(qū)102電性連接。接著，可選擇性將半導(dǎo)體基底100薄化以利后續(xù)制程的進(jìn)行。例如如圖IB所示， 在一實(shí)施例中，可將暫時(shí)性承載基板106設(shè)置于半導(dǎo)體基底100的上表面100a上。例如， 可通過(guò)粘著層108而將暫時(shí)性承載基板106固定于半導(dǎo)體基底100的上表面100a上。接著，可以暫時(shí)性承載基板106為支撐，自半導(dǎo)體基底100的下表面100b進(jìn)行薄化制程，如包括機(jī)械研磨或化學(xué)機(jī)械研磨等。在一實(shí)施例中，暫時(shí)性承載基板106可為玻璃基底或硅晶圓。如圖IB所示，在選擇性設(shè)置暫時(shí)性承載基板106與選擇性進(jìn)行半導(dǎo)體基底100的薄化制程之后，于半導(dǎo)體基底100的下表面100b上設(shè)置承載基底110?？捎诔休d基底110 與半導(dǎo)體基底100之間形成粘著層112以接合承載基底110與半導(dǎo)體基底100。在一實(shí)施例中，承載基底110可為半導(dǎo)體基底或玻璃基底。接著，如圖IC所示，移除暫時(shí)性承載基板106。在一實(shí)施例中，暫時(shí)性承載基板106 下方的粘著層108完全自半導(dǎo)體基底100的上表面100a移除。在此情形下，元件區(qū)或感測(cè)區(qū)102大抵直接露出而不具有其他材料層于其上。接著，自半導(dǎo)體基底100的上表面100a朝下表面100b的方向形成凹口 (n0tch)114。在一實(shí)施例中，凹口 114完全貫穿半導(dǎo)體基底100并延伸進(jìn)入承載基底110 中。接著，于半導(dǎo)體基底100的上表面100a上及凹口 114的側(cè)壁與底部上沉積絕緣材料， 并將之圖案化以形成絕緣層116。接著，于絕緣層116上形成圖案化的導(dǎo)電層118。如圖IC所示，導(dǎo)電層118與導(dǎo)電墊104電性連接，并自半導(dǎo)體基底100的上表面 100a延伸至凹口 114的側(cè)壁與底部上。當(dāng)凹口 114貫穿半導(dǎo)體基底100而延伸進(jìn)入承載基底110時(shí)，導(dǎo)電層118與絕緣層116還延伸進(jìn)入承載基底110中。此外，在一實(shí)施例中，在承載基底110中，部分的導(dǎo)電層118與絕緣層116大抵水平設(shè)置，即大抵平行于半導(dǎo)體基底100的上表面100a。這是因?yàn)樵谝粚?shí)施例中，所形成的凹口 114的底部大抵平行于半導(dǎo)體基底100的上表面100a。接著，如圖IC所示，在一實(shí)施例中，自凹口 114的底部切斷承載基底110以分離出多個(gè)晶片封裝體10。由于電性連接導(dǎo)電墊104的導(dǎo)電層118延伸在晶片封裝體10的側(cè)壁上(即自半導(dǎo)體基底100的上表面IOOa延伸至半導(dǎo)體基底100的側(cè)壁上)，可將導(dǎo)電通路自半導(dǎo)體基底100的上表面IOOa經(jīng)由側(cè)壁而向下導(dǎo)引。在一實(shí)施例中，晶片封裝體10的封裝過(guò)程中僅需經(jīng)歷兩道圖案化制程(即，絕緣層116的圖案化與導(dǎo)電層118的圖案化)， 可使晶片的封裝制程大幅簡(jiǎn)化，且可節(jié)省制程時(shí)間與成本。此外，由于晶片的封裝制程大幅簡(jiǎn)化，亦可使所形成的晶片封裝體的可靠度提升。如圖ID所示，在一實(shí)施例中，可進(jìn)一步將所形成的晶片封裝體10設(shè)置于電路板 120上。在一實(shí)施例中，電路板120上包括接墊122，其與電路板120中的線路相連，并作為與晶片封裝體中的元件區(qū)或感測(cè)區(qū)102電性連接的接觸點(diǎn)。如圖ID的實(shí)施例所示，可于承載基底110與電路板120之間的轉(zhuǎn)角處形成焊球124。焊球124同時(shí)電性接觸導(dǎo)電層118 與接墊122，形成導(dǎo)電層118與接墊122之間的導(dǎo)電通路。應(yīng)注意的是，本發(fā)明實(shí)施例不限于采用焊球IM來(lái)形成元件區(qū)或感測(cè)區(qū)102與電路板120之間的導(dǎo)電通路。在其他實(shí)施例中，可采用導(dǎo)電層、導(dǎo)電塊或焊線等其他的導(dǎo)電結(jié)構(gòu)來(lái)取代焊球124。例如，在圖2的實(shí)施例中，改使用焊線1 取代焊球124。因此，舉凡適于形成接墊122與導(dǎo)電層118之間的導(dǎo)電通路的導(dǎo)電結(jié)構(gòu)，皆在本發(fā)明實(shí)施例所涵蓋的范圍之內(nèi)。本發(fā)明實(shí)施例通過(guò)于晶片的正面(即與元件區(qū)或感測(cè)區(qū)同一側(cè)處)形成凹口及沿著凹口側(cè)壁形成與元件區(qū)或感測(cè)區(qū)電性連接的導(dǎo)電層，可順利形成所需的導(dǎo)電線路，并可大幅縮減晶片封裝制程所需的圖案化制程，且可顯著縮減制程時(shí)間與成本。以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種晶片封裝體，其特征在于，包括一承載基底；一半導(dǎo)體基底，具有一上表面及一下表面，且設(shè)置于該承載基底之上； 一元件區(qū)或感測(cè)區(qū)，位于該半導(dǎo)體基底的該上表面； 一導(dǎo)電墊，位于該半導(dǎo)體基底的該上表面；一導(dǎo)電層，電性連接該導(dǎo)電墊，且自該半導(dǎo)體基底的該上表面延伸至該半導(dǎo)體基底的一側(cè)壁上；以及一絕緣層，位于該導(dǎo)電層與該半導(dǎo)體基底之間。
2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該半導(dǎo)體基底的該側(cè)壁傾斜于該半導(dǎo)體基底的該上表面。
3.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該元件區(qū)或感測(cè)區(qū)于該上表面直接露出。
4.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該導(dǎo)電層延伸進(jìn)入該承載基底中。
5.根據(jù)權(quán)利要求4所述的晶片封裝體，其特征在于，延伸進(jìn)入該承載基底中的該導(dǎo)電層包括平行于該半導(dǎo)體基底的該上表面的部分。
6.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該絕緣層延伸進(jìn)入該承載基底中。
7.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一電路板，其中該承載基底設(shè)置于該電路板之上，且該導(dǎo)電層通過(guò)一導(dǎo)電結(jié)構(gòu)而與該電路板上的一接墊電性連接。
8.根據(jù)權(quán)利要求7所述的晶片封裝體，其特征在于，該導(dǎo)電結(jié)構(gòu)包括一焊球或一焊線。
9.根據(jù)權(quán)利要求8所述的晶片封裝體，其特征在于，該導(dǎo)電結(jié)構(gòu)為一焊球，且該焊球位于該承載基底與該電路板之間的一轉(zhuǎn)角處。
10.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該元件區(qū)或感測(cè)區(qū)包括一指紋辨識(shí)區(qū)。
11.一種晶片封裝體的形成方法，其特征在于，包括提供一半導(dǎo)體基底，具有一上表面及一下表面，該半導(dǎo)體基底的該上表面處包括至少一元件區(qū)或感測(cè)區(qū)以及至少一導(dǎo)電墊；提供一承載基底，并將該半導(dǎo)體基底設(shè)置于該承載基底之上； 自該半導(dǎo)體基底的該上表面形成一凹口； 于該半導(dǎo)體基底的該上表面上與該凹口之中形成一絕緣層；于該絕緣層上形成一導(dǎo)電層，該導(dǎo)電層電性連接該導(dǎo)電墊，且自該半導(dǎo)體基底的該上表面延伸至該半導(dǎo)體基底的一側(cè)壁上；以及自該凹口的一底部切斷該承載基底以形成多個(gè)分離的晶片封裝體。
12.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，該凹口延伸進(jìn)入該承載基底之中。
13.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，該導(dǎo)電層延伸在該凹口的該底部上。
14.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，還包括在形成該凹口之前將該半導(dǎo)體基底薄化。
15.根據(jù)權(quán)利要求14所述的晶片封裝體的形成方法，其特征在于，該半導(dǎo)體基底的薄化包括在將該半導(dǎo)體基底設(shè)置于該承載基底之前，于該半導(dǎo)體基底的該上表面上設(shè)置一暫時(shí)性承載基底；以及以該暫時(shí)性承載基底為支撐，自該半導(dǎo)體基底的該下表面薄化該半導(dǎo)體基底。
16.根據(jù)權(quán)利要求15所述的晶片封裝體的形成方法，其特征在于，還包括在形成該凹口之前，移除該暫時(shí)性承載基底。
17.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，還包括 提供一電路板，具有一接墊；將該承載基底設(shè)置于該電路板之上；以及形成一導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)電性連接該接墊與該導(dǎo)電層。
18.根據(jù)權(quán)利要求17所述的晶片封裝體的形成方法，其特征在于，該導(dǎo)電結(jié)構(gòu)包括一焊球或一焊線。
19.根據(jù)權(quán)利要求18所述的晶片封裝體的形成方法，其特征在于，該導(dǎo)電結(jié)構(gòu)為一焊球，且該焊球位于該承載基底與該電路板之間的一轉(zhuǎn)角處。
20.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，該元件區(qū)或感測(cè)區(qū)于該上表面直接露出。
全文摘要
本發(fā)明提供一種晶片封裝體及其形成方法，該晶片封裝體包括一承載基底；一半導(dǎo)體基底，具有一上表面及一下表面，且設(shè)置于該承載基底之上；一元件區(qū)或感測(cè)區(qū)，位于該半導(dǎo)體基底的該上表面；一導(dǎo)電墊，位于該半導(dǎo)體基底的該上表面；一導(dǎo)電層，電性連接該導(dǎo)電墊，且自該半導(dǎo)體基底的該上表面延伸至該半導(dǎo)體基底的一側(cè)壁上；以及一絕緣層，位于該導(dǎo)電層與該半導(dǎo)體基底之間。本發(fā)明可大幅縮減晶片封裝制程所需的圖案化制程，且可顯著縮減制程時(shí)間與成本。
文檔編號(hào)H01L21/60GK102244047SQ201110122210
公開(kāi)日2011年11月16日 申請(qǐng)日期2011年5月11日 優(yōu)先權(quán)日2010年5月11日
發(fā)明者林義航, 林超彥 申請(qǐng)人:精材科技股份有限公司