專利名稱：復合半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種復合半導體器件以及制造該復合半導體器件的方法。
背景技術：
氮化物半導體器件具有諸如高的飽和電子速度和寬的帶隙的特征，因此已被活躍地開發(fā)為高電壓、高功率的半導體器件。關于氮化物半導體器件，已發(fā)表了場效應晶體管 (尤其是高電子遷移率晶體管(HEMTs))的許多報道。特別地，包括由GaN構(gòu)成的電子傳輸層和由MGaN構(gòu)成的電子供給層的MGaN/GaNHEMTs已吸引了很多關注。對于AlGaN/GaN HEMTs, GaN和MGaN之間點陣常數(shù)的差引起MGaN中的應變。引起應變的MGaN的壓電極化和自發(fā)極化導致高密度二維電子氣(2DEG)，從而實現(xiàn)高的擊穿電壓和高的輸出功率。 AlGaN/GaN HEMTs作為用于電源和高頻放大器的半導體器件已吸引了很多關注。氮化物半導體器件，例如AlGaN/GaN HEMTs，包括氮化物半導體層(包括例如電子傳輸層和電子供給層)上的柵極、源極和漏極。使用所謂的剝離法(lift-offprocess)形成柵極、源極和漏極。為了形成源極和漏極，將抗蝕劑涂覆在氮化物半導體層上并通過光刻法處理，以形成抗蝕劑掩膜，其在位于掩膜部分對應于層的將要形成源極和漏極的部分具有開口。例如，使用Ti/Al作為電極材料。通過蒸汽蒸發(fā)(vapor evaporation)等將Ti/Al沉積在抗蝕劑掩膜上，使得開口填充有Ti/Al。通過剝離法移除抗蝕劑掩膜和沉積在掩膜上的Ti/Al。 然后對基板進行熱處理以形成歐姆接觸。從而，在氮化物半導體層上形成源極和漏極。為了形成柵極，將抗蝕劑涂覆在氮化物半導體層上并通過光刻法處理，以形成抗蝕劑掩膜，其在位于掩膜部分對應于層的將要形成柵極的部分具有開口。例如，使用Ni/Au 作為電極材料。通過蒸汽蒸發(fā)等將M/Au沉積在抗蝕劑掩膜上，使得開口填充有M/Au。通過剝離法移除抗蝕劑掩膜和沉積在掩膜上的M/Au。從而，在氮化物半導體層上，在源極和漏極之間形成柵極。日本未審專利申請公布第2008-270521號是相關技術的實例。發(fā)明概述根據(jù)本發(fā)明的一方面，一種制造復合半導體器件的方法，包括在基板上形成復合半導體層；在所述復合半導體層上形成第一絕緣膜；在第一絕緣膜中形成第一開口，所述第一開口被配置，使部分地露出所述復合半導體層；經(jīng)由至少柵絕緣層(gate insulator), 在所述第一絕緣膜上形成第一導電材料，使得所述第一開口填充有所述第一導電材料；在第一導電材料上對應于所述第一開口的部分形成第一掩膜；用所述第一掩膜處理至少所述第一導電材料，以形成柵極；在所述第一絕緣膜上形成第二絕緣膜，以便覆蓋所述柵極；在至少所述第二絕緣膜和所述第一絕緣膜中形成一對第二開口，所述一對第二開口被配置， 使部分地露出所述復合半導體層；在所述第二絕緣膜上形成至少第二導電材料，使得所述第二開口填充有所述二導電材料；在所述第二導電材料上對應于所述第二開口的部分形成第二掩膜；以及使用所述第二掩膜處理至少所述第二導電材料，以形成源極和漏極。根據(jù)本發(fā)明的另一方面，一種制造復合半導體器件的方法，包括在基板上形成復合半導體層；在所述復合半導體層上形成第一絕緣膜；在所述第一絕緣膜中形成一對第一開口，所述一對第一開口被配置，使部分地露出所述復合半導體層；在所述第一絕緣膜上形成第一導電材料，使得所述第一開口填充有所述第一導電材料；在第一導電材料上對應于所述第一開口的部分形成第一掩膜；用所述第一掩膜處理至少所述第一導電材料，以形成源極和漏極；在所述第一絕緣膜上形成第二絕緣膜，以便覆蓋所述源極和所述漏極；在至少所述第二絕緣膜和所述第一絕緣膜中形成第二開口，所述第二開口被配置，使部分地露出所述復合半導體層；經(jīng)由至少柵絕緣層，在所述第二絕緣膜上形成第二導電材料，使得所述第二開口填充有所述第二導電材料；在所述第二導電材料上對應于所述第二開口的部分形成第二掩膜；以及用所述第二掩膜處理至少所述第二導電材料，以形成柵極。根據(jù)本發(fā)明的另一方面，一種復合半導體器件，包括基板；形成在所述基板上的復合半導體層；形成在所述復合半導體層上的第一絕緣膜；形成在所述第一絕緣膜上的第二絕緣膜；以及各自形成在所述復合半導體層上的柵極、源極和漏極，其中所述柵極由經(jīng)由至少柵絕緣層填充有第一導電材料的第一開口形成，且所述第一開口被形成在所述第一絕緣膜中并被配置，使部分地露出所述復合半導體層，并且其中所述源極和所述漏極由填充有至少第二導電材料的一對第二開口形成，且所述第二開口被形成在至少所述第二絕緣膜和所述第一絕緣膜中并被配置，使部分地露出所述復合半導體層。根據(jù)本發(fā)明的另一方面，一種復合半導體器件，包括基板；形成在所述基板上的復合半導體層；形成在所述復合半導體層上的第一絕緣膜；形成在所述第一絕緣膜上的第二絕緣膜；以及各自形成在所述復合半導體層上的柵極、源極和漏極，其中所述源極和所述漏極由填充有至少第一導電材料的一對第一開口形成，且所述第一開口被形成在所述第一絕緣膜中并被配置，使部分地露出所述復合半導體層，并且其中所述柵極由經(jīng)由至少柵絕緣層填充有第二導電材料的第二開口形成，且所述第二開口被形成在至少所述第二絕緣膜和所述第一絕緣膜中且被配置，使部分地露出所述復合半導體層。通過至少在權(quán)利要求書中具體指出的那些元素、特征和組合將認識和獲得本發(fā)明的目的和優(yōu)勢。應當理解，上文的一般性描述和下文的詳細描述均出于示例和解釋本發(fā)明的目的，其并非用于限定請求保護的本發(fā)明。附圖的簡要說明圖IA至IP是根據(jù)第一實施方式的AWaN/GaN HEMT的制造方法的示意性橫截面視圖；圖2是說明Ta膜與Al膜通過熱處理的反應的示意性橫截面視圖；圖3A和;3B是說明根據(jù)本發(fā)明的第一實施方式的變型的AWaN/GaN HEMT的制造方法的主要步驟的示意性橫截面視圖；圖4是說明根據(jù)本發(fā)明的第一實施方式的變型的實驗1的結(jié)果的特征6
圖5是說明根據(jù)本發(fā)明的第一實施方式的變型的實驗2的結(jié)果的特征圖；圖6是說明根據(jù)本發(fā)明的第一實施方式的變型的實驗3的結(jié)果的特征圖；圖7是說明根據(jù)本發(fā)明的第一實施方式的變型的實驗4的結(jié)果的特征圖；圖8是說明根據(jù)本發(fā)明的第一實施方式的變型的實驗5的結(jié)果的特征圖；圖9是說明根據(jù)本發(fā)明的第一實施方式的變型的實驗6的結(jié)果的特征圖；圖IOA至ION是根據(jù)第二實施方式的AWaN/GaN HEMT的制造方法的示意性橫截面視圖；圖IlA至IlU是根據(jù)第三實施方式的AWaN/GaN HEMT的制造方法的示意性橫截面視圖；

圖12A和12B說明根據(jù)第三實施方式的變型的實驗1的結(jié)果；圖13是說明根據(jù)第三實施方式的變型的實驗2的結(jié)果的特征圖；圖14是說明根據(jù)第三實施方式的變型的實驗3的結(jié)果的特征圖；圖15A和15B是說明根據(jù)第三實施方式的變型的AWaN/GaN HEMT的制造方法的主要步驟的示意性橫截面視圖；以及圖16A至16P是根據(jù)第四實施方式的AWaN/GaN HEMT的制造方法的示意性橫截面視圖。實施方式的描述在通過剝離法形成柵極、源極和漏極的情況下，已被剝離的電極材料的部分金屬片(metal pieces)可能會再沉積到基板表面。當在隨后的步驟中形成圖案時，再沉積的金屬片可能會導致各種圖案的缺陷?？赡茉谄渲挟a(chǎn)生缺陷的圖案的實例包括當源極和漏極在形成柵極之前形成時的柵極；當源極和漏極在形成柵極之后形成時的源極和漏極；連接至柵極、源極和漏極的連接部分；以及各種層間絕緣層(interlayer insulators) 0如果在這些圖案中發(fā)生缺陷，會顯著削弱氮化物半導體器件的器件性質(zhì)。[第一實施方式]在該實施方式中，對于MGaN/GaN HEMT，描述了在形成源極和漏極之前形成柵極的情況。圖IA至IP是說明根據(jù)第一實施方式的AWaN/GaN HEMT的制造方法的示意性橫截面視圖。如圖IA所示，在例如用作用于生長的基板的半絕緣SiC基板1上形成緩沖層2、電子傳輸層3、電子供給層4和保護層5。例如，緩沖層2是AlN層，電子傳輸層3是有意未摻雜(intentionally undoped) 的GaN(i-GaN)層，電子供給層4是n_AWaN層，且保護層5是n-GaN層?？梢杂霉杌鍋硖娲鶶iC基板1。緩沖層2可以具有由AlN和GaN構(gòu)成的多層結(jié)構(gòu)。或者，緩沖層2可以以下述方式具有( 的濃度梯度下部(鄰近SiC基板1)至上部， 其組成從AlN至AlGaN變化。此外，電子供給層4可以是有意未摻雜的AlGaN(i-AKkiN)層。尤其參見圖1A，通過例如金屬有機化合物氣相外延(MOVPE)，使用晶體生長裝置， 在SiC基板1上生長以下的復合半導體層。將A1N、i-GaN、n_AlGaN和η-GaN沉積在SiC基板1上，以形成緩沖層2、電子傳輸層3、電子供給層4和保護層5。緩沖層2的厚度為約2 μ m。電子傳輸層3的厚度為1 μ m至3 μ m。在該實施方式中，電子傳輸層3的厚度為約3 μ m。電子供給層4的厚度為約5nm 至約40nm。在該實施方式中，電子供給層4的厚度為約40nm且Al比率為例如0. 2。保護層5的厚度為約0. Inm至約5nm。在該實施方式中，保護層5的厚度為約2nm。在AlGaN/GaN HEMT中，在電子傳輸層3和電子供給層4的界面附近形成二維電子氣(2DEG)，其在圖中由虛線表示。這歸因于由于構(gòu)成電子供給層4的AKiaN的帶隙大于構(gòu)成電子傳輸層3的GaN的帶隙而形成的量子阱。電子在量子阱中的積聚導致2DEG的形成， 其用作電子載體。對于AlN、i-GaN、n_AlGaN和n-GaN的生長條件，使用三甲基鋁氣體、三甲基鎵氣體和氨氣的混合氣體作為氣源。無論是否加載作為Al源的三甲基鋁氣體，均根據(jù)要生長的復合半導體層而適當?shù)卦O置作為源的三甲基鎵氣體和作為N源的氨氣及其流速。氨氣是通用源，其流速被設置為約IOOccm至約10LM。生長壓力被設置為約50Torr至約300Torr。 生長溫度被設置為約1000°C至約1200°C。在生長n-GaN和n-AWaN的情況下，例如，將用作η-型雜質(zhì)的諸如SiH4氣體的含Si氣體以預定的流速加入到氣源中以用Si摻雜GaN和 AlGaN0 Si摻雜濃度被設定為約1 X IO1Vcm3至約1 X IO2Vcm3,例如約1 X IO1Vcm30如圖IB所示，在保護層(cap layer) 5上形成抗蝕劑掩膜6。將抗蝕劑涂覆在保護層5的整個表面上，并通過光刻法處理，從而在保護層5上形成覆蓋元件有源區(qū)并露出元件隔離區(qū)的抗蝕劑掩膜6。如圖IC所示，形成元件隔離結(jié)構(gòu)7。使用抗蝕劑掩膜6，將預定元素(例如Ar)離子注入到延伸至保護層5、電子供給層4、電子傳輸層3、緩沖層2和SiC基板1的上部的元件有源區(qū)域。以例如約IOOeV的加速度能量和例如約1. OX 1013/cm2的劑量進行離子注入。通過離子注入形成元件隔離結(jié)構(gòu) 7。在元件隔離結(jié)構(gòu)7中，AlN、GaN和AWaN的晶體結(jié)構(gòu)被破壞以消除元件隔離結(jié)構(gòu)7中的 2DEG ；因此，元件隔離結(jié)構(gòu)7用作絕緣區(qū)域。然后，通過灰化等除去抗蝕劑掩膜6。如圖ID所示，形成第一保護性絕緣膜8。通過例如等離子體增強的化學氣相沉積(CVD)，在SiC基板1上方的整個表面上形成厚度為約20nm至500nm(例如約300nm)的絕緣膜(例如氮化硅膜)，從而形成第一保護性絕緣膜8?？梢酝ㄟ^熱CVD或原子層沉積(ALD)替代等離子體增強的CVD來形成第一保護性絕緣膜8。此外，第一保護性絕緣膜8可以由氧化硅膜形成?；蛘撸谝槐Ｗo性絕緣膜 8可以具有氮化硅膜和氧化硅膜的層壓結(jié)構(gòu)。如圖IE所示，在第一保護性絕緣膜8和保護層5中形成開口 10。將抗蝕劑涂覆在第一保護性絕緣膜8的整個表面上，并通過光刻法處理，從而形成具有開口 9a的抗蝕劑掩膜9，開口 9a露出第一保護性絕緣膜8將要形成柵極的部分。使用抗蝕劑掩膜9，使第一保護性絕緣膜8和保護層5進行干刻蝕，以形成開口 10。在約1. 7Torr的壓力和例如約650W的RF功率下，用含氟氣體(例如CHF3、CF3和Ar 的混合氣體)作為刻蝕氣體進行干刻蝕。通過該干刻蝕，在保護層5和第一保護性絕緣膜 8中形成部分地露出電子供給層4表面的開口 10。電子供給層4的露出部分是將要形成柵極的部分。在該實施方式中，如圖所示，進行干刻蝕，以便露出電子供給層4的表面(在表面形成淺的凹槽)。這可以使耗盡層于柵極正下方延伸并形成淺的量子阱。即，于柵極正下方的2DEG的電子消除提供了所謂的常閉操作(當柵極為OV時，源極和漏極之間的電流停止)。然后通過灰化等除去抗蝕劑掩膜9。如圖IF所示，在形成柵絕緣層11和高功函數(shù)膜12之后，沉積導電材料13。具體而言，在第一保護性絕緣膜8上相繼形成柵絕緣層11和高功函數(shù)膜12，以便覆蓋開口 10的內(nèi)表面。通過ALD等沉積例如厚度為例如約20nm的AW膜來形成柵絕緣層11?？梢杂蒚aO 膜或Hf、Ti或ττ的高介電常數(shù)(高-k)氧化物或氧氮化物膜替代AW膜來形成柵絕緣層 11。或者，柵絕緣層11可以具有選自AW膜、TaO膜和高-k膜中的兩種或更多種的層壓結(jié)構(gòu)。在形成柵絕緣層11之后，可以進行例如熱處理，例如在550°C下處理約60秒。通過物理氣相沉積(PVD)等，通過沉積例如厚度為例如約40nm的TaN膜而形成高功函數(shù)膜12。術語“高功函數(shù)膜”表示由功函數(shù)為4. 5eV或更高的導電材料構(gòu)成的膜。高功函數(shù)膜12的形成于柵極正下方提供了淺的離子阱，從而在門電壓為OV時減少在柵極正下方的2DEG。通過PVD等將諸如Al的導電材料13沉積在高功函數(shù)膜12的整個表面上，使得所獲得的導電材料13的膜的厚度為約20nm至約500nm(例如約400nm)，且經(jīng)由柵絕緣層11 和高功函數(shù)膜12使開口 10被導電材料13填充。如圖IG所示，在導電材料13上形成抗蝕劑掩膜14。將抗蝕劑涂覆在導電材料13的整個表面上并通過光刻法進行處理，從而形成抗蝕劑掩膜14，其覆蓋導電材料13上將要形成柵極的部分。如圖IH所示，形成柵極15。使用抗蝕劑掩膜14，對導電材料13、高功函數(shù)膜12和柵絕緣層11進行干刻蝕，從而形成柵極15，其中經(jīng)由柵絕緣層11和高功函數(shù)膜12使開口 10填充有導電材料13，且其從第一保護性絕緣膜8突出。在此，導電材料13和高功函數(shù)膜12可被干刻蝕，以在第一保護性絕緣膜8上留下柵絕緣層11。然后，通過灰化等除去抗蝕劑掩膜14。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的柵極15。在這種情況下，形成第一保護性絕緣膜8，然后形成柵極15，使得第一保護性絕緣膜8中的開口 10被導電材料13填充。第一保護性絕緣膜8的存在保護復合半導體層，從而使由例如柵極形成過程中的干刻蝕對復合半導體層(例如電子供給層4)的損傷最小化。如上文所述，在該實施方式中，當形成柵極15時，使用第一保護性絕緣膜8進行光刻法和干刻蝕，而無需使用剝離法。與剝離法不同，導電材料的一部分不會在SiC基板1上再沉積，且形成令人滿意的柵極15，而不損傷復合半導體層。如圖II所示，形成第二保護性絕緣膜16。通過例如等離子體增強的CVD，在第一保護性絕緣膜8的整個表面上形成厚度為約300nm的絕緣膜(例如氧化硅膜)，以覆蓋柵極15，從而形成第二保護性絕緣膜16。在此，由于柵極15的突出部分，而在第二保護性絕緣膜16的位于柵極15上方的部分上形成凸起。為了除去凸起，優(yōu)選通過例如化學-機械拋光(CMP)來進行表面拋光。在這種情況下，將氧化硅膜等沉積至約500nm至約IOOOnrm的厚度，然后將氧化硅膜等的表面部分通過 CMP拋光，以便使氧化硅膜等的厚度下降約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化并形成第二保護性絕緣膜16。在圖II中，表明了具有通過CMP平坦化的表面的第二保護性絕緣膜16。對于形成第二保護性絕緣膜的方法，可以通過例如旋涂法代替等離子體增強的 CVD來形成氧化硅膜等并對其進行固化處理以形成第二保護性絕緣膜。如圖IJ所示，在第二保護性絕緣膜16、第一保護性絕緣膜8和保護層5中形成一對開口 20a和20b。將抗蝕劑涂覆在第二保護性絕緣膜16的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜17，其具有一對開口 17a和17b，所述開口露出第二保護性絕緣膜16將要形成源極和漏極的部分。用抗蝕劑掩膜17對第二保護性絕緣膜16、第一保護性絕緣膜8和保護層5進行干刻蝕，以形成開口 20a和20b。用含氟氣體(例如CHF3、CF3和Ar的混合氣體)作為刻蝕氣體，在1. 7Torr的壓力和例如650W的RF功率下進行干刻蝕。通過干刻蝕在保護層5、第一保護性絕緣膜8和第二保護性絕緣膜16中形成部分地露出電子供給層4表面的開口 20a 和20b。電子供給層4的露出部分是將要形成源極和漏極的部分。在此，為了可靠地露出電子供給層4的表面部分，如圖所示，可以刻蝕電子供給層4的表面(以在表面形成淺的凹槽)。然后，通過灰化等除去抗蝕劑掩膜17。如圖IK所示，在形成低功函數(shù)膜18之后，沉積導電材料19。低功函數(shù)膜18作為下層導電膜(underlying conductive film)形成在第二保護性絕緣膜16上，以便覆蓋開口 20a和20b的內(nèi)表面。術語“低功函數(shù)膜”表示由功函數(shù)低于4. 5eV的導電材料構(gòu)成的膜。通過將選自Al、Ti、富金屬TiN、Ta、富金屬TaN、Zr、富金屬 TaC、NiSi2和Ag中的一種沉積而形成低功函數(shù)膜18 使得沉積的膜具有約Inm至約IOOnm 的厚度。術語“富金屬TiN”表示其中Ti的組成比例大于N的組成比例的TiN。術語“富金屬TaN”表示其中Ta的組成比例大于N的組成比例的TaN。術語“富金屬TaC”表示其中Ta 的組成比例大于C的組成比例的TaC。在此，例如，通過PVD等，在例如IkW至IOkW的DC功率下將Ta膜沉積至約IOnm的厚度，從而形成低功函數(shù)膜18。低功函數(shù)膜18的形成降低了電極材料和電子供給層4于柵極正下方部分之間的屏障，從而形成具有低接觸電阻的源極和漏極。通過PVD等，在例如IkW至20kW的DC功率下將諸如Al的導電材料19沉積在低功函數(shù)膜18在整個表面上，使得所得的導電材料19的膜的厚度為約300nm且經(jīng)由低功函數(shù)膜18使開口 20a和20b填充有導電材料。如圖IL所示，在導電材料19上形成抗蝕劑掩膜21。將抗蝕劑涂覆在導電材料19的整個表面上并通過光刻法處理，從而形成抗蝕劑掩膜21，其覆蓋導電材料19上將要形成源極和漏極的部分。如圖IM所示，形成源極22和漏極23。使用抗蝕劑掩膜21將導電材料19和低功函數(shù)膜18干刻蝕，從而形成源極22和漏極23，其中經(jīng)由低功函數(shù)膜18使開口 20a和20b填充有導電材料19，且其從第二保護性絕緣膜16突出。然后，通過灰化等除去抗蝕劑掩膜21。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的源極22和漏極23。 在這種情況下，形成源極22和漏極23的方式為使開口 20a和20b填充有導電材料19。第一和第二保護性絕緣膜8和16的存在保護復合半導體層，從而使例如源極和漏極形成過程中的干刻蝕對諸如電子供給層4的復合半導體層的損傷最小化。如上文所述，在該實施方式中，當形成源極22和漏極23時，使用第二保護性絕緣膜16進行光刻法和干刻蝕，而不使用剝離法。與剝離法不同，導電材料的一部分不會再沉積在SiC基板1上，并且形成令人滿意的源極22和令人滿意的漏極23，而不會損傷復合半導體層。在例如N2氣氛中在約600°C下對SiC基板1進行熱處理約60秒。如圖IN所示，熱處理使低功函數(shù)膜18中的Ta與導電材料19中的Al反應，從而使低功函數(shù)膜18形成為TaAl3膜18a。圖2中示出了通過熱處理的反應的細節(jié)。熱處理導致在開口 20a和20b的底部 (即，電子供給層4于源極22和漏極23正下方的部分)形成TaAl3膜18a的小的尖18b，從而降低電子供給層4和源極22之間以及電子供給層4和漏極23之間的接觸電阻。此外， Al具有低功函數(shù)。這也有助于降低接觸電阻。如圖10所示，形成層間絕緣層24。通過例如等離子體增強的CVD，在第二保護性絕緣膜16的整個表面上形成厚度為約IOOOnm的絕緣膜(例如氧化硅膜)，以便覆蓋源極22和漏極^3，從而形成層間絕緣層 M。在此，由于源極22和漏極23的突出部分，而在第二保護性絕緣膜16位于源極22和漏極23上方的部分上形成凸起。為了除去凸起，優(yōu)選通過例如化學-機械拋光(CMP)來進行表面拋光。在這種情況下，將氧化硅膜等沉積至約IOOOnm至約1500nm的厚度，然后將氧化硅膜等的表面部分通過CMP拋光，以便使氧化硅膜等的厚度下降約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化并形成層間絕緣層24。在圖10中，表明了具有通過CMP平坦化的表面的層間絕緣層M。對于形成層間絕緣層的方法，可以通過例如旋涂法代替等離子體增強的CVD來形成氧化硅膜等并將其進行固化處理以形成層間絕緣層。如圖IP所示，形成柵極15的連接部分^a、源極22的連接部分^b以及漏極23 的連接部分^c。特別地，通過光刻法和干刻蝕處理第二保護性絕緣膜16和層間絕緣層對，從而形成開口 2如、2恥和25c，其部分地露出柵極15、源極22和漏極23的各自表面。通過例如濺射法或電鍍法將諸如Al的導電材料沉積在層間絕緣層M上，使得開口 2如、2恥和25c填充有導電材料。通過CMP拋光導電材料，使用層間絕緣層M的表面作為拋光終止層(stopper)。這樣，使開口 2如、2恥和25c填充有導電材料，以形成柵極15的連接部分^a、源極22的連接部分^b以及漏極23的連接部分^c。隨后，進行形成例如上部層間絕緣層和線的步驟以形成根據(jù)該實施方式的MGaN/ GaN HEMT0如上文所述，根據(jù)該實施方式，不通過剝離法，而是通過簡單的、不在任何圖案中產(chǎn)生缺陷的方法形成AlGaN/GaN HEMT的柵極15、源極22和漏極23，從而簡單、可靠地制造
11具有優(yōu)異器件性質(zhì)的AWaN/GaN HEMT。此外，在該實施方式中，在形成源極22和漏極23之前形成柵極15。這可以形成具有低輪廓(即，低長寬比)的柵極15。在這種情況下，能夠以高精確度進行干刻蝕，以形成其中會形成柵極15的開口 10，而不損傷電子供給層4。[變型]下文將描述第一實施方式的變型。在該變型中，盡管如在第一實施方式中那樣公開了 AWaN/GaN HEMT的結(jié)構(gòu)和制造AlGaN/GaN HEMT的方法，該變型中柵極的下層的結(jié)構(gòu)與第一實施方式中有略微不同。注意，使用相同的附圖標記來表示與第一實施方式中等同的組件。在該變型中，進行如第一實施方式中圖IA至IE所示的步驟。注意，在該變型中，例示了這樣的情況第一保護性絕緣膜8和保護層5中形成的開口 10具有略微椎體的形狀。如圖3A所示，形成柵絕緣層31、高功函數(shù)膜32和屏蔽膜33。然后，在與圖IF所示相同的步驟中，沉積導電材料13，使其與屏蔽膜33接觸。在第一保護性絕緣膜8上形成柵絕緣層31、高功函數(shù)膜32和屏蔽膜33，以便覆蓋開口 10的內(nèi)表面。柵絕緣層31由選自Si、Al、Ti、Ta、Hf、La、Y和Ni之一的氧化物或氧氮化物膜構(gòu)成?；蛘邧沤^緣層31具有選自這些膜的兩種或更多種的層壓結(jié)構(gòu)。在此，將例如MO膜沉積至厚度為例如約Inm至約50nm，從而形成柵絕緣層31。通過沉積選自Au、Ni、Co、富氮TiN、富氮TaN、富碳TaC、Pt、W、Ru、Ni3Si和Pd之一，使得沉積的膜具有約Inm至約IOOnm的厚度而形成高功函數(shù)膜32。術語“富氮TiN”表示其中N的組成比例大于Ti的組成比例的TiN。術語“富氮TaN”表示其中N的組成比例大于Ta的組成比例的TaN。術語“富碳TaC”表示其中C的組成比例大于Ta的組成比例的 TaC0在此，沉積例如TiN至約20nm的厚度，從而形成高功函數(shù)膜32。通過使用PVD、ALD等沉積例如TaN膜，使得TaN膜具有例如約0. Inm至約50nm的厚度而形成屏蔽膜33。在高功函數(shù)膜32和導電材料13之間提供屏蔽膜33。在隨后的步驟中在550°C至 650°C對SiC基板1進行熱處理時，屏蔽膜33的存在防止導電材料13中的Al通過柵絕緣層31到達電子供給層4于柵極正下方的部分。如下文所述，屏蔽膜33中較高的氮比例導致屏蔽膜33較高的屏蔽性質(zhì)。在由富氮TaN形成屏蔽膜33的情況下，所得的富氮TaN膜的厚度優(yōu)選為0. Inm至10nm?；蛘?，不形成屏蔽膜33，高功函數(shù)膜32可以以與屏蔽膜33相同的方式由富氮TaN 膜構(gòu)成(即，形成高功函數(shù)膜32，以便還用作屏蔽膜)，然后可以沉積導電材料13，以便與高功函數(shù)膜32接觸。進行與根據(jù)第一實施方式的圖IG至IM所示的相同的步驟。在圖IH所示的步驟中，使用抗蝕劑掩膜14對導電材料13、屏蔽膜33和高功函數(shù)膜32進行干刻蝕，以形成柵極15。在此，例示了這樣的情況柵絕緣層31未被刻蝕，而是保留在第一保護性絕緣膜8上?；蛘?，還可以刻蝕柵絕緣層31。如圖:3B所示，對SiC基板1進行熱處理。該熱處理在選自由惰性氣體、氮氣、氧氣、 氨氣、氫氣及其混合物組成的組的氣氛下在約550°C至約650°C下進行O至180秒。在此，例如，熱處理在N2氣氛下在60(TC進行60秒。如在第一實施方式中所述，通過熱處理使低功函數(shù)膜18形成為TaA13膜18a，以形成尖，從而降低電子供給層4和源極22之間以及電子供給層4和漏極23之間的接觸電阻。如下文所述，對于熱處理的溫度，Ta和Al之間的反應性在550°C或更高時增加，在650°C時最高，且令人滿意地保持在700°C。因此，熱處理的適當溫度為約550°C至約700°C，且優(yōu)選為如上文所述的約550°C至約650°C。在該變型中，在柵極15和高功函數(shù)膜32之間提供屏蔽膜33。屏蔽膜33的存在防止柵極15中的Al在熱處理過程中擴散至高功函數(shù)膜32。因此，對于柵絕緣層31，不形成柵極15的Al的尖，從而抑制了柵漏的發(fā)生。此外，屏蔽膜33的存在導致預定的淺的量子阱，而不使具有低功函數(shù)的Al擴散入柵絕緣層31的正上方部分。隨后，進行與根據(jù)第一實施方式的圖IN和10所示相同的步驟，以形成柵極15、源極22和漏極23的連接部分沈￡1、2乩和^c。隨后，進行形成例如上部層間絕緣層和線的步驟以形成根據(jù)該變型的MGaN/GaN HEMT0下面將描述某些實驗以檢查該變型的效果。[實驗1]在預定的毯狀(blanket)基板上形成熱氧化物膜(氧化硅膜)。在每一熱氧化物膜上形成Ta膜至約IOnm的厚度。隨后，在Ta膜上形成Al膜至約300nm的厚度。這樣，制造了樣品。在不同溫度下對這些樣品進行熱處理，然后將其通過X-射線衍射光譜(XRD)來表征。圖4示出了其結(jié)果。結(jié)果表明，在約550°C的熱處理溫度下觀察到TaAl3的峰。該實驗表明，在550°C至650°C下熱處理使得Ta和Al互相擴散，從而形成TaAl3膜。[實驗2]在實驗1的圖4中，研究了歸于TaAl3<101>的峰的強度和熱處理溫度之間的關系。 圖5示出了其結(jié)果。結(jié)果表明，在550°C或更高的熱處理溫度下歸于TaAl3<101>的峰的強度顯著增加。該實驗表明，在對作為接觸部分的源極22和漏極23進行熱處理的情況下，熱處理溫度優(yōu)選為550°C或更高。[實驗3]在不同溫度下對如實驗1中制造的樣品進行熱處理。測量每一熱處理的樣品的表面電阻。圖6示出了其結(jié)果。結(jié)果表明，熱處理使表面電阻增加。該實驗表明，熱處理使得 Ta和Al互相擴散。[實驗4]在毯狀基板上形成熱氧化物膜。在各自的熱氧化物膜上形成Ta膜、TaN膜、 Ta2N(富金屬)膜和TiN膜。此外，在每一 Ta膜、TaN膜、Ta2N膜和TiN膜上形成Al膜至約300nm的厚度，從而制造樣品。在不同的溫度下對樣品進行熱處理。測量每一熱處理的樣品的表面電阻。圖7示出其結(jié)果。結(jié)果表明，表面電阻增加的程度根據(jù)樣品而不同。Ta、 TaN和TiN分別具有4. 3eV,4. 6eV和4. 8eV的功函數(shù)。圖7表明，包含具有最高功函數(shù)的 TiN的樣品的表面電阻增加的程度最高，且TiN和Al很容易互相擴散。[實驗5]在毯狀基板上形成熱氧化物膜。在各自的熱氧化物膜上以不同的沉積條件形成 TaN膜。通過PVD在不同的DC功率水平下形成樣品的TaN膜，條件是沉積時間和隊分壓(N2/Ar+N2)被分別固定為約3秒和約60%。此外，在每一 TaN膜上形成Al膜至約300nm的厚度，從而制造樣品。在約600°C下對樣品進行熱處理。測量每一熱處理的樣品的表面電阻。圖8示出了其結(jié)果。眾所周知，在通過PVD形成TaN膜的情況下，DC功率的下降導致 TaN中氮比例的增加。同樣在該實驗中，在較低的DC功率水平制造富氮TaN膜。實驗結(jié)果表明，TaN中氮比例的增加導致表面電阻的降低，這意味著Al中雜質(zhì)含量的降低。這表明， TaN中較高的氮比例導致有效抑制與Al的反應，即對Al的更高屏蔽性質(zhì)。[實驗6]在毯狀基板上形成熱氧化物膜。在熱氧化物膜上形成TiN膜和富氮TaN。此外，在 TaN膜上形成Al膜至約300nm的厚度，從而制造樣品。作為對照樣品，在毯狀基板上形成熱氧化物膜。在各自的熱氧化物膜上形成TiN膜、TaN膜和TaN膜+富氮TaN膜。在每一膜上形成Al膜至約300nm的厚度。通過PVD在低至約IkW的DC功率下形成每一富氮TaN 膜至約Inm的厚度，條件是N2分壓(N2/Ar+N2)被固定為約60%。所得TaN膜具有非常高的氮含量。在約600°C下對樣品和對照樣品進行熱處理。測量每一樣品和對照樣品的表面電阻。圖9示出了其結(jié)果。其中富氮TaN膜被配置在TiN膜和Al膜之間的樣品具有低的表面電阻。這表明，富氮TaN膜防止TiN膜和Al膜混合。該實驗表明，富氮TaN膜對Al具有優(yōu)異的屏蔽性質(zhì)，且因此適于用作對Al的屏蔽膜。如上文所述，根據(jù)該變型，不通過剝離法，而是通過簡單的、不在任何圖案中產(chǎn)生缺陷的方法來形成AlGaN/GaN HEMT的柵極15、源極22和漏極23，從而簡單、可靠地制造具有優(yōu)異器件性質(zhì)的AWaN/GaN HEMT，其中防止了柵漏的發(fā)生。[第二實施方式]在該實施方式中，對于AlGaN/GaN HEMT，在形成柵極之前形成源極和漏極。注意， 使用相同的附圖標記來表示與第一實施方式中相同的組件。在該實施方式中，進行如第一實施方式圖IA至ID所示的步驟。如圖IOA所示，在第一保護性絕緣膜8上形成抗蝕劑掩膜41。將抗蝕劑涂覆在第一保護性絕緣膜8的整個表面上并通過光刻法處理，從而形成抗蝕劑掩膜41，其具有一對開口 41a和41b，所述開口露出第一保護性絕緣膜8上將要形成源極和漏極的部分。如圖IOB所示，在第一保護性絕緣膜8和保護層5中形成一對開口 40a和40b。用抗蝕劑掩膜41對第一保護性絕緣膜8和保護層5進行干刻蝕，以形成開口 40a 和40b。用含氟氣體(例如，CHF3、CF3和Ar的混合氣體)作為刻蝕氣體，在約1. 7Torr的壓力和例如約650W的RF功率下進行干刻蝕。通過干刻蝕在保護層5和第一保護性絕緣膜8 中形成部分地露出電子供給層4的表面的開口 40a和40b。電子供給層4的露出部分是將要形成源極和漏極的部分。在此，為了可靠地露出電子供給層4的表面部分，如圖所示，可以將電子供給層4的表面刻蝕(以在表面中形成淺的凹槽)。然后，通過灰化等除去抗蝕劑掩膜41。如圖IOC所示，在形成低功函數(shù)膜42之后，沉積導電材料43。低功函數(shù)膜42作為下層導電膜形成在第一保護性絕緣膜8上，以便覆蓋開口 40a 和40b的內(nèi)表面。通過沉積選自Al、Ti、富金屬TiN、Ta、富金屬TaN、Zr、富金屬TaC、NiSi2 和Ag之一使得沉積的膜具有約Inm至約IOOnm的厚度而形成低功函數(shù)膜42。在此，例如，通過PVD等，在例如IkW至IOkW的DC功率下沉積Ta膜至厚度為約lOnm，從而形成低功函數(shù)膜42。低功函數(shù)膜42的形成降低了電極材料與電子供給層4于柵極正下方的部分之間的屏障，從而形成具有低接觸電阻的源極和漏極。通過PVD等，在例如IkW至IOkW的DC功率下，將諸如Al的導電材料43沉積在低功函數(shù)膜42的整個表面上，使得所得的導電材料19的膜具有約300nm的厚度，且經(jīng)由低功函數(shù)膜42使開口 40a和40b填充有導電材料。如圖IOD所示，在導電材料43上形成抗蝕劑掩膜44。將抗蝕劑涂覆在導電材料43的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜44，其覆蓋導電材料43上將要形成源極漏極的部分。如圖IOE所示，形成源極45和漏極46。使用抗蝕劑掩膜44對導電材料43和低功函數(shù)膜42進行干刻蝕。在此，為了可靠地將源極和漏極彼此分離，如圖所示，可以進行刻蝕以露出第一保護性絕緣膜8的表面。該干刻蝕導致形成源極45和漏極46，其中經(jīng)由低功函數(shù)膜42使開口 40a和40b填充有導電材料43，且其從第一保護性絕緣膜8突出。然后，通過灰化等除去抗蝕劑掩膜44。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的源極45和漏極46。 在此，形成第一保護性絕緣膜8，然后形成源極45和漏極46，使得開口 40a和40b填充有導電材料43。第一保護性絕緣膜8的存在保護復合半導體層，從而使由例如源極和漏極形成過程中的干刻蝕對諸如電子供給層4的復合半導體層的損傷最小化。如上文所述，在該實施方式中，當形成源極45和漏極46時，使用第一保護性絕緣膜8進行光刻法和干刻蝕，而不采用剝離法。與剝離法不同，導電材料的一部分不會再沉積在SiC基板1上，且形成令人滿意的源極45和漏極46，而不損傷復合半導體層。在例如N2氣氛中，在約600°C對SiC基板1進行熱處理約60秒。如圖IOF所示，熱處理使得低功函數(shù)膜42中的Ta與導電材料43中的Al反應，使得低功函數(shù)膜42形成為TaAl3膜42a。熱處理導致在開口 40a和40b的底部(S卩，電子供給層4于源極45和漏極46正下方的部分)形成TaAl3膜42a的小的尖，從而降低電子供給層4和源極45之間以及電子供給層4和漏極46之間的接觸電阻。此外，Al具有低功函數(shù)。這也有助于降低接觸電阻。如圖IOG所示，形成第二保護性絕緣膜16。通過例如等離子體增強的CVD，在第一保護性絕緣膜8的整個表面上形成厚度為約300nm的絕緣膜(如氧化硅膜)，以便覆蓋源極45和漏極46，從而形成第二保護性絕緣膜16。在此，在第二保護性絕緣膜16的位于源極45和漏極46上方的部分上形成歸因于源極45和漏極46的突出部分的凸起。為了除去凸起，優(yōu)選通過例如CMP進行表面拋光。在這種情況下，將例如氧化硅膜等沉積至厚度為約500nm至約lOOOnm，然后通過CMP拋光氧化硅膜等的表面部分，使氧化硅膜等的厚度降低約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化并形成第二保護性絕緣膜16。在圖IOG中，示出了第二保護性絕緣膜16，其具有通過CMP平坦化的表面。對于形成第二保護性絕緣膜的方法，可以通過例如旋涂法代替等離子體增強的 CVD來形成氧化硅膜等，并將其進行固化處理以形成第二保護性絕緣膜。
15
如圖IOH所示，在第二保護性絕緣膜16上形成抗蝕劑掩膜47。將抗蝕劑涂覆在第二保護性絕緣膜16的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜47，其具有開口 47a，所述開口露出第二保護性絕緣膜16上將要形成柵極的部分。如圖101所示，對第二保護性絕緣膜16、第一保護性絕緣膜8和保護層5進行干刻蝕以形成開口 50。用含氟氣體(例如，CHF3、CF3*Ar的混合其它)作為刻蝕氣體，在約 1. 7Torr的壓力和例如約650W的RF功率下進行干刻蝕。通過該干刻蝕，在第二保護性絕緣膜16、第一保護性絕緣膜8和保護層5中形成部分地露出電子供給層4的表面的開口 50。 電子供給層4的露出部分是將要形成柵極的部分。在該實施方式中，如圖所示，對電子供給層4的表面也進行干刻蝕(以在表面中形成淺的凹槽)。這可以使耗盡層于柵極正下方延伸并形成淺的量子阱。即，于柵極正下方的2DEG的電子消除提供了常閉操作。然后，通過灰化等除去抗蝕劑掩膜47。如圖IOJ所示，在形成柵絕緣層48和高功函數(shù)膜49之后，沉積導電材料51。在第二保護性絕緣膜16上順序形成柵絕緣層48和高功函數(shù)膜49，以便覆蓋開口 50的內(nèi)表面。通過ALD等沉積例如厚度為例如約20nm的MO膜來形成柵絕緣層48。可以由TaO 膜或Hf、Ti或ττ的高介電常數(shù)(高-k)氧化物或氧氮化物膜替代AW膜來形成柵絕緣層 48?；蛘?，柵絕緣層48可以具有選自AW膜、TaO膜和高_k膜的兩種或更多種的層壓結(jié)構(gòu)。通過物理氣相沉積(PVD)等沉積例如厚度為例如約40nm的TaN膜來形成高功函數(shù)膜49。高功函數(shù)膜49的形成使得在柵極的正下方提供淺的量子阱，從而在門電壓為OV 時降低于柵極正下方的2DEG。通過PVD等將諸如Al的導電材料51沉積在高功函數(shù)膜49的整個表面上，使得所得的導電材料51的膜具有約20nm至約500nm(例如約400nm)的厚度，并且經(jīng)由柵絕緣層 48和高功函數(shù)膜49使開口 50填充有導電材料51。如圖IOK所示，在導電材料51上形成抗蝕劑掩膜52。將抗蝕劑涂覆在導電材料51的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜52，其覆蓋導電材料51上將要形成柵極的部分。如圖IOL所示，形成柵極53。使用抗蝕劑掩膜52對導電材料51、高功函數(shù)膜49和柵絕緣層48進行干刻蝕，從而形成柵極53，其中經(jīng)由柵絕緣層48和高功函數(shù)膜49使開口 50填充有導電材料51，并且其從第二保護性絕緣膜16突出。在此，可以對導電材料51和高功函數(shù)膜49進行干刻蝕， 在第二保護性絕緣膜16上留下柵絕緣層48。然后，通過灰化等除去抗蝕劑掩膜52。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的柵極53。在這種情況下，形成第一和第二保護性絕緣膜8和16，然后形成柵極53，使得開口 50填充有導電材料51。第一和第二保護性絕緣膜8和16的存在保護復合半導體層，從而使由例如柵極形成過程中的干刻蝕對諸如電子供給層4的復合半導體層的損傷最小化。如上文所述，在該實施方式中，當形成柵極53時，使用第一和第二保護性絕緣膜8和16進行光刻法和干刻蝕， 而不采用剝離法。與剝離法不同，導電材料的一部分不會再沉積在SiC基板1上，并且形成令人滿意的柵極53，而不損傷復合半導體層。在該實施方式中，在形成柵極53之前形成源極45和漏極46。因此，能夠在未形成柵極的狀態(tài)下進行熱處理以降低源極45和漏極46的接觸電阻。這樣，可以不形成如第一實施方式的變型中所述的對Al的屏蔽層，從而導致簡單的制造過程。如圖IOM所示，形成層間絕緣層24。通過例如等離子體增強的CVD，在第二保護性絕緣膜16的整個表面上形成厚度為約IOOOnm的絕緣膜(如氧化硅膜)，以覆蓋柵極53，從而形成層間絕緣層24。在此，在層間絕緣層M位于柵極53上方的部分上形成歸因于柵極53的突出部分的凸起。為了除去凸起，優(yōu)選通過例如化學機械拋光進行表面拋光。在這種情況下，沉積氧化硅膜等至厚度為約 IOOOnm至約1500nm，然后通過CMP將氧化硅膜等的表面部分拋光，以便將氧化硅膜等的厚度降低約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化并形成層間絕緣層M。在圖 IOM中，示出了層間絕緣層M，其具有通過CMP平坦化的表面。對于形成層間絕緣層的方法，可以通過例如旋涂法代替等離子體增強的CVD來形成氧化硅膜等并對其固化處理以形成層間絕緣層。如圖ION所示，形成柵極53的連接部分55a、源極45的連接部分55b以及漏極46 的連接部分55c。光刻法和干刻蝕處理第二保護性絕緣膜16和層間絕緣層對，從而形成開口 Ma、 54b和Mc，所述開口分別部分地露出柵極53、源極45和漏極46的表面。通過例如濺射法或電鍍法將諸如Al的導電材料沉積在層間絕緣層M上，使得開口 5^、54b和5 填充有導電材料。通過CMP拋光導電材料，使用層間絕緣層M的表面作為拋光終止層。這樣，使開口 5^、54b和5 填充有導電材料，以形成柵極53的連接部分 55a、源極45的連接部分55b以及漏極46的連接部分55c。隨后，進行形成例如上部層間絕緣層和線的步驟以形成根據(jù)該實施方式的MGaN/ GaN HEMT0根據(jù)該實施方式，不通過剝離法，而是通過簡單的、不在任何圖案中產(chǎn)生缺陷的方法形成AlGaN/GaN HEMT的柵極53、源極45和漏極46，從而簡單、可靠地制造具有優(yōu)異器件性質(zhì)的AWaN/GaN HEMT，其中防止了柵漏的發(fā)生。[第三實施方式]在該實施方式中，與第一實施方式類似地，描述了在形成源極和漏極之前形成柵極的情況。該實施方式的特征在于進行刻蝕以形成柵極、源極和漏極。注意，使用相同的附圖標記來表示與第一實施方式中等同的組件。在實施方式中，進行如第一實施方式的圖IA所示的步驟。隨后，如圖IlA所示，在保護層5中形成開口 60a、60b和60c。將抗蝕劑涂覆在保護層5的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜61，其具有開口 61a、61b和61c，所述開口露出保護層5上將要形成柵極、源極和漏極的部分。用抗蝕劑掩膜61對保護層5進行干刻蝕，以形成開口 61a、61b和61c。在干刻蝕中，使用氯氣作為刻蝕氣體。使用平行的板型刻蝕裝置、電子回旋共振(ECR)刻蝕裝置、 電感耦合等離子體(ICP)刻蝕裝置等。在例如使用平行的板型刻蝕裝置的情況下，25°C至1500C的基板溫度、IOmTorr至2Torr的壓力以及例如50W至500W的RF功率下進行刻蝕。 在例如使用ECR刻蝕裝置或ICP刻蝕裝置的情況下，在ImTorr至50mTorr的壓力和例如OW 至80W的偏置功率下進行刻蝕。通過干刻蝕在保護層5中形成露出電子供給層4的部分的開口 60a、60b和60c。 電子供給層4的露出部分是將要形成柵極的部分。在該實施方式中，如圖所示，刻蝕電子供給層4的表面(以在表面中形成淺的凹槽)。結(jié)果是，對于開口 61a，可以使耗盡層于柵極正下方延伸并形成淺的量子阱。即，于柵極正下方的2DEG的電子清除通過了常閉操作。在該實施方式中，例示了同時形成開口 60a、60b和60c的情況?；蛘撸鏖_口可以分別形成。也在這種情況下，如上文所述，當形成開口 60a時，對電子供給層4的表面進行干刻蝕。此外，為了可靠地刻蝕保護層5，還對于開口 60b和60c，優(yōu)選對電子供給層4的表面進行干刻蝕。然后，通過灰化等除去抗蝕劑掩膜61。在此，當形成開口 60a、60b和60c時，由于刻蝕，電子供給層4可能會受到物理損傷。物理損傷表明在電子供給層4中發(fā)生了原子間鍵合的斷裂。具體地，當在電子供給層 4的表面中形成淺凹槽的情況下，應當很小心。若電子供給層4被物理地損傷，則不會形成預定的量子阱，使得即使在施加門電壓時也不會形成2DEG。在該實施方式中，假定由干刻蝕對電子供給層4造成物理損傷，則進行熱處理以恢復該損傷。如圖IlB所示，對SiC基板1進行熱處理。在例如氮氣氛中，在約700°C至約 900°C下進行熱處理0至180秒?？梢酝ㄟ^所謂的0-秒退火(毫秒退火)來進行熱處理。 熱處理使得當形成開口 60a、60b和60c時由干刻蝕導致的電子供給層4中斷裂的原子間鍵合再結(jié)合，從而恢復物理損傷。如下文所述，使物理損傷充分恢復的溫度范圍為約700°C至約900°C。因此，該溫度范圍是用于熱處理的適當?shù)臏囟确秶Ｈ鐖DIlC所示，形成元件隔離結(jié)構(gòu)7。在保護層5上形成覆蓋元件有源區(qū)域并露出元件隔離區(qū)域的抗蝕劑掩膜。使用抗蝕劑掩膜將諸如Ar的雜質(zhì)離子-注入到延伸至保護層5、電子供給層4、電子傳輸層3、緩沖層2以及SiC基板1上部的元件有源區(qū)域中。在例如約IOOeV的加速度能量和例如約 l.OXK^/cm2的劑量下進行離子注入。通過離子注入形成元件隔離結(jié)構(gòu)7。在元件隔離結(jié)構(gòu)7中，AlN、GaN和AlGaN的晶體結(jié)構(gòu)被破壞以消除元件隔離結(jié)構(gòu)7中的2DEG ；因此，元件隔離結(jié)構(gòu)7用作絕緣區(qū)域。然后，通過灰化等除去抗蝕劑掩膜。由于，晶體結(jié)構(gòu)的破壞，元件隔離結(jié)構(gòu)7用作絕緣區(qū)域。因此，例如，若在形成元件隔離結(jié)構(gòu)7之后進行用于損傷恢復的熱處理，則元件隔離結(jié)構(gòu)7中斷裂的原子間鍵合也會再結(jié)合，從而消除原子隔離所需的絕緣。因此，在該實施方式中，在形成元件隔離結(jié)構(gòu)7之前進行用于損傷恢復的熱處理。這可以確保電子供給層4的損傷恢復和預定元件隔離結(jié)構(gòu) 7的形成。如圖IlD所示，形成第一保護性絕緣膜8。通過例如等離子體增強的CVD，在SiC基板1上方的整個表面上形成厚度為約 20nm至500nm(例如約300nm)的絕緣膜(例如氮化硅膜)，從而形成第一保護性絕緣膜8。 可以通過熱CVD或ALD代替等離子體增強的CVD來形成第一保護性絕緣膜8。此外，第一保護性絕緣膜8可以由氧化硅膜形成?；蛘撸谝槐Ｗo性絕緣膜8可以具有氮化硅膜和氧化硅膜的層壓結(jié)構(gòu)。如圖IlE所示，在第一保護性絕緣膜8上形成抗蝕劑掩膜62。將抗蝕劑涂覆在第一保護性絕緣膜8的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜62，其具有開口 62a，所述開口露出第一保護性絕緣膜8上將要形成柵極的部分。如圖IlF所示，通過無損傷刻蝕在第一保護性絕緣膜8上將要形成柵極的部分中形成開口 8a。如上文所述，在諸如MGaN/GaN HEMT的復合半導體器件中，若由刻蝕造成電子供給層4的物理損傷，則不會形成預定的量子阱，從而即使在施加門電壓時也不會形成2DEG。 因此，需要特別小心。在該實施方式中，為了在刻蝕第一保護性絕緣膜8時也防止對電子供給層4造成物理損傷，使用抗蝕劑掩膜62進行無損傷刻蝕。本文所用的無損傷刻蝕是所謂的各向同性刻蝕(isotropically etching)。采用特定條件下的濕刻蝕或各向同性干刻蝕。在進行濕刻蝕的情況下，使用含氟化學溶液作為刻蝕溶液。刻蝕溶液的實例包括含有0. -50%氫氟酸和50% -0. 水的混合溶液；以及含有0. -25%氫氟酸、 0. 1% -25%氟化銨和50% -99. 8%水的混合溶液。在進行干刻蝕的情況下，采用例如平行板型刻蝕法、ECR刻蝕法、ICP刻蝕法或下流刻蝕法。例如，在平行板型刻蝕法的情況下，在選自CF4、SF6, CHF3和含氟氣體的氣氛中，在約25°C至約200°C的基板溫度、IOmTorr至2Torr的溫度以及IOW至400W的RF功率下進行刻蝕。例如，在ECR刻蝕法的情況下，在選自CF4、SF6, CHF3和含氟氣體的氣氛中，在約 25°C至約200°C的基板溫度、ImTorr至ITorr的壓力以及5W至80W的RF功率下進行刻蝕。例如，在ICP刻蝕法的情況下，在選自CF4、SF6, CHF3和含氟氣體的氣氛中，在約 25°C至約200°C的基板溫度、ImTorr至50mTorr的壓力以及5W至80W的偏置功率下進行刻蝕。例如，在下流刻蝕法的情況下，在選自CF4、SF6和含氟氣體的氣氛中，在約25°C至約200°C的基板溫度、300mTorr至3Torr的壓力以及IOOW至1500W的功率下進行刻蝕。對第一保護性絕緣膜8進行無損傷刻蝕以在第一保護性絕緣膜8中形成開口 8a， 開口 8a的形狀為其中開口 8a的上部的直徑大于抗蝕劑掩膜62中的開口 6 的直徑且開口 8a的下部的直徑小于上部的直徑。開口 8a與開口 60a聯(lián)通以形成一個開口。盡管開口 60a的底部(即電子供給層4的凹槽(將要形成柵極之處))在開口 8a的底部露出，凹槽不被物理地損傷。因此，在電子傳輸層3和電子供給層4之間的界面附近形成預定的令人滿意的2DEG。然后，通過灰化等除去抗蝕劑掩膜62。如圖IlG所示，形成柵絕緣層63和高功函數(shù)膜64。在第一保護性絕緣膜8上形成柵絕緣層63和高功函數(shù)膜64以便覆蓋開口 8a和 60a的內(nèi)表面。通過ALD等沉積例如厚度為例如約20nm的MO膜而形成柵絕緣層63?？梢杂蒚aO膜或者Hf、Ti或Ir的高介電常數(shù)(高_k)氧化物或氧氮化物膜代替AW膜來形成柵絕緣層63?；蛘撸瑬沤^緣層63可以具有兩種或更多種選自AW膜、TaO膜和高_k膜的層壓結(jié)構(gòu)。在形成柵絕緣層63之后，可以在例如約550°C下進行熱處理約60秒。通過物理氣相沉積(PVD)等沉積例如厚度為例如約40nm的TaN膜而形成高功函數(shù)膜64。術語“高功函數(shù)膜”表示由功函數(shù)為4. 5eV或更高的導電材料構(gòu)成的膜。高功函數(shù)膜64的形成使得在柵極的正下方提供淺的量子阱，從而當門電壓為OV時在于柵極正下方降低2DEG。如圖IlH所示，在高功函數(shù)膜64上形成導電材料65。通過PVD等在高功函數(shù)膜64整個表面上沉積諸如Al的導電材料，使得所得的導電材料65的膜具有約20nm至約500nm(例如約400歷)的厚度，且經(jīng)由柵絕緣層63和高功函數(shù)膜64使開口 8a和60a填充有導電材料65。如圖IlI所示，在導電材料65上形成抗蝕劑掩膜66。將抗蝕劑涂覆在導電材料65的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜66，其覆蓋導電材料65上將要形成柵極的部分。如圖IlJ所示，形成柵極67。使用抗蝕劑掩膜66對導電材料65、高功函數(shù)膜64和柵絕緣層63進行干刻蝕。在此，為了可靠地形成柵極，如圖所示，可以進行刻蝕以露出第一保護性絕緣膜8的表面。干刻蝕導致形成柵極67，其中經(jīng)由柵絕緣層63和高功函數(shù)膜64使開口 8a和60a填充有導電材料65且其從第一保護性絕緣膜8突出。然后，通過灰化等除去抗蝕劑掩膜66。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的柵極67。在這種情況下，形成第一保護性絕緣膜8。然后形成柵極67，使得第一保護性絕緣膜8中的開口 8a 填充有導電材料65。第一保護性絕緣膜8的存在以及無損傷刻蝕防止形成柵極時對電子供給層4的物理損傷。如上文所述，在該實施方式中，當形成柵極67時，使用第一保護性絕緣膜8進行光刻法和無損傷刻蝕，而不采用剝離法。與剝離法不同，導電材料的一部分不會再沉積在SiC基板1上，且形成令人滿意的柵極67而不對復合半導體層造成物理損傷。如圖IlK所示，形成第二保護性絕緣膜16。通過例如等離子體增強的CVD，在第一保護性絕緣膜8的整個表面上形成厚度為約300nm的絕緣膜(例如氧化硅膜)，以便覆蓋柵極67，從而形成第二保護性絕緣膜16。在此，在第二保護性絕緣膜16位于柵極67上方的部分形成歸因于柵極67a的突出部分的凸起。為了除去凸起，優(yōu)選通過例如CMP進行表面拋光。在這種情況下，沉積氧化硅膜等至厚度為約500nm至約lOOOnm，然后通過CMP拋光氧化硅膜等的表面部分，以便將氧化硅膜等的厚度降低約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化并形成第二保護性絕緣膜 16。在圖IlK中，示于第二保護性絕緣膜16，其具有通過CMP平坦化的表面。對于形成第二保護性絕緣膜的方法，可以通過例如旋涂法代替等離子體增強的 CVD來形成氧化硅膜等，并對其進行固化處理以形成第二保護性絕緣膜。如圖IlL所示，在第二保護性絕緣膜16上形成抗蝕劑掩膜68。將抗蝕劑涂覆在第二保護性絕緣膜16的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜68，其具有一對開口 68a和68b，所述開口露出第二保護性絕緣膜16上將要形成源極和漏極的部分。在如圖IlM和IlN所示的步驟中，進行二階段刻蝕。如圖IlM所示，形成一對開口 69a和69b，從第二保護性絕緣膜16的表面延伸至第一保護性絕緣膜8的中間部分。通過干刻蝕，使用抗蝕劑掩膜68，從第二保護性絕緣膜16的表面至第一保護性絕緣膜8的中間部分形成開口 69a和69b。使用含氟氣體(例如，CHF3、CF3和Ar的混合氣體)作為刻蝕氣體，在約1. 7Torr的壓力和例如約650W的RF功率下進行干刻蝕，使得刻蝕在第一保護性絕緣膜8的中部停止。該干刻蝕導致形成開口 69a和69b，其各自經(jīng)過第二保護性絕緣膜16延伸至第一保護性絕緣膜8的中部，且第一保護性絕緣膜8留在開口 69a和 69b的各自底部。然后，通過灰化等除去抗蝕劑掩膜69。進行如圖IlM所示的干刻蝕，以便露出第一保護性絕緣膜8的中部。因此，第一保護性絕緣膜8留在開口 69a和69b的各自底部。這樣，干刻蝕不會對電子供給層4造成物理損傷。如圖IIN所示，形成抗蝕劑掩膜70。將抗蝕劑涂覆在第二保護性絕緣膜16的整個表面上，使得開口 69a和69b填充有抗蝕劑。將抗蝕劑通過光刻法處理，從而形成抗蝕劑掩膜70，其具有一對位于開口 69a和 69b中的開口 70a和70b，抗蝕劑掩膜70覆蓋第二保護性絕緣膜16和開口 69a和69b的內(nèi)側(cè)壁，且開口 70a和70b的各自直徑(寬度)小于相應的開口 69a和69b的直徑(寬度)。如圖110所示，通過無損傷刻蝕，在第一保護性絕緣膜8中形成一對開口 71a和 71b。對于諸如AlGaN/GaN HEMT的復合半導體器件，若通過刻蝕對電子供給層4造成物理損傷，則不會形成預定的量子阱，從而即使在施加門電壓時也不會形成2DEG。因此，需要特別小心。在該實施方式中，為了防止還在第一保護性絕緣膜8的刻蝕中對電子供給層4的物理損傷，使用抗蝕劑掩膜70進行無損傷刻蝕。在此所用的無損傷刻蝕是各向同性刻蝕。 采用特定條件下的濕刻蝕或各向同性干刻蝕。在進行濕刻蝕的情況下，可以使用與圖IlE中所述的無損傷刻蝕的濕刻蝕中所用的相同的刻蝕溶液。在進行干刻蝕的情況下，可以使用與圖IlF中所述的無損傷刻蝕的干刻蝕中相同的刻蝕裝置和刻蝕條件。對第一保護性絕緣膜8進行無損傷刻蝕，以在第一保護性絕緣膜8中形成開口 71a 和71b，開口 71a和71b各自具有這樣的形狀開口 71a和71b的各自上部的直徑大于抗蝕劑掩膜70中的開口 70a的直徑，且開口 71a和71b的各自下部的直徑小于上部的直徑。開口 71a和69a與開口 60b聯(lián)通，以形成一個開口。開口 71b和69b與開口 60c聯(lián)通，以形成一個開口。在開口 71a的底部露出開口 60b的底部，即電子供給層4的凹槽(將要形成源極之處)。在開口 71b的底部露出開口 60c的底部，即電子供給層4的凹槽(將要形成漏極之處)。由于無損傷刻蝕，這些凹槽未受到物理損傷。這樣，在電子傳輸層3和電子供給層 4之間的界面附近形成預定的令人滿意的2DEG。
然后，通過灰化等除去抗蝕劑掩膜70。如圖IlP所示，在形成低功函數(shù)膜72之后，沉積導電材料73。在第二保護性絕緣膜16上形成低功函數(shù)膜72作為下層導電膜，以便覆蓋其中一體地形成開口 60b、71a和69a的開口(稱為“開口 A”)的內(nèi)表面且覆蓋其中一體地形成開口 60c、71b和69b的開口(稱為“開口 B”)的內(nèi)表面。通過沉積選自Al、Ti、富金屬TiN、 Ta、富金屬TaN、Zr、富金屬I^aC、NiSi2和Ag之一，使得沉積的膜具有約Inm至約IOOnm的厚度而形成低功函數(shù)膜72。在此，例如通過PVD等在例如IkW至IOkW的DC功率下沉積Ta 膜至約IOnm的厚度，從而形成低功函數(shù)膜72。低功函數(shù)膜72的形成降低了電極材料與電子供給層4于柵極正下方的部分之間的屏障，從而形成具有低接觸電阻的源極和漏極。通過PVD等，在例如IkW至IOkW的DC功率下，將諸如Al的導電材料73沉積在低功函數(shù)膜72的整個表面上，使得所得的導電材料73的膜具有約300nm的厚度，且經(jīng)由低功函數(shù)膜72使開口 A和B填充有導電材料。如圖IlQ所示，在導電材料73上形成抗蝕劑掩膜74。將抗蝕劑涂覆在導電材料73的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜74，其覆蓋導電材料73上將要形成源極和漏極的部分。如圖IlR所示，形成源極75和漏極76。使用抗蝕劑掩膜74對導電材料73和低功函數(shù)膜72進行干刻蝕，從而形成源極75 和漏極76，其中經(jīng)由低功函數(shù)膜72使開口 A和B填充有導電材料73，且其從第二保護性絕緣膜16突出。然后，通過灰化等除去抗蝕劑掩膜74。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的源極75和漏極76。 在這種情況下，形成源極75和漏極76，使得開口 A和B填充有導電材料73。第一和第二保護性絕緣膜8和16的存在以及第一保護性絕緣膜8的無損傷刻蝕防止形成源極和漏極時對電子供給層4的物理損傷。如上文所述，在該實施方式中，當形成源極75和漏極76時，使用第一保護性絕緣膜8和16進行光刻法和無損傷刻蝕，而不采用剝離法。與剝離法不同， 導電材料的一部分不會再沉積在SiC基板1上，且形成令人滿意的源極75和令人滿意的漏極76，而不對電子供給層4造成物理損傷。在例如N2氣氛中，在約600°C下，對SiC基板1進行熱處理約60秒。如圖IlS所示，熱處理使得低功函數(shù)膜72中的Ta與導電材料73中的Al反應，從而使低功函數(shù)膜72形成為TaAl3膜72a。熱處理導致在開口 A和B的底部(S卩，電子供給層 4于源極75和漏極76正下方的部分)形成TaAl3膜72a的小的尖，從而降低電子供給層4 和源極75之間以及電子供給層4和漏極76之間的接觸電阻。此外，Al具有低功函數(shù)。這也有助于降低接觸電阻。如圖IlT所示，形成層間絕緣層24。通過例如等離子體增強的CVD，在第二保護性絕緣膜16的整個表面上形成厚度為約IOOOnm的絕緣膜(例如氧化硅膜)，以覆蓋源極75和漏極76，從而形成層間絕緣層24。 在此，在第二保護性絕緣膜16位于源極75和漏極76上方的部分上形成歸因于源極75和漏極76的突出部分的凸起。為了除去凸起，優(yōu)選通過例如化學機械拋光(CMP)進行表面拋光。在這種情況下，將氧化硅膜等沉積至厚度為約IOOOnm至約1500nm，然后通過CMP拋光氧化硅膜等的表面部分，從而使氧化硅膜等降低約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化并形成層間絕緣層對。在圖IlT中，示出層間絕緣層M，其具有通過CMP平坦化的表面。對于形成層間絕緣層的方法，可以通過例如旋涂法代替等離子體增強的CVD形成氧化硅膜等，并對其進行固化處理以形成層間絕緣層。如圖IlU所示，形成柵極67的連接部分77a、源極75的連接部分77b以及漏極76 的連接部分77c。通過光刻法和干刻蝕處理第二保護性絕緣膜16和層間絕緣層對，從而形成開口 76a、76b和76c，其部分地露出柵極67、源極75和漏極76的各自表面。.通過例如濺射或電鍍法將諸如Al的導電材料沉積在層間絕緣層M上，從而使開口 76a、76b和76c填充有導電材料。通過CMP拋光導電材料，使用層間絕緣層M的表面作為拋光終止層。這樣，使開口 76a、76b和76c填充有導電材料以形成柵極67的連接部分 77a、源極75的連接部分77b以及漏極76的連接部分77c。隨后，進行形成例如上部層間絕緣層和線的步驟，以形成根據(jù)該實施方式的 AlGaN/GaN HEMT。根據(jù)該實施方式，不通過剝離法，而是通過簡單的、不在任何圖案中產(chǎn)生缺陷的方法形成AlGaN/GaN HEMT的柵極67、源極75和漏極76，從而簡單、可靠地制造具有優(yōu)異器件性質(zhì)的 AlfeiN/feiN HEMT。 下文將描述某些實驗以檢查該變型的效果。[實驗1]對預定的毯狀基板(例如，圖12B所示的結(jié)構(gòu)(圖IA所示的結(jié)構(gòu)))進行等離子體感應損傷(plasma-induced damage)和熱處理(RTA處理)，從而形成樣品。在約700°C或約800°C下進行熱處理。如圖所示，在每一樣品上適當?shù)匦纬晒?Hg)電極。使用樣品評價 2DEG。圖12A示出其結(jié)果。通過C-V測量，使用Hg電極對2DEG進行評價。在測量C-V特性的情況下，當每一樣品表面周圍的電壓被維持在OV時，中央電極在OV具有電容。此外， 當施加負電壓時，在特定的電壓處消除了中央電極的電容。通常，電壓被稱為Vp。當2DEG 被物理損傷消除時，Vp向OV遷移。即，結(jié)果表明，已被約700°C或約800°C下的熱處理消除的2DEG得到了恢復。在約800°C下進行熱處理的樣品的恢復程度高于在約700°C下進行熱處理的樣品的恢復程度。[實驗2]在圖IA所示的結(jié)構(gòu)中形成寬度為約2 μ m(有效區(qū)域之間的距離)的元件隔離結(jié)構(gòu)(與圖IlC所示的元件隔離結(jié)構(gòu)7相同)。在其間提供有元件隔離結(jié)構(gòu)的結(jié)構(gòu)中形成如圖IlU所示的源極75和漏極76，從而制造樣品。當使用樣品施加IOV的接觸電壓時測量電流。圖13示出其結(jié)果。在圖13中，橫軸的熱處理(RTA)溫度表示形成源極75和漏極76 的熱處理溫度。結(jié)果表明，開始了通過熱處理引起的電子供給層4中原子間鍵合的輕微恢復。這說明，優(yōu)選在元件隔離結(jié)構(gòu)7的形成步驟之前進行用于如圖IlB所示的損傷恢復的熱處理。[實驗3]根據(jù)該實施方式，測量了用于測量接觸電阻的實際制造的圖案的電性質(zhì)。圖14示
23出其結(jié)果。該圖案具有100個電極的鏈。橫軸表示由鏈電阻除以電極數(shù)目而獲得的值。在圖14中，鏈電阻根據(jù)形成源極和漏極的熱處理溫度而變化。形成源極和漏極的較高溫度導致較低的接觸電阻。在該實施方式中，發(fā)現(xiàn)獲得了適當?shù)牡徒佑|電阻。[變型]下文將描述第三實施方式的變型。在該變型中，盡管公開了如在第三實施方式中那樣的MGaN/GaN HEMT的結(jié)構(gòu)和制造AlGaN/GaN HEMT的方法，該變型中的柵極的下層結(jié)構(gòu)略微不同于第三實施方式。注意，使用相同的附圖標記表示與第三實施方式中等同的組件。在該變型中，如第三實施方式中那樣進行如圖IA和圖IlA至IlF所示的步驟。如圖15A所示，形成柵絕緣層81、高功函數(shù)膜82和屏蔽膜83。在與圖IlH所示相同的步驟中，沉積導電材料65從而與屏蔽膜83接觸。在第一保護性絕緣膜8上形成柵絕緣層81、高功函數(shù)膜82和屏蔽膜83，以便覆蓋開口 8a和60a的內(nèi)表面。柵絕緣層81由選自Si、Al、Ti、Ta、Hf、La、Y和Ni之一的氧化物或氧氮化物膜形成?；蛘?，柵絕緣層81具有選自這些膜中的兩種或更多種的層壓結(jié)構(gòu)。在此，沉積例如AlO 膜至例如約Inm至約50nm的厚度，從而形成柵絕緣層81。通過沉積選自Au、Ni、Co、富氮TiN、富氮TaN、富碳TaC, Pt、W、Ru、Ni3Si和Pd之一，使得沉積的膜具有約Inm至約IOOnm的厚度而形成高功函數(shù)膜82。在此，例如沉積富氮 TiN至約20nm的厚度，從而形成高功函數(shù)膜82。通過使用PVD、ALD等沉積例如TaN膜使得TaN膜具有例如約0. Inm至約50nm的厚度而形成屏蔽膜83。在高功函數(shù)膜82和導電材料65之間提供屏蔽膜83。屏蔽膜83的存在防止導電材料65中的Al在隨后的步驟中在550°C至650°C下對SiC基板1進行熱處理時經(jīng)過柵絕緣層81到達電子供給層4于柵極正下方的部分。屏蔽膜83中較高的氮比例導致屏蔽膜 83較高的屏蔽性質(zhì)。在富氮TaN被形成為屏蔽膜83的情況下，所得的富氮TaN膜優(yōu)選具有 0. Inm至IOnm的厚度?；蛘?，不需形成屏蔽膜83，可以以與屏蔽膜83相同的方式，由富氮TaN膜形成高功函數(shù)膜82 ( S卩，形成高功函數(shù)膜82，也用作屏蔽膜)，然后可以沉積導電材料65，從而與高功函數(shù)膜82接觸。進行與根據(jù)第一實施方式的圖IlI至IlR所示相同的步驟。在如圖IlJ所示的步驟中，使用抗蝕劑掩膜66對導電材料65、屏蔽膜83、高功函數(shù)膜82和柵絕緣層81進行干刻蝕，以形成柵極67。如圖15B所示，對SiC基板1進行熱處理。該熱處理在選自由惰性氣體、氮氣、氧氣、氨氣、氫氣及其混合物組成的組的氣氛中在550°C至650°C下進行0至180秒。在此，例如，熱處理在隊氣氛中在約600°C下進行約60秒。如第一實施方式中所述，通過熱處理使低功函數(shù)膜72形成為TaAl3膜72a，以形成尖(spikes)，從而降低電子供給層4和源極75 之間以及電子供給層4和漏極76之間的接觸電阻。在該變型中，在柵極67和高功函數(shù)膜82之間提供屏蔽膜83。屏蔽膜83的存在防止柵極67中的Al在熱處理過程中擴散至高功函數(shù)膜82。因此，對于柵絕緣層81不形成柵極67的Al尖，從而抑制了柵漏的發(fā)生。此外，屏蔽膜83的存在導致預定的淺的量子阱，而不發(fā)生具有低功函數(shù)的Al擴散入柵絕緣層81的正上方部分。隨后依次進行與根據(jù)第一實施方式的圖IlT和IlU所述的相同的步驟，以形成柵極67、源極75和漏極76的連接部分77a、77b和77c。隨后，進行形成例如上部層間絕緣層(upper interlayer insulator)和線的步驟，以形成根據(jù)該變型的AWaN/GaN HEMT。根據(jù)該變型，不通過剝離法，而是通過簡單的、不在任何圖案中產(chǎn)生缺陷的方法形成AlGaN/GaN HEMT的柵極67、源極75和漏極76，從而簡單可靠地制造具有優(yōu)異器件性質(zhì)的MGaN/GaN HEMT，其中防止了柵漏的發(fā)生。[第四實施方式]在該實施方式中，對于MGaN/GaN HEMT，是在形成柵極之前形成源極和漏極。注意，使用相同的附圖標記來表示與第三實施方式中等同的組件。在該實施方式中，如第三實施方式那樣進行如圖IA和圖IlA至IlD所示的步驟。如圖16A所示，在第一保護性絕緣膜8上形成抗蝕劑掩膜91。將抗蝕劑涂覆在第一保護性絕緣膜8的整個表面上，并通過光刻法處理，從而形成抗蝕劑掩膜91，其具有一對開口 91a和91b，所述開口露出第一保護性絕緣膜8上將要形成源極和漏極的部分。如圖16B所示，通過無損傷刻蝕在第一保護性絕緣膜8上將要形成源極和漏極的部分中形成一對開口 8b和8c。無損傷刻蝕是所謂的各向同性刻蝕。采用特定條件下的濕刻蝕或各向同性干刻蝕。在進行濕刻蝕的情況下，可以使用與根據(jù)第三實施方式的圖IlF所示的無損傷刻蝕的濕刻蝕中所用的相同的刻蝕溶液。在進行干刻蝕的情況下，可以使用與根據(jù)第三實施方式的圖IlF所示的無損傷刻蝕的干刻蝕中相同的刻蝕裝置和刻蝕條件。對第一保護性絕緣膜8進行無損傷刻蝕，以便在第一保護性絕緣膜8中形成開口 8b和8c，開口 8b和8c各自具有這樣的形狀開口 8b和8c的各自上部的直徑大于抗蝕劑掩膜91中相應的開口 91a和91b的直徑，且開口 8b和8c的各自下部的直徑小于相應的上部的直徑。開口 8b和8c各自與相應的開口 60b和60c聯(lián)通以形成一個開口。在開口 8b的底部露出開口 60b的底部，即電子供給層4的凹槽(將要形成源極之處)。在開口 8c的底部露出開口 60c的底部，即電子供給層4的凹槽(將要形成漏極之處)。由于無損傷刻蝕， 這些凹槽未受到物理損傷。因此，在電子傳輸層3和電子供給層4之間的界面附近形成預定的令人滿意的2DEG。然后，通過灰化等除去抗蝕劑掩膜91。如圖16C所示，在形成低功函數(shù)膜92之后，沉積導電材料93。在第二保護性絕緣膜16上形成低功函數(shù)膜92作為下層導電膜，以便覆蓋開口 8b 和60b的內(nèi)表面以及其中一體地形成開口 8c和60c的開口的內(nèi)表面。通過沉積選自Al、 Ti、富金屬TiN、Ta、富金屬I^aN、Zr、富金屬I^aC、NiSi2和Ag之一，使得沉積的膜具有約Inm 至約IOOnm的厚度而形成低功函數(shù)膜92。在此，例如通過PVD等在例如IkW至IOkW的DC功率下沉積Ta膜至厚度為約lOnm，從而形成低功函數(shù)膜92。低功函數(shù)膜92的形成降低了電極材料與電子供給層4于柵極正下方的部分之間的屏障，從而形成具有低接觸電阻的源極和漏極。通過PVD等在例如IkW至IOkW的DC功率下將諸如Al的導電材料93沉積在低功函數(shù)膜92的整個表面上，使得所得的導電材料93的膜具有約300nm的厚度，且經(jīng)由低功函數(shù)膜92使開口汕和60b以及開口 8c和60c填充有導電材料。如圖16D所示，在導電材料93上形成抗蝕劑掩膜94。將抗蝕劑涂覆在導電材料93的整個表面上，并通過光刻法進行處理，從而形成抗蝕劑掩膜94，其覆蓋導電材料93上將要形成源極和漏極的部分。如圖16E所示，形成源極95和漏極96。使用抗蝕劑掩膜94對導電材料93和低功函數(shù)膜92進行干刻蝕，從而形成源極95 和漏極96，其中經(jīng)由低功函數(shù)膜92使開口 8b和60b以及開口 8c和60c填充有導電材料 93，且其從第二保護性絕緣膜16突出。然后，通過灰化等除去抗蝕劑掩膜94。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的源極95和漏極96。 在這種情況下，形成源極95和漏極96，使得開口 8b和60b以及開口 8c和60c填充有導電材料93。第一保護性絕緣膜8的存在和無損傷刻蝕防止形成源極和漏極時對電子供給層4 的物理損傷。如上文所述，在該實施方式中，當形成源極95和漏極96時，使用第一保護性絕緣膜8進行光刻法和無損傷刻蝕，而不采用剝離法。與剝離法不同，導電材料的一部分不會在SiC基板1上再沉積，且形成令人滿意的源極95和令人滿意的漏極96，而不會對電子供給層4造成物理損傷。在例如N2氣氛中，在約600°C下對SiC基板1進行熱處理約60秒。如圖16F所示，熱處理使得低功函數(shù)膜92中的Ta與導電材料93中的Al反應，從而使低功函數(shù)膜92形成為TaAl3膜92a。熱處理導致在開口 8b和60b以及開口 8c和60c 的底部(即電子供給層4于源極95和漏極96正下方的部分)形成TaAl3膜9 的小的尖， 從而降低電子供給層4和源極95之間以及電子供給層4和漏極96之間的接觸電阻。此外， Al具有低功函數(shù)。這也有助于降低接觸電阻。如圖16G所示，形成第二保護性絕緣膜16。通過例如等離子體增強的CVD，在第一保護性絕緣膜8的整個表面上形成厚度為約300nm的絕緣膜(如氧化硅膜)，以便覆蓋源極95和漏極96，從而形成第二保護性絕緣膜16。在此，在第二保護性絕緣膜16于源極95和漏極96上方的部分上形成歸因于源極 95和漏極96的突出部分的凸起。為了除去凸起，優(yōu)選通過例如CMP進行表面拋光。在這種情況下，將氧化硅膜等沉積至厚度為約500nm至約lOOOnm，然后通過CMP對氧化硅膜等的表面部分進行拋光，以便使氧化硅膜等的厚度降低約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化，并形成第二保護性絕緣膜16。在圖16G中，示出第二保護性絕緣膜16，其具有通過CMP平坦化的表面。對于形成第二保護性絕緣膜的方法，可以通過例如旋涂法代替等離子體增強的 CVD來形成氧化硅膜等，并對其進行固化處理以形成第二保護性絕緣膜。如圖16H所示，在第二保護性絕緣膜16上形成抗蝕劑掩膜110。
將抗蝕劑涂覆在第二保護性絕緣膜16的整個表面上，并通過光刻法進行處理，從而形成抗蝕劑掩膜110，其具有開口 110a，所述開口露出第二保護性絕緣膜16上將要形成柵極的部分。在如圖161和16J所示的步驟中，進行二階段刻蝕。如圖161所示，形成開口 90，以便從第二保護性絕緣膜16的表面延伸至第一保護性絕緣膜8的中部。在此，是形成開口 90以便延伸至第一保護性絕緣膜8表面的情況。通過干刻蝕，使用抗蝕劑掩膜110，從第二保護性絕緣膜16的表面至第一保護性絕緣膜8的中部形成開口 90。使用含氟氣體(例如，CHF3、CF3和Ar的混合氣體)作為刻蝕氣體，在約1. 7Torr的壓力和例如約650W的RF功率下進行干刻蝕，使得刻蝕在第一保護性絕緣膜8的表面終止。該干刻蝕導致形成經(jīng)過第二保護性絕緣膜16延伸至第一保護性絕緣膜8表面的開口 90，第一保護性絕緣膜8留在開口 90的底部。然后，通過灰化等除去抗蝕劑掩膜110。進行如圖161所示的干刻蝕，以便露出第一保護性絕緣膜8的表面。因此，第一保護性絕緣膜8留在開口 90的底部。這樣，干刻蝕不會對電子供給層4造成物理損傷。如圖16J所示，形成抗蝕劑掩膜97。將抗蝕劑涂覆在第二保護性絕緣膜16的整個表面上，使得開口 90填充有抗蝕劑。 將抗蝕劑通過光刻法進行處理，從而形成抗蝕劑掩膜97，其具有位于開口 90中的開口 97a， 抗蝕劑掩膜97覆蓋第二保護性絕緣膜16和開口 90的內(nèi)側(cè)壁，且開口 97a的直徑(寬度) 小于開口 90的直徑。如圖16K所示，通過無損傷刻蝕在第一保護性絕緣膜8中形成開口 98。此處所采用的無損傷刻蝕被稱為各向同性刻蝕。采用特定條件下的濕刻蝕或各向同性干刻蝕。在進行濕刻蝕的情況下，可以使用與根據(jù)第三實施方式的圖IlF中描述的無損傷刻蝕的濕刻蝕中所用的相同的刻蝕溶液。在進行干刻蝕的情況下，可以使用與根據(jù)第三實施方式的圖IlF中描述的無損傷刻蝕的濕刻蝕中相同的刻蝕裝置和刻蝕條件。對第一保護性絕緣膜8進行無損傷刻蝕，以在第一保護性絕緣膜8中形成開口 98， 開口 98具有這樣的形狀開口 98上部的直徑大于抗蝕劑掩膜97中的開口 97a的直徑，且開口 98下部的直徑小于上部的直徑。開口 98和開口 90與開口 60a聯(lián)通以形成一個開口。 在開口 98的底部露出開口 60a的底部，即電子供給層4的凹槽(將要形成柵極之處)。由于無損傷刻蝕，凹槽未受到物理損傷。因此，在電子傳輸層3和電子供應層4之間的界面附近形成預定的令人滿意的2DEG。然后，通過灰化等除去抗蝕劑掩膜97。如圖16L所示，形成柵絕緣層99和高功函數(shù)膜101。在第二保護性絕緣膜16上形成柵絕緣層99和高功函數(shù)膜101，以便覆蓋其中一體地形成開口 60a、90和98的開口(稱為“開口 C”)的內(nèi)表面。通過ALD等沉積例如厚度為例如約20nm的AW膜而形成柵絕緣層99。柵絕緣層 99可以由TaO膜或者肚、11或& 的高介電常數(shù)(高-k)氧化物或氧氮化物膜代替MO膜而形成。或者，柵絕緣層99可以具有選自AW膜、TaO膜和高-k膜中的兩種或更多種的層壓結(jié)構(gòu)。在形成柵絕緣層99之后，在例如約550°C進行熱處理約60秒。通過物理氣相沉積(PVD)等沉積例如厚度為例如約40nm的TaN膜而形成高功函數(shù)膜101。術語“高功函數(shù)膜”表示由功函數(shù)為4. MV或更高的導電材料構(gòu)成的膜。高功函數(shù)膜101的形成使得在柵極的正下方提供淺的量子阱，從而在門電壓為OV時在柵極的正下方降低2DEG。如圖16L所示，在高功函數(shù)膜101上形成導電材料102。通過PVD等將諸如Al的導電材料102沉積在高功函數(shù)膜101的整個表面上，使得所得的導電材料102的膜具有約20nm至約500nm(例如約400nm)的厚度并且經(jīng)由柵絕緣層99和高功函數(shù)膜101使開口 C填充有導電材料102。如圖16M所示，在導電材料102上形成抗蝕劑掩膜100。將抗蝕劑涂覆在導電材料102的整個表面上，并通過光刻法進行處理，從而形成抗蝕劑掩膜100，其覆蓋導電材料102上將要形成柵極的部分。如圖16N所示，形成柵極103。使用抗蝕劑掩膜100對導電材料102、高功函數(shù)膜101和柵絕緣層99進行干刻蝕。 在此，為了可靠地形成柵極，如圖所示，可以進行刻蝕以便露出第二保護性絕緣膜16的表面。干刻蝕導致形成柵極103，其中經(jīng)由柵絕緣層99和高功函數(shù)膜101使開口 C填充有導電材料102，且其從第二保護性絕緣膜16突出。然后，通過灰化等除去抗蝕劑掩膜100。在該實施方式中，通過光刻法和干刻蝕形成AlGaN/GaN HEMT的柵極103。在這種情況下，形成第一和第二保護性絕緣膜8和16，然后形成柵極102，使得開口 C填充有導電材料102。第一和第二保護性絕緣膜8和16的存在以及第一保護性絕緣膜8的無損傷刻蝕防止在柵極形成時對電子供給層4的物理損傷。如上文所述，在該實施方式中，當形成柵極103時，使用第一和第二保護性絕緣膜8和16進行光刻法和無損傷刻蝕，而不采用剝離法。與剝離法不同，導電材料的一部分不會在SiC基板1上再沉積，并形成令人滿意的柵極 103，而不對復合半導體層造成物理損傷。在該實施方式中，在形成柵極103之前形成源極95和漏極96。因此，能夠在未形成柵極的狀態(tài)下進行熱處理以降低源極95和漏極96的接觸電阻。這樣，可以不形成如第一實施方式的變型中所述的對Al的屏蔽層，從而導致簡單的制造過程。如圖160所示，形成層間絕緣層24。通過例如等離子體增強的CVD，在第二保護性絕緣膜16的整個表面上形成厚度為約IOOOnm的絕緣膜(例如氧化硅膜)以便覆蓋柵極103，從而形成層間絕緣層M。在此， 在層間絕緣層M于柵極103的上方部分上形成歸因于柵極103的突出部分的凸起。為了除去凸起，優(yōu)選通過例如化學機械拋光(CMP)進行表面拋光。在這種情況下，沉積氧化硅膜等至厚度為約IOOOnm至約1500nm，然后通過CMP對氧化硅膜等的表面部分進行拋光，從而使氧化硅膜等的厚度降低約IOOnm至約600nm，從而使氧化硅膜等的表面平坦化并形成層間絕緣層M。在圖160中，示出了層間絕緣層M，其具有通過CMP平坦化的表面。對于形成層間絕緣層的方法，可以通過例如旋涂法代替等離子體增強的CVD來形成氧化硅膜等，并對其進行固化處理以形成層間絕緣層。
如圖16P所示，形成柵極103的連接部分105a、源極95的連接部分10 以及漏極 96的連接部分105c。通過光刻法和干刻蝕處理第二保護性絕緣膜16和層間絕緣層對，從而形成開口 104a、104b和l(Mc，其分別部分地露出柵極103、源極95和漏極96的表面。通過例如濺射或電鍍法將諸如Al的導電材料沉積在層間絕緣層M上，使得開口 104a、104b和l(Mc填充有導電材料。通過CMP對導電材料進行拋光，使用層間絕緣層M的表面作為拋光終止層。這樣，使開口 104a、104b和l(Mc填充有導電材料以形成柵極103的連接部分105a、源極95的連接部分10 以及漏極96的連接部分105c。隨后，進行形成例如上部層間絕緣層和線的步驟以形成根據(jù)該實施方式的MGaN/ GaN HEMT0根據(jù)該實施方式，不通過剝離法，而是通過簡單的、不在任何圖案中產(chǎn)生缺陷的方法形成AlGaN/GaN HEMT的柵極103、源極95和漏極96，從而簡單可靠地制造具有優(yōu)異器件性質(zhì)的AWaN/GaN HEMT，其中防止了柵漏的形成。在每一第一至第四實施方式和變型中，作為復合半導體器件，例示了 AKiaN/GaN HEMT，其為氮化物半導體器件。然而，復合半導體器件不限于AlGaN/GaN HEMT。下文描述了包括AWaN和GaN的復合半導體器件之外的其它復合半導體器件的實例。(1)包括InAlN和AlN的復合半導體器件，InAlN和AlN是復合半導體材料。AlN 的點陣常數(shù)(lattice constant)小于InAlN的點陣常數(shù)。在這種情況下，使用InAlN作為電子傳輸層。使用AlN作為電子供給層。此外，使用例如具有高η-型雜質(zhì)濃度的Ii+-InAlN 作為保護層。(2)包括IniUGaN和AlN的復合半導體器件，InAlGaN和AlN是復合半導體材料。 AlN的點陣常數(shù)小于InMGaN的點陣常數(shù)。在這種情況下，使用InMGaN作為電子傳輸層。 使用AlN作為電子供給層。此外，使用例如具有高η-型雜質(zhì)濃度的Ii+-InMGaN作為保護層。(3)包括InAlN和InAlGaN的復合半導體器件。在InAlN和InAlGaN的情況下，通過調(diào)節(jié)其中的h、Al和( 比例來改變InAlN和 InAlGaN的點陣常數(shù)。可以通過調(diào)節(jié)In、Al和( 的比例使InAlN的點陣常數(shù)小于或大于 InAlGaN的點陣常數(shù)。在此，例示了其中InMGaN的點陣常數(shù)小于InAlN的點陣常數(shù)的情況。在這種情況下，使用InAlN作為電子傳輸層。使用InAKiaN作為電子供給層。此外，使用例如具有高η-型雜質(zhì)濃度的Ii+-InAlN作為保護層。(4)包括具有不同Al含量的AWaN材料的復合半導體器件。即使對于具有類似組成的復合半導體材料，不同組成比例也會導致不同的點陣常數(shù)。對于顯示不同點陣常數(shù)的一類復合半導體材料，例如在AKiaN的情況下，可以使用 Al0.3Ga0.7N和Altl. 5Ga0.5N。對于AlGaN，較高的Al含量導致較小的點陣常數(shù)。因此，Ala 5Ga0.5N 的點陣常數(shù)小于Ala3G^7N的點陣常數(shù)。在這種情況下，使用Ala 3Ga0.7N作為電子傳輸層。使用Ala 5Ga0.5N作為電子供給層。 此外，使用例如具有高η-型雜質(zhì)濃度的Ii+-Ala3Giia7N作為保護層。本文所述的所有實例和條件性語言旨在用于教學目的，以幫助讀者理解本發(fā)明和由本發(fā)明人為發(fā)展該領域而貢獻的概念，并且應當被解釋為不用于限定于這種具體描述的實例和條件。盡管已詳細描述了根據(jù)本發(fā)明的各方面的實施方式，應當理解，可以在不偏離本發(fā)明的精神和范圍下對其進行各種改變、替換和變更。
權(quán)利要求
1.制造復合半導體器件的方法，其包括 在基板上形成復合半導體層；在所述復合半導體層上形成第一絕緣膜；在所述第一絕緣膜中形成第一開口，所述第一開口被配置，使部分地露出所述復合半導體層；經(jīng)由至少柵絕緣層在所述第一絕緣膜上形成第一導電材料，使得所述第一開口填充有所述第一導電材料；在所述第一導電材料對應于所述第一開口的部分形成第一掩膜； 用所述第一掩膜處理至少所述第一導電材料以形成柵極； 在所述第一絕緣膜上形成第二絕緣膜，以覆蓋所述柵極；在至少所述第二絕緣膜和所述第一絕緣膜中形成一對第二開口，所述一對第二開口被配置，使部分地露出所述復合半導體層；在所述第二絕緣膜上形成至少第二導電材料，使得所述一對第二開口填充有所述第二導電材料；在第二導電材料對應于所述第二開口的部分上形成第二掩膜；以及使用所述第二掩膜處理至少所述第二導電材料以形成源極和漏極。
2.根據(jù)權(quán)利要求1的方法，其還包括在所述第一絕緣膜上形成第一導電膜，以覆蓋所述第一開口的內(nèi)表面，所述第一導電膜至少含有TaN，其中在所述第一導電膜上形成所述第一導電材料，并且在形成所述第一導電材料之后，對基板進行熱處理。
3.根據(jù)權(quán)利要求2所述的方法，其中所述第一導電膜中所含的TaN的N的組成比例大于所述第一導電膜中所含的TaN的Ta的組成比例。
4.根據(jù)權(quán)利要求1所述的方法，其還包括 形成功函數(shù)為4. 5eV或更高的第二導電膜，其中形成所述柵絕緣層和所述第二導電膜，以覆蓋所述第一開口的內(nèi)表面，并且所述第一導電材料經(jīng)由至少所述柵絕緣層和所述第二導電膜形成在所述第一絕緣膜上。
5.根據(jù)權(quán)利要求1的方法，其還包括形成第三導電膜以覆蓋所述第二開口的內(nèi)表面，所述第三導電膜的功函數(shù)為低于 4. 5eV,其中經(jīng)由設置在所述第二導電材料和所述第二絕緣膜之間的所述第三導電膜，在所述第二絕緣膜上形成所述第二導電材料，使得所述第二開口填充有所述第二導電材料。
6.制造復合半導體器件的方法，其包括 在基板上形成復合半導體層；在所述復合半導體層上形成第一絕緣膜；在所述第一絕緣膜中形成一對第一開口，所述一對第一開口被配置，使部分地露出所述復合半導體層；在所述第一絕緣膜上形成第一導電材料，使得所述第一開口填充有所述第一導電材料；在所述第一導電材料對應于所述第一開口的部分上形成第一掩膜； 用所述第一掩膜處理至少所述第一導電材料以形成源極和漏極； 在所述第一絕緣膜上形成第二絕緣膜以覆蓋所述源極和所述漏極； 在至少所述第二絕緣膜和所述第一絕緣膜中形成第二開口，所述第二開口被配置，使部分地露出所述復合半導體層；經(jīng)由至少柵絕緣層在所述第二絕緣膜上形成第二導電材料，使得所述第二開口填充有所述第二導電材料；在所述第二導電材料對應于所述第二開口的部分上形成第二掩膜；以及用所述第二掩膜處理至少所述第二導電材料以形成柵極。
7.根據(jù)權(quán)利要求6的方法，其中通過對所述第一絕緣膜進行各向同性刻蝕形成所述第一開口，且通過對所述第一絕緣膜進行各向異性刻蝕使不露出所述復合半導體層，然后對剩余的第一絕緣膜進行各向同性刻蝕，而形成所述第二開口。
8.根據(jù)權(quán)利要求7的方法，其中在所述第二絕緣膜上形成第三掩膜之后，用所述第三掩膜進行所述各向異性刻蝕，且其中在形成第四掩膜以覆蓋所述第二絕緣膜和經(jīng)過了所述各向異性刻蝕處理的側(cè)面之后，用所述第四掩膜進行所述各向同性刻蝕。
9.根據(jù)權(quán)利要求7的方法，其還包括在形成所述復合半導體層之后和形成所述第一絕緣膜之前，刻蝕對應于將要形成所述柵極、所述源極和所述漏極的復合半導體層表面部分；在刻蝕所述表面部分之后，對所述基板進行熱處理；以及在所述熱處理之后，在所述復合半導體層的元件隔離區(qū)域形成元件隔離結(jié)構(gòu)。
10.復合半導體器件，其包括 基板；形成在所述基板上的復合半導體層；形成在所述復合半導體層上的第一絕緣膜；形成在所述第一絕緣膜上的第二絕緣膜；以及各自形成在所述復合半導體層上的柵極、源極和漏極，其中所述柵極由經(jīng)由至少柵絕緣層填充有第一導電材料的第一開口形成，且所述第一開口形成在所述第一絕緣膜中且被配置，使部分地露出所述復合半導體層；并且其中所述源極和所述漏極由填充有至少第二導電材料的一對第二開口形成，且所述第二開口形成在至少所述第二絕緣膜和所述第一絕緣膜中且被配置，使部分地露出所述復合半導體層。
11.根據(jù)權(quán)利要求10的復合半導體器件，其還包括所述柵絕緣層上的第一導電膜，所述第一導電膜至少含有TaN， 其中所述柵極由經(jīng)由至少所述柵絕緣層和所述第一導電膜填充有第一導電材料的所述第一開口形成，并且所述第一導電膜與所述第一導電材料接觸。
12.根據(jù)權(quán)利要求10的復合半導體器件，其還包括所述柵絕緣層上的第二導電膜，所述第二導電膜的功函數(shù)為4. 5eV或更高， 其中所述柵極由經(jīng)由至少所述柵絕緣層和所述第二導電膜填充有所述第一導電材料的所述第一開口形成。
13.根據(jù)權(quán)利要求10的復合半導體器件，其中所述第二導電膜含有TaN，且其中所述第二導電膜中所含的TaN中的N的組成比例大于所述第二導電膜中所含的 TaN中的I1a的組成比例。
14.復合半導體器件，其包括 基板；形成在所述基板上的復合半導體層；形成在所述復合半導體層上的第一絕緣膜；形成在所述第一絕緣膜上的第二絕緣膜；以及各自形成在所述復合半導體層上的柵極、源極和漏極，其中所述源極和所述漏極由填充有至少第一導電材料的一對第一開口形成，且所述第一開口形成在所述第一絕緣膜中且被配置，使部分地露出所述復合半導體層，并且其中所述柵極由經(jīng)由至少柵絕緣層填充有第二導電材料的第二開口形成，且所述第二開口形成在至少所述第二絕緣膜和所述第一絕緣膜中并被配置，使部分地露出所述復合半導體層。
15.根據(jù)權(quán)利要求10的復合半導體器件，其中所述第一開口具有這樣的形狀所述第一開口上部的直徑大于所述第一開口下部的直徑，且其中每一所述第二開口包括上部開口部分和下部開口部分，所述上部開口部分與所述下部開口部分互連，所述上部開口部分被配置，使其通過所述第二絕緣膜且不露出所述復合半導體層，所述下部開口部分形成在剩余的第一絕緣膜中且被配置，使露出所述復合半導體層，并且所述下部開口部分的直徑小于所述上部開口部分的直徑。
全文摘要
復合半導體器件，其包括基板；形成在基板上的復合半導體層；形成在復合半導體層上的第一絕緣膜；形成在第一絕緣膜上的第二絕緣膜；以及各自形成在復合半導體層上的柵極、源極和漏極，其中柵極由經(jīng)由至少柵絕緣層填充有第一導電材料的第一開口形成，且第一開口形成在第一絕緣膜中且被配置，使部分地露出復合半導體層，并且其中源極和漏極由填充有至少第二導電材料的一對第二開口形成，且第二開口形成在至少第二絕緣膜和第一絕緣膜中并被配置，使部分地露出復合半導體層。
文檔編號H01L21/335GK102237405SQ20111012218
公開日2011年11月9日 申請日期2011年5月6日 優(yōu)先權(quán)日2010年5月7日
發(fā)明者伊藤哲也, 佐藤俊哉, 佐藤勇一, 加藤睦, 渡邊芳孝, 溫井健司, 秋山深一, 細田勉, 藤澤洋一 申請人:富士通半導體股份有限公司