專利名稱：一種液晶顯示裝置及其驅(qū)動方法
一種液晶顯示裝置及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示裝置及其驅(qū)動方法，尤其是涉及一種可以插入黑畫面的 液晶顯示裝置及其驅(qū)動方法。
背景技術(shù)：
隨著高清電視時代的來臨，液晶顯示裝置的應(yīng)用越來越普及，液晶顯示裝置利用 電場控制液晶分子旋轉(zhuǎn)而產(chǎn)生不同的透光率從而顯示圖像。液晶顯示裝置包括位于下基板 的陣列基板和位于上基板的彩色濾光片基板，其中陣列基板包括用于驅(qū)動該液晶顯示裝置 的驅(qū)動電路。圖1是現(xiàn)有技術(shù)液晶顯示裝置之陣列基板70的電路方塊圖，如圖1所示，陣列 基板70包括源極驅(qū)動器701 (source driver)，柵極驅(qū)動器702 (gate driver)，多條掃 描線XLl、XL2、· · ·、XLn(n > 2)，多條數(shù)據(jù)線YLl、YL2、· · ·、YLm(m > 2)，多個薄膜晶體管 (TFT) 703，多個液晶電容704，以及多個存儲電容705 ；柵極驅(qū)動器702與多條掃描線XLl、
XL2.....XLn連接，用于對陣列基板70上的掃描線XLl到XLn進行驅(qū)動；源極驅(qū)動器與多
條數(shù)據(jù)線11、YL2.....YLm連接，用于對液晶顯示裝置之陣列基板70上的數(shù)據(jù)線YLl到
YLm進行驅(qū)動。其中薄膜晶體管703包括一柵極、一源極和一汲極，柵極與掃描線連接，源極與數(shù) 據(jù)線連接，汲極與液晶電容704連接。液晶電容704由一畫素電極、一共通電極和液晶層構(gòu) 成，其中液晶層夾置于該畫素電極和共通電極之間。在正常工作時，柵極驅(qū)動器702將控制信號(高電平信號)依序輸入給掃描線
XLU XL2.....XLn,從而打開對應(yīng)的薄膜晶體管703，與此同時源極驅(qū)動器701將數(shù)據(jù)信號
經(jīng)由數(shù)據(jù)線11、YL2.....YLm輸入給相應(yīng)的畫素電極，當(dāng)薄膜晶體管703截止后，畫素電
極進入電壓保持(holding)。其中畫素電極與共通電極形成一電場，利用該電場控制液晶層 中液晶分子的旋轉(zhuǎn)而產(chǎn)生不同透光率，由此實現(xiàn)了畫面顯示。然而，由于上述液晶電容704中液晶層的液晶分子的材料特性(介電常數(shù)，黏度， 彈性模量)和液晶顯示裝置的電壓保持型驅(qū)動方式，會使得上述液晶顯示裝置在顯示動態(tài) 畫面時有拖影問題。為了克服上述顯示動態(tài)畫面拖影問題，現(xiàn)有技術(shù)結(jié)合上述液晶顯示裝置揭示了一 種插入黑畫面(black frame)的驅(qū)動方法。其一般是通過提高圖框(Frame)的頻率來將黑 畫面插入上一圖框正常畫面與下一圖框正常畫面之間，然而，通過提高圖框頻率來插入黑 畫面數(shù)據(jù)信號的方法縮短了每一圖框中薄膜晶體管的充電時間(charging time)，從而會 縮短數(shù)據(jù)信號輸入給畫素電極的時間，因而容易造成畫素電極充電不足的問題，進而影響 我們想要顯示的畫面。

發(fā)明內(nèi)容為了克服現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種液晶顯示裝置的陣列基板及其驅(qū)動方法。本發(fā)明提供一種液晶顯示裝置之陣列基板，包括第一畫素，第二畫素，第三畫素 和第四畫素。其中，第一畫素包括第一液晶電容和第一存儲電容，其中第一液晶電容一端 和第一存儲電容一端相連，第一液晶電容另一端和第一存儲電容另一端相連且連接到共通 電壓Vcom端；第一顯示薄膜晶體管，第一顯示薄膜晶體管的源極連接至一數(shù)據(jù)線，汲極連 接第一液晶電容的一端和第一存儲電容的一端，柵極連接至第二掃描線；第一插黑薄膜晶 體管，第一插黑薄膜晶體管的源極連接第一插黑電壓輸入端，汲極連接上述第一液晶電容 的一端和第一存儲電容的一端，并且也連接到第一顯示薄膜晶體管的汲極，柵極連接至第 四掃描線。第二畫素包括第二液晶電容和第二存儲電容，其中第二液晶電容一端和第二存 儲電容一端相連，第二液晶電容另一端和第二存儲電容另一端相連且連接到共通電壓Vcom 端；第二顯示薄膜晶體管，第二顯示薄膜晶體管的源極連接至數(shù)據(jù)線，汲極連接上述第二液 晶電容的一端和第二存儲電容的一端，柵極連接至第三掃描線；第二插黑薄膜晶體管，第二 插黑薄膜晶體管的源極連接第二插黑電壓輸入端，汲極端連接第二液晶電容的一端和第二 存儲電容的一端，并且也連接到第二顯示薄膜晶體管的汲極，柵極連接至第一掃描線。第三 畫素包括第三液晶電容和第三存儲電容，其中第三液晶電容一端和第三存儲電容一端相 連，第三液晶電容另一端和第三存儲電容另一端相連且連接到共通電壓Vcom端；第三顯示 薄膜晶體管，第三顯示薄膜晶體管的源極連接至數(shù)據(jù)線，汲極連接上述第三液晶電容的一 端和第三存儲電容的一端，柵極連接至第四掃描線；第三插黑薄膜晶體管，第三插黑薄膜晶 體管的源極連接一第三插黑電壓輸入端，汲極連接上述第三液晶電容的一端和第三存儲電 容的一端，并且也連接到第三顯示薄膜晶體管的汲極，柵極連接至第六掃描線。第四畫素包 括第四液晶電容和第四存儲電容，其中第四液晶電容一端和第四存儲電容一端相連，第四 液晶電容另一端和第四存儲電容另一端相連且連接到共通電壓Vcom端；第四顯示薄膜晶 體管，第四顯示薄膜晶體管的源極連接至該數(shù)據(jù)線，汲極連接上述第四液晶電容的一端和 第四存儲電容的一端，柵極連接至第五掃描線；第四插黑薄膜晶體管，第四薄膜晶體管的源 極連接第四插黑電壓輸入端，汲極連接該第四液晶電容的一端和該第四存儲電容的一端， 并且也連接到第四顯示薄膜晶體管的汲極，柵極連接至該第三掃描線。在本發(fā)明之一實施例中，陣列基板更包括一插黑輔助線，該插黑輔助線與該數(shù)據(jù) 線間隔設(shè)置。插黑輔助線包括奇數(shù)插黑輔助線和偶數(shù)插黑輔助線，奇數(shù)插黑輔助線連接到 第一及第三插黑電壓輸入端，偶數(shù)插黑輔助線連接到該第二及第四插黑電壓輸入端。在本發(fā)明之一實施例中，奇數(shù)插黑輔助線和偶數(shù)插黑輔助線系連接共通電壓Vcom 端。在本發(fā)明之一實施例中，奇數(shù)插黑輔助線和偶數(shù)插黑輔助線系連接高電平或低電 平端。在本發(fā)明之一實施例中，陣列基板還包括一共通線，該共通線被分別連接至該第 一、第二、第三和第四插黑電壓輸入端。在本發(fā)明之一實施例中，第一插黑電壓輸入端連接至所述的第四掃描線，該第二 插黑電壓輸入端連接所述的第一掃描線，第三插黑電壓輸入端連接至所述的第六掃描線， 第四插黑電壓輸入端連接至所述的第三掃描線。本發(fā)明還提供一種液晶顯示裝置之陣列基板的驅(qū)動方法，包括在第一時序期間，依序驅(qū)動多數(shù)條第二掃描線以開啟對應(yīng)的薄膜晶體管，因此，第一像素的第一液晶電容被 充入正常電壓，同時，第三像素的第三液晶電容被充入黑電壓；在第二時序期間，依序驅(qū)動 多數(shù)條第三掃描線以開啟對應(yīng)的薄膜晶體管，因此，第二像素的第二液晶電容被充入正常 電壓，同時，第四像素的第四液晶電容被充入插黑電壓；在第三時序期間，依序驅(qū)動多數(shù)條 第四掃描線以開啟對應(yīng)的薄膜晶體管，因此，第三像素的第三液晶電容被充入正常電壓，同 時，第一像素的第一液晶電容被充入插黑電壓；在第四時序期間，依序驅(qū)動多數(shù)條第五掃描 線以開啟對應(yīng)的薄膜晶體管，因此，第四像素的第四液晶電容被充入正常電壓，同時，第二 像素的第二液晶電容被充入插黑電壓。在本發(fā)明之一實施例中，第一時序期間、第二時序期間、第三時序期間和該第四時 序期間的總和等于16. 67毫秒。在本發(fā)明之一實施例中，第一時序期間、第二時序期間、第三時序期間和第四時序 期間的時間實質(zhì)上相等。根據(jù)以上所述，本發(fā)明在一個像素中設(shè)置兩個薄膜晶體管，一個薄膜晶體管用來 控制正常顯示電壓的充入，另外一個薄膜晶體管用來控制插黑電壓的充入，而且，在對一個 像素進行正常電壓充入時，同時對另外一個像素充入插黑電壓。并且，在本發(fā)明的液晶顯示 裝置之陣列基板的驅(qū)動方法中，在一個圖框的一半時間像素保持為正常顯示電壓，在另外 一半時間像素保持為插黑電壓，因此本發(fā)明實現(xiàn)插入黑畫面的同時不需要增加頻率，因此， 本發(fā)明的液晶顯示裝置一個圖框的時間沒有減少，因此，總的充電時間(charging time)也 不會減少，因此不會出現(xiàn)前案提到的畫素充電時間不足的問題。另外，由于本發(fā)明實現(xiàn)插入 了黑畫面，因此本發(fā)明的液晶顯示裝置不會出現(xiàn)顯示動態(tài)畫面拖影的問題。

圖1是現(xiàn)有技術(shù)液晶顯示裝置之陣列基板的電路方塊圖。圖2是本發(fā)明第一實施例液晶顯示裝置之陣列基板的電路結(jié)構(gòu)示意圖。圖3為本發(fā)明第一實施例一個畫素單元的詳細電路圖。圖4是本發(fā)明第一實施例液晶顯示裝置之陣列基板驅(qū)動方法的流程圖。圖5是本發(fā)明第一實施例液晶顯示裝置之陣列基板的驅(qū)動波形圖。圖6a是在第一時序期間像素的充電效果圖。圖6b是在第二時序期間像素的充電效果圖。圖6c是在第三時序期間像素的充電效果圖。圖6d是在第四時序期間像素的充電效果圖。圖7是本發(fā)明第二實施例液晶顯示裝置之陣列基板的電路結(jié)構(gòu)示意圖。圖8是本發(fā)明第二實施例一個畫素單元的詳細電路圖。圖9是本發(fā)明第三實施例液晶顯示裝置之陣列基板的電路結(jié)構(gòu)示意圖。圖10是本發(fā)明第三實施例一個畫素單元的詳細電路圖。
具體實施方式下面結(jié)合附圖和實施例對本發(fā)明進行詳細說明。第一實施例
請參閱圖2，圖2是本發(fā)明第一實施例液晶顯示裝置之陣列基板10的電路結(jié)構(gòu) 示意圖。該陣列基板10包括柵極驅(qū)動器102，源極驅(qū)動器101，多數(shù)條相互平行的掃描線 SLO，SLl，SL2，· · ·，SMn-I (η為正整數(shù))，多數(shù)條相互平行的數(shù)據(jù)線DLl，DL2，...，DLm(m 為正整數(shù))，多數(shù)條相互平行的插黑輔助線Yl，Y2，. . .，Ym，包含第一畫素P1、第二畫素P2、 第三畫素P3和第四畫素P4的多數(shù)個畫素單元，以及一黑電壓端107。其中，多數(shù)條掃描線 SLO, SLl,... , SL4n-l連接到柵極驅(qū)動器102，用來傳輸柵極驅(qū)動器102輸出的控制信號電 壓；多數(shù)條數(shù)據(jù)線DL1，DL2，...，DLm連接到源極驅(qū)動器101，用來傳輸源極驅(qū)動器101輸
出的正常畫面顯示電壓；多數(shù)條插黑輔助線Yl、Y2.....Ym分為奇數(shù)插黑輔助線Yl、Y3、
Y5,...和偶數(shù)插黑輔助線Y2、Y4、Y6、...，都連接到一黑電壓端107，用來傳輸黑電壓端
107輸出的插黑畫面所需要的插黑電壓，而且，插黑輔助線Y1、Y2.....Ym和數(shù)據(jù)線DL1，
DL2，· · ·，DLm互相平行并且交替排列，且兩者分別與掃描線SLO, SLl, · · ·，SL4n-l交叉設(shè) 置且電性絕緣；畫素單元的第一畫素P1、第二畫素P2、第三畫素P3和第四畫素P4分別由掃 描線與數(shù)據(jù)線和插黑輔助線所圍成，并且第一畫素P1、第二畫素P2第三畫素P3和第四畫素 P4分別與掃描線、數(shù)據(jù)線和插黑輔助線相連。由第一畫素P1、第二畫素P2、第三畫素P3和第四畫素P4構(gòu)成的多個畫素單元的 電路連接關(guān)系相似，因此，以下將以一個畫素單元為例詳細說明其電性連接關(guān)系。圖3為掃 描線SL4i+l (定義為第二掃描線)、掃描線SL4i+2 (定義為第三掃描線)、SL4i+3 (定義為第 四掃描線)、SL4i+4 (定義為第五掃描線)、數(shù)據(jù)線DLj、插黑輔助線Yj和插黑輔助線Yj+1 (i 為自然數(shù)，j為正整數(shù))所圍成的一個畫素單元的詳細電路圖，且掃描線SL4i (定義為第一 掃描線)為位于掃描線SL4i+l前面的一條掃描線且與之相鄰，掃描線SL4i+5 (定義為第六 掃描線)為位于掃描線SL4i+4后面的一條掃描線且與之相鄰。請合并參閱圖2和圖3，在 本實施例中，第一畫素Pl和第三畫素P3為數(shù)據(jù)線DLj左邊的畫素，第二畫素P2和第四畫 素P4為數(shù)據(jù)線DLj右邊的畫素(參閱圖3)，但是，本發(fā)明不限于此，第一畫素Pl和第三畫 素P3為數(shù)據(jù)線DLj右邊的畫素，第二畫素P2和第四畫素P4為數(shù)據(jù)線DLj左邊的畫素也可 以。第一畫素Pl包括第一液晶電容104、第一存儲電容105、第一顯示薄膜晶體管 103a，第一插黑薄膜晶體管103b，以及一第一插黑電壓輸入端106。其中，第一液晶電容104 的一端與第一存儲電容105的一端相連，且共同連接到第一顯示薄膜晶體管103a和第一插 黑薄膜晶體管10北，第一液晶電容104的另外一端與第一存儲電容105的另外一端相連，且 該相連的另一端共同連接到一共通電壓Vcom端。第一顯示薄膜晶體管103a的柵極連接到 掃描線SL4i+l，源極連接到數(shù)據(jù)線DLj，汲極連接到第一液晶電容104和第一存儲電容105 共同相連的一端。第一插黑薄膜晶體管10 的柵極連接到掃描線SL4i+3，源極連接到第 一插黑電壓輸入端106，汲極與第一顯示薄膜晶體管103a的汲極相連，其共同連接到第一 液晶電容104和第一存儲電容105共同相連的一端。第一插黑電壓輸入端106與插黑輔助 線Yj相連，以傳遞插黑輔助線Yj上傳遞的插黑電壓到第一插黑薄膜晶體管10 的汲極。 另外，在本實施例中，奇數(shù)插黑輔助線包括插黑輔助線Yj，偶數(shù)插黑輔助線包括插黑輔助線 Yj+1。第二畫素P2包括第二液晶電容204、第二存儲電容205、第二顯示薄膜晶體管203a 和第二插黑薄膜晶體管20北，以及一第二插黑電壓輸入端206。其中，第二液晶電容204的一端與第二存儲電容205的一端相連，且共同連接到第二顯示薄膜晶體管203a和第二插黑 薄膜晶體管20北，第二液晶電容204的另外一端與第二存儲電容205的另外一端相連，且該 相連的另一端共同連接到一共通電壓Vcom端。第二顯示薄膜晶體管203a的柵極連接到掃 描線SL4i+2，源極連接到數(shù)據(jù)線DLj，汲極連接到第二液晶電容204和第二存儲電容205共 同相連的一端。第二插黑薄膜晶體管20 的柵極連接到掃描線SL4i，源極連接到第二插黑 電壓輸入端206，汲極與第二顯示薄膜晶體管203a的汲極相連，其共同連接到第二液晶電 容204和第二存儲電容205共同相連的一端。第二插黑電壓輸入端206與插黑輔助線Yj+1 相連，以傳遞插黑輔助線Yj+Ι上傳遞的插黑電壓到第二插黑薄膜晶體管20 的汲極。第三畫素P3包括第三液晶電容304、第三存儲電容305、第三顯示薄膜晶體管 303a,第三插黑薄膜晶體管30北，以及一第三插黑電壓輸入端306。其中，第三液晶電容304 的一端與第三存儲電容305的一端相連，且共同連接到第三顯示薄膜晶體管303a和第三插 黑薄膜晶體管30北，第三液晶電容304的另外一端與第三存儲電容305的另外一端相連，且 該相連的另一端共同連接到一共通電壓Vcom端。第三顯示薄膜晶體管303a的柵極連接到 掃描線SL4i+3，源極連接到數(shù)據(jù)線DLj，汲極連接到第三液晶電容304和第三存儲電容305 共同相連的一端。第三插黑薄膜晶體管30 的柵極連接到掃描線SL4i+5，源極連接到第三 插黑電壓輸入端306，汲極與第三顯示薄膜晶體管303a的汲極相連，其共同連接到第三液 晶電容304和第三存儲電容305共同相連的一端。第三插黑電壓輸入端306與插黑輔助線 Yj相連，以傳遞插黑輔助線Yj上傳遞的插黑電壓到第三插黑薄膜晶體管30 的汲極。第四畫素P4包括第四液晶電容404、第四存儲電容405、第四顯示薄膜晶體管403a 和第四插黑薄膜晶體管40北，以及一第四插黑電壓輸入端406。其中，第四液晶電容404的 一端與第四存儲電容405的一端相連，且共同連接到第四顯示薄膜晶體管403a和第四插黑 薄膜晶體管40北，第四液晶電容404的另外一端與第四存儲電容405的另外一端相連，且 該相連的另一端共同連接到一共通電壓Vcom端。第四顯示薄膜晶體管403a的柵極連接到 掃描線SL4i+4，源極連接到數(shù)據(jù)線DLj，汲極連接到第四液晶電容404和第四存儲電容405 共同相連的一端。第四插黑薄膜晶體管40 的柵極連接到掃描線SL4i+2，源極連接到第 四插黑電壓輸入端406，汲極與第四顯示薄膜晶體管403a的汲極相連，其共同連接到第四 液晶電容404和第四存儲電容405共同相連的一端。第四插黑電壓輸入端406與插黑輔助 線Yj+Ι相連，以傳遞插黑輔助線Yj+Ι上傳遞的插黑電壓到第四插黑薄膜晶體管40 的汲 極。繼續(xù)結(jié)合圖2和圖3，柵極驅(qū)動器102通過掃描線SL4i、SL4i+l、SL4i+2、SL4i+3、 SL4i+4、SL4i+5傳輸控制信號電壓給第一顯示薄膜晶體管103a、第一插黑薄膜晶體管 10北、第二顯示薄膜晶體管203a、第二插黑薄膜晶體管20北、第三顯示薄膜晶體管303a、第 三插黑薄膜晶體管30北、第四顯示薄膜晶體管403a、第四插黑薄膜晶體管40 以用來控 制其開啟或關(guān)閉。當(dāng)?shù)谝伙@示薄膜晶體管103a、第二顯示薄膜晶體管203a、第三顯示薄膜 晶體管303a或者第四顯示薄膜晶體管403a被開啟時，第一液晶電容104和第一存儲電容 105、第二液晶電容204和第二存儲電容205、第三液晶電容304和第三存儲電容305或者第 四液晶電容404和第四存儲電容405被充入(charging)數(shù)據(jù)線DLj上傳遞的顯示電壓，即 被充入正常顯示畫面所需的電壓以用來顯示正常畫面；當(dāng)?shù)谝徊搴诒∧ぞw管10 、第二 插黑薄膜晶體管20北、第三插黑薄膜晶體管30 或者第四插黑薄膜晶體管40 被開啟時，第一液晶電容104和第一存儲電容105、第二液晶電容204和第二存儲電容205、第三液晶 電容304和第三存儲電容305或者第四液晶電容404和第四存儲電容405分別通過第一插 黑輸入端106、第二插黑輸入端206、第三插黑輸入端306或第四插黑輸入端406被充入插 黑輔助線上傳遞的插黑電壓，即被充入黑畫面所需的插黑電壓以用來顯示黑畫面。當(dāng)薄膜 晶體管被關(guān)閉時，第一液晶電容104和第一存儲電容105、第二液晶電容204和第二存儲電 容205、第三液晶電容304和第三存儲電容305或者第四液晶電容404和第四存儲電容405 進入電壓保持階段(holding time)。在本實施例中，液晶顯示裝置為常黑模式(Normally Black)，黑電壓端107被輸 入共通電壓Vcom，因此插黑輸入端通過插黑輔助線接收的電壓為共通電壓Vcom，因而當(dāng) 液晶電容和存儲電容被充入插黑輸入端上的共通電壓Vcom時，液晶顯示裝置會顯示黑畫 面。但是本發(fā)明不限于此，在其他實施例中，液晶顯示裝置也可以為常白模式時(Normally White)，黑電壓端107連接到高電平或低電平端，被輸入高電平或低電平，因此插黑輸入端 通過插黑輔助線接收的電壓為高電平或低電平，因而當(dāng)液晶電容和存儲電容被充入插黑輸 入端上的高電平或低電平時，液晶顯示裝置會顯示黑畫面。以下將描述本實施例液晶顯示裝置之陣列基板10的驅(qū)動方法，為了更好的理解
本發(fā)明，在本實施例中將多數(shù)條掃描線SL0、SL1.....SL4n-l分為4組第一組掃描線包括
SL1、SL2、…、SL4n-3，第二組掃描線包括SL2、SL6、…、SL4n_2，第三組掃描線包括SL3、
SL7.....SL4n-l，第四組掃描線包括SL0、SL4.....SL4n-4,且位于同一組的掃描線電路連
接關(guān)系相似。因而，在上面的單個畫素單元中，掃描線SL4i+l、SL4i+5屬于第一組掃描線， 掃描線SL4i+2屬于第二組掃描線，掃描線SL4i+3屬于第三組掃描線，掃描線SL4i、SL4i+4 屬于第四組掃描線。圖4是液晶顯示裝置之陣列基板10驅(qū)動方法的流程圖，圖5是液晶顯示裝置之陣 列基板10的驅(qū)動波形圖，請同時參閱圖2、圖4、圖5，以用來描述本實施例的液晶顯示裝置 之陣列基板10的驅(qū)動方法。液晶顯示裝置的一個圖框(Frame)t0-t0’時間段被分為4個 時序期間第一時序期間t0-tl、第二時序期間tl-t2、第三時序期間t2-t3和第四時序期 間t3-t0’(參閱圖5)，且四個時序期間平均分配一個圖框的時間。在本實施例中，液晶顯 示裝置的頻率為60Hz，即t0-t0’時間段的長度為16. 67ms,因此，每個時序期間的時間長度 為4. 17(16. 67/4)ms。但本發(fā)明不限於此，液晶顯示裝置的頻率為120Hz、M0Hz等也是可以 的。當(dāng)?shù)谝粫r序期間在t0時刻開始后，第一組掃描線SL1、SL5.....SL4n-3在t0_tl
時間段依序開啟，即首先掃描線SLl開啟一個充電時間(charging time)，然后掃描線SLl 關(guān)閉以進入保持時間(holding time)，接著掃描線SL5開啟一個充電時間，然后掃描線SL5 關(guān)閉以進入保持時間，依此類推，直到最后一條第一組掃描線SMn-3開啟一個充電時間， 然后掃描線SMn-3在tl時刻關(guān)閉以進入保持時間，第一時序期間在tl時刻結(jié)束；接著第
二時序期間在tl時刻開始，第二組掃描線SL2、SL6.....SL4n-2在tl_t2時間段依序開啟，
即首先掃描線SL2在tl時刻后開啟一個充電時間，然后掃描線SL2關(guān)閉以進入保持時間， 接著掃描線SL6開啟一個充電時間，然后掃描線SL6關(guān)閉以進入保持時間，依此類推，直到 最后一條第二組掃描線SL4n-2開啟一個充電時間，然后掃描線SMn-2在t2時刻關(guān)閉以進 入保持時間，第二時序期間在t2時刻結(jié)束；接著第三時序期間在t2時刻開始，同樣第三組掃描線SL3、SL7.....SL4n-l在t2_t3時間段依序開啟，然后第三時序期間在t3時刻關(guān)閉；
最后第四時序期間在t3時刻開始，同樣第四組掃描線SLO、SL4.....SL4n-4在t3_t0，時
間段依序開啟，然后第四時序期間在to’時刻關(guān)閉。該圖框在to’時刻結(jié)束，下一個圖框在 此時刻開始。以上簡要介紹了掃描線的驅(qū)動方法，即掃描線SLO、SLl.....SL4n-l被分為4組
依序驅(qū)動，下面結(jié)合圖3詳細說明液晶顯示裝置之陣列基板10的驅(qū)動方法。請參閱圖3、圖 4和圖5，在一個圖框內(nèi)，首先進行步驟S10，第一時序期間在t0時刻開始后，第一組掃描線
SLU SL5.....SL4n-3依序開啟。當(dāng)?shù)?i+l條掃描線SL4i+l被開啟后，與掃描線SL4i+l
相連的第一像素Pl (位于第2i+l行像素)的第一顯示薄膜晶體管103a被導(dǎo)通，因此，第j 條數(shù)據(jù)線DLj傳遞的正常顯示電壓被充入到與掃描線SL4i+l相連的第一像素Pl的第一液 晶電容104和第一存儲電容105中，即與掃描線SL4i+l相連的第一像素Pl被充入正常顯 示電壓；同時，與掃描線SL4i+l相連的第三像素P3 (圖3中未顯示)，即第一像素Pl的上 一行像素中的第三像素P3 (位于第2i行像素)，的第三插黑薄膜晶體管30 (圖3中未繪 示)同時也被導(dǎo)通，因此，第j條輔助插黑線Yj傳遞的插黑電壓Vcom通過第三插黑輸入 端306被充入到與掃描線SL4i+l相連的第三像素P3的第三液晶電容304和第三存儲電容 305。掃描線SL4i+l在持續(xù)一個充電時間后，掃描線SL4i+l被關(guān)閉，與掃描線SL4i+l相連 的第一像素Pl和第三像素P3分別進入正常畫面和黑畫面的電位保持階段。然后進行后續(xù) 第一組掃描線的驅(qū)動。由此可以知道，在第一時序期間，第一像素Pl被充入正常顯示電壓， 同時，第三像素P3被充入插黑電壓Vcom，其效果圖請見圖6a。然后進行步驟S20，第二時序期間在tl時刻開始后，第二組掃描線SL2、SL6.....
SL4n-2依序開啟。當(dāng)?shù)?i+2條掃描線SL4i+2被開啟后，與掃描線SL4i+2相連第二像素 P2 (位于第2i+l行像素)的第二顯示薄膜晶體管203a被導(dǎo)通，因此，第j條數(shù)據(jù)線DLj傳遞 的正常顯示電壓被充入到與掃描線SL4i+2相連第二像素P2的第二液晶電容204和第二存 儲電容205中，即與掃描線SL4i+2相連的第二像素P2被充入正常顯示電壓；同時，與掃描 線SL4i+2相連的第四像素P4，即第二像素P2的下一行像素中的第四像素P4 (位于第2i+2 行像素)，的第四插黑薄膜晶體管40 也被導(dǎo)通，因此，第j+Ι條輔助插黑線Yj+Ι傳遞的插 黑電壓Vcom通過第四插黑輸入端406被充入到與掃描線SL4i+2相連的第四像素P4的第 四液晶電容404和第四存儲電容405，即與掃描線SL4i+2相連的第四像素P4被充入插黑電 壓Vcom。掃描線SL4i+2在持續(xù)一個充電時間后，掃描線SL4i+2被關(guān)閉，與掃描線SL4i+2 相連的第二像素P2和第四像素P4分別進入正常畫面和黑畫面的電位保持階段。然后進行 后續(xù)第二組掃描線的驅(qū)動。由此可以知道，在第二時序期間，第二像素P2被充入正常的顯 示電壓，同時，第四像素P4被充入插黑電壓Vcom，其效果圖請見圖6b。再次進行步驟S30，第三時序期間在t2時刻開始后，第三組掃描線SL3、SL7.....
SL4n-l依序開啟。當(dāng)?shù)?i+3條掃描線SL4i+3被開啟后，與掃描線SL4i+3相連的第三像 素P3 (位于第2i+2行像素)的第三顯示薄膜晶體管303a被導(dǎo)通，因此，第j條數(shù)據(jù)線DLj 傳遞的正常顯示電壓被充入到與掃描線SL4i+3相連的第三像素P3的第三液晶電容304和 第三存儲電容305，即與掃描線SL4i+3相連的第三像素P3被充入正常顯示電壓；同時，與 掃描線SL4i+3相連的第一像素Pl，即第三像素P3的上一行像素中的第一像素Pl (位于第 2 +1行像素)，的第一插黑薄膜晶體管10 也被導(dǎo)通，因此，第j條插黑輔助線Yj傳遞的插黑電壓Vcom通過第一插黑輸入端106被充入到與掃描線SL4i+3相連的第一像素Pl的 第一液晶電容10 和第一存儲電容105a，即與掃描線SL4i+3相連的第一像素Pl被充入 插黑電壓Vcom，因此，先前在第一時序期間(步驟S10)輸入到與掃描線SL4i+l相連的第 一像素Pl的正常顯示電壓被插黑電壓Vcom所代替，因此，與掃描線SL4i+l相連的第一像 素Pl (即為與掃描線SL4i+l相連的第一像素Pl)保持為正常顯示電壓的時間為兩個時序 期間第一時序期間和第二時序期間，即為一個圖框的一半時間。掃描線SL4i+3在持續(xù)一 個充電時間后，掃描線SL4i+3被關(guān)閉，與掃描線SL4i+3相連的的第三像素P3和第一像素 Pl分別進入電位保持階段。然后進行后續(xù)第三組掃描線的驅(qū)動。由此可以知道，在第三時 序期間，第三像素P3被充入正常的顯示電壓，同時，第一像素Pl被充入插黑電壓，其效果圖 請見圖6c。最后進行步驟S40，第四時序期間在t3時刻開始后，第四組掃描線SLO、SL4.....
SMn-4依序開啟。當(dāng)?shù)?i+4條掃描線SL4i+4被開啟后(為了更方便和直觀的表述，用第 四組的SL4i+4代替SL4i進行描述)，與掃描線SL4i+4相連的第四像素P4 (位于第2i+2行 像素)的第四顯示薄膜晶體管403a被導(dǎo)通，因此，第j條數(shù)據(jù)線DLj傳遞的正常顯示電壓 被充入到與掃描線SL4i+4相連的第四像素P4的第四液晶電容404和第四存儲電容405，即 與掃描線SL4i+4相連的第四像素P4被充入正常顯示電壓，因此，先前在第二時序期間(步 驟S20)輸入到與掃描線SL4i+2相連的第四像素P4的插黑電壓Vcom被正常顯示電壓所代 替，因此，與掃描線SL4i+2相連的第四像素P4保持為插黑電壓Vcom的時間為兩個時序期 間第二時序期間和第三時序期間，即為一個圖框的一半時間；同時，與掃描線SL4i+4相連 的第二像素P2 (如果存在)，即第四像素P4的下一行像素中的第二像素P2 (位于第2i+3行 像素)，的第二插黑薄膜晶體管20 (圖3中未繪示)也被導(dǎo)通，與掃描線SL4i+4相連的第 二像素P2的第二插黑薄膜晶體管20 也被導(dǎo)通，因此，第j+Ι條插黑輔助線Yj+Ι傳遞的 插黑電壓Vcom通過第二插黑輸入端206被充入到與掃描線SL4i+4相連的第二像素P2的 第二液晶電容204和第二存儲電容205中，即與掃描線SL4i+4相連的第二像素P2被充入 插黑電壓Vcom。掃描線SL4i+4在持續(xù)一個充電時間后，掃描線SL4i+4被關(guān)閉，與掃描線 SL4i+4相連的第四像素P4和第二像素P2分別進入電位保持階段。然后進行后續(xù)第四組掃 描線的驅(qū)動。由此可以知道，在第四時序期間，第四像素P2被充入正常的顯示電壓，同時， 第二像素P2被充入插黑電壓Vcom，其效果圖請見圖6d。第四時序期間在tO’時刻結(jié)束后， 下一個圖框按照上述的驅(qū)動方法在to’時刻開始。由以上的驅(qū)動方法可知，第一個時序期間對第一像素Pl充入正常顯示電壓，該些 第一像素Pl在第三時序期間被充入插黑電壓，然后，在下一個圖框的第一時序期間又對該 些第一像素Pl充入正常顯示電壓，依此循環(huán)，因此，第一像素Pl在第一時序期間和第二時 序期間保持為正常顯示電壓，在第三時序期間和第四時序期間保持為插黑電壓，即第一像 素Pl在一個圖框的一半時間保持為正常顯示電壓，在一個圖框的另外一半時間保持為插 黑電壓；同樣，第二時序期間對第二像素P2充入正常顯示電壓，該些第二像素P2在第四時 序期間被充入插黑電壓，然后，在下一個圖框的第二時序期間又對該些第二像素P2充入正 常顯示電壓，依此循環(huán)，因此，第二像素P2在第二時序期間和第三時序期間保持為正常顯 示電壓，在第四時序期間和下一個圖框的第一時序期間保持為插黑電壓，即第二像素P2在 一個圖框的一半時間保持為正常顯示電壓，在一個圖框的另外一半時間保持為插黑電壓；同樣，第三像素P3在第三時序期間和第四時序期間保持為正常顯示電壓，在第一時序期間 和第二時序期間保持為插黑電壓，即第三像素P3在一個圖框的一半時間保持為正常顯示 電壓，在一個圖框的另外一半時間保持為插黑電壓；同樣，第四像素P4在第四時序期間和 下一個圖框的第一時序期間保持為正常顯示電壓，在第二時序期間和第三時序期間保持為 插黑電壓，即第四像素P4在一個圖框的一半時間保持為正常顯示電壓，在一個圖框的另外 一半時間保持為插黑電壓，因此，本發(fā)明通過對液晶顯示結(jié)構(gòu)及其驅(qū)動方法的設(shè)計，陣列基 板10內(nèi)的所有畫素在一個圖框內(nèi)一半時間用來顯示正常的畫面顯示，另外一半時間用來 顯示黑畫面，因此，本發(fā)明不用增加圖框頻率就可以實現(xiàn)黑畫面的插入。綜上所述，本發(fā)明在一個像素中設(shè)置兩個薄膜晶體管，一個薄膜晶體管用來控制 正常顯示電壓的充入，另外一個薄膜晶體管用來控制插黑電壓的充入，而且，在對一個像素 進行正常電壓充入時，同時對另外一個像素充入插黑電壓。并且，在本發(fā)明的液晶顯示裝置 之陣列基板的驅(qū)動方法中，在一個圖框的一半時間像素保持為正常顯示電壓，在另外一半 時間像素保持為插黑電壓，因此本發(fā)明實現(xiàn)插入黑畫面的同時不需要增加頻率，因此，本發(fā) 明的液晶顯示裝置一個圖框的時間沒有減少，因此，總的充電時間(charging time)也不會 減少，因此不會出現(xiàn)前案提到的畫素充電時間不足的問題。第二實施例圖7是本發(fā)明第二實施例液晶顯示裝置之陣列基板20的電路結(jié)構(gòu)示意圖，圖8是 本實施例一個畫素單元的詳細電路圖，圖7和圖8的電路結(jié)構(gòu)示意圖分別與圖2和圖3的 電路結(jié)構(gòu)示意圖相似，因此，相同的元件符號代表相同的元件。本實施例與第一實施例的區(qū) 別為第一插黑輸入端116、第二插黑輸入端216、第三插黑輸入端316和第四插黑輸入端416 的電性連接設(shè)置。具體而言，請參閱圖7，在本實施例中，液晶顯示裝置為常白模式(Normally White)，且液晶顯示裝置之陣列基板20沒有實施例1的插黑輔助線，因此，在本實施例中不 能通過插黑輔助線經(jīng)插黑輸入端輸入插黑電壓。請合并參閱圖7和圖8，第一畫素Pl的第一 插黑薄膜晶體管10 的源極與第一插黑輸入端116相連，且第一插黑薄膜晶體管10 的 柵極與第一插黑輸入端116都連接到同一條掃描線SL4i+3，汲極連接到第一液晶電容104 和第一存儲電容105。第二畫素P2的第二插黑薄膜晶體管20 的源極與第二插黑輸入端 216相連，且第二插黑薄膜晶體管20 的柵極與第二插黑輸入端216都連接到同一條掃描 線SL4i，汲極連接到第二液晶電容204和第二存儲電容205。第三畫素P3的第三插黑薄膜 晶體管30 的源極與第三插黑輸入端316相連，且第三插黑薄膜晶體管30 的柵極與第 三插黑輸入端316都連接到同一條掃描線SL4i+5，汲極連接到第三液晶電容304和第三存 儲電容305。第四畫素P4的第四插黑薄膜晶體管40 的源極與第四插黑輸入端416相連， 且第四插黑薄膜晶體管40 的柵極與第四插黑輸入端416都連接到同一條掃描線SL4i+2， 汲極連接到第四液晶電容404和第四存儲電容405。因此，當(dāng)?shù)谝徊搴诒∧ぞw管10 、第 二插黑薄膜晶體管20北、第三插黑薄膜晶體管30 和第四插黑薄膜晶體管40 被導(dǎo)通時， 相應(yīng)的液晶電容和存儲電容通過插黑輸入端被充入掃描線上傳遞的開啟電壓，由于液晶顯 示裝置為常白模式(Normally White)，因此，當(dāng)液晶電容和存儲電容被充入掃描線上傳遞 的開啟電壓后，對應(yīng)的像素顯示為黑色，因此實現(xiàn)了黑畫面的插入。另外，本實施例液晶顯示裝置之陣列基板20的驅(qū)動方法與第一實施例的驅(qū)動方法相似，只是插黑電壓不是通過插黑輔助線經(jīng)過插黑輸入端輸入到液晶電容和存儲電容， 而是通過掃描線經(jīng)過插黑輸入端輸入到液晶電容和存儲電容，因此在此不再贅述，同樣， 本實施例的液晶顯示裝置在實現(xiàn)插入黑畫面的同時不需要增加頻率，因此，總的充電時間 (charging time)不會減少，因此不會出現(xiàn)前案提到的畫素充電時間不足的問題。第三實施例圖9是本發(fā)明第三實施例液晶顯示裝置之陣列基板30的電路結(jié)構(gòu)示意圖，圖10 是本實施例一個畫素單元的詳細電路圖，圖9和圖10的電路結(jié)構(gòu)示意圖分別與圖2和圖3 的電路結(jié)構(gòu)示意圖相似，因此，相同的元件符號代表相同的元件。本實施例與第一實施例的 區(qū)別為第一插黑輸入端126、第二插黑輸入端226、第三插黑輸入端3 和第四插黑輸入端 426的電性連接設(shè)置。請參閱圖9，在本實施例中，液晶顯示裝置為常黑模式(Normally Black)，且液晶 顯示裝置之陣列基板30沒有實施例1的插黑輔助線，因此，在本實施例中不能通過插黑輔 助線經(jīng)插黑輸入端輸入插黑電壓。液晶顯示裝置之陣列基板30包括多數(shù)條共同電極線V0、
Vl.....V2n-2，且共同電極線上傳遞的電壓為共通電壓Vcom，共同連接到共通電壓Vcom
端，習(xí)知技藝者應(yīng)該理解該多數(shù)條共同電極線V1、V2.....V2n-1連接到儲存電容的另外一
端，因此在此不再贅述。在本實施例中，由于液晶顯示裝置為常黑模式，因此，可以利用共通 電極線V0、Vl.....V2n-2上傳遞的共通電壓Vcom來實現(xiàn)插黑電壓的輸入。具體而言，請合并參閱圖9和圖10，第一畫素Pl的第一插黑薄膜晶體管10 的柵 極連接到掃描線SL4i+3，源極與第一插黑輸入端1 相連，且第一插黑輸入端1 連接到 共同電極線V2i，汲極連接到第一液晶電容104和第一存儲電容105 ；第二畫素P2的第二插 黑薄膜晶體管20 的柵極連接到相應(yīng)的掃描線SL4i，源極連接到第二插黑輸入端226，且 第二插黑輸入端2 連接到共同電極線V2i，汲極連接到第二液晶電容204和第二存儲電 容205;第三畫素P3的第三插黑薄膜晶體管30 的柵極連接到掃描線SL4i+5，源極與第三 插黑輸入端3 相連，且第三插黑輸入端3 連接到共同電極線V2i+1，汲極連接到第三液 晶電容304和第三存儲電容305 ；第四畫素P4的第四插黑薄膜晶體管40 的柵極連接到 相應(yīng)的掃描線SL4i+2，源極連接到第四插黑輸入端426，且第四插黑輸入端似6連接到共同 電極線V2i+1，汲極連接到第四液晶電容404和第四存儲電容405。因此，當(dāng)?shù)谝徊搴诒∧?晶體管10北、第二插黑薄膜晶體管20北、第三插黑薄膜晶體管30 或第四插黑薄膜晶體管 40 被導(dǎo)通時，相應(yīng)的液晶電容和存儲電容分別通過插黑輸入端被充入共同電極線V2i+1 上輸送的共通電壓Vcom，由于液晶顯示裝置為常黑模式(Normally Black)，因此，當(dāng)液晶電 容和存儲電容被充入共通電極線上傳遞的共通電壓Vcom后，對應(yīng)的像素顯示為黑色，因此 實現(xiàn)黑畫面的插入。另外，本實施例液晶顯示裝置之陣列基板30的驅(qū)動方法與第一實施例的驅(qū)動方 法相似，只是插黑電壓不是通過插黑輔助線經(jīng)過插黑輸入端輸入到液晶電容和存儲電容， 而是通過共通電極線經(jīng)過插黑輸入端輸入到液晶電容和存儲電容，因此在此不再贅述。同 樣，本實施例的液晶顯示裝置在實現(xiàn)插入黑畫面的同時不需要增加頻率，因此，總的充電時 間(charging time)不會減少，因此不會出現(xiàn)前案提到的畫素充電時間不足的問題。最后應(yīng)說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡 管參照前述實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替 換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精 神和范圍。
權(quán)利要求
1.一種液晶顯示裝置之陣列基板，包括 一第一畫素，包括一第一液晶電容和一第一存儲電容，其中該第一液晶電容一端和該第一存儲電容一端 相連，該第一液晶電容另一端和該第一存儲電容另一端相連且連接到共通電壓Vcom端；一第一顯示薄膜晶體管，該第一顯示薄膜晶體管的源極連接至一數(shù)據(jù)線，汲極連接上 述該第一液晶電容的一端和該第一存儲電容的一端，柵極連接至一第二掃描線(SL4i+l)； 一第一插黑薄膜晶體管，該第一插黑薄膜晶體管的源極連接一第一插黑電壓輸入端， 汲極連接上述該第一液晶電容的一端和該第一存儲電容的一端，并且也連接到第一顯示薄 膜晶體管的汲極，柵極連接至一第四掃描線(SL4i+3)； 一第二畫素，包括一第二液晶電容和一第二存儲電容，其中該第二液晶電容一端和該第二存儲電容一端 相連，該第二液晶電容另一端和該第二存儲電容另一端相連且連接到共通電壓Vcom端；一第二顯示薄膜晶體管，該第二顯示薄膜晶體管的源極連接至該數(shù)據(jù)線，汲極連接上 述該第二液晶電容的一端和該第二存儲電容的一端，柵極連接至一第三掃描線(SL4i+2)； 一第二插黑薄膜晶體管，該第二插黑薄膜晶體管的源極連接一第二插黑電壓輸入端， 汲極連接該第二液晶電容的一端和該第二存儲電容的一端，并且也連接到第二顯示薄膜晶 體管的汲極，柵極連接至一第一掃描線(SL4i)； 一第三畫素，包括一第三液晶電容和一第三存儲電容，其中該第三液晶電容一端和該第三存儲電容一端 相連，該第三液晶電容另一端和該第三存儲電容另一端相連且連接到共通電壓Vcom端；一第三顯示薄膜晶體管，該第三顯示薄膜晶體管的源極連接至該數(shù)據(jù)線，汲極連接上 述該第三液晶電容的一端和該第三存儲電容的一端，柵極連接至該第四掃描線(SL4i+3)； 一第三插黑薄膜晶體管，該第三插黑薄膜晶體管的源極連接一第三插黑電壓輸入端， 汲極連接上述該第三液晶電容的一端和該第三存儲電容的一端，并且也連接到第三顯示薄 膜晶體管的汲極，柵極連接至一第六掃描線(SL4i+5)； 一第四畫素，包括一第四液晶電容和一第四存儲電容，其中該第四液晶電容一端和該第四存儲電容一端 相連，該第四液晶電容另一端和該第四存儲電容另一端相連且連接到共通電壓Vcom端；一第四顯示薄膜晶體管，該第四顯示薄膜晶體管的源極連接至該數(shù)據(jù)線，汲極連接上 述該第四液晶電容的一端和該第四存儲電容的一端，柵極連接至一第五掃描線(SL4i+4)； 一第四插黑薄膜晶體管，該第四薄膜晶體管的源極連接一第四插黑電壓輸入端，汲極 連接該第四液晶電容的一端和該第四存儲電容的一端，并且也連接到該第四顯示薄膜晶體 管的汲極，柵極連接至該第三掃描線(SL4i+2)。
2.如權(quán)利要求1所述的液晶顯示裝置之陣列基板，其中該陣列基板更包括一插黑輔助 線，該插黑輔助線與該數(shù)據(jù)線間隔設(shè)置。
3.如權(quán)利要求2所述的液晶顯示裝置之陣列基板，其中該插黑輔助線包括奇數(shù)插黑輔 助線和偶數(shù)插黑輔助線，該奇數(shù)插黑輔助線連接到該第一及第三插黑電壓輸入端，該偶數(shù) 插黑輔助線連接到該第二及第四插黑電壓輸入端。
4.如權(quán)利要求3所述的液晶顯示裝置之陣列基板，其中該奇數(shù)插黑輔助線和偶數(shù)插黑輔助線系連接共通電壓Vcom端。
5.如權(quán)利要求3所述的液晶顯示裝置之陣列基板，其中該奇數(shù)插黑輔助線和偶數(shù)插黑 輔助線系連接高電平或低電平端。
6.如權(quán)利要求1所述的液晶顯示裝置之陣列基板，其中該陣列基板還包括一共通線， 該共通線被分別連接至該第一、第二、第三和第四插黑電壓輸入端。
7.如權(quán)利要求1所述的液晶顯示裝置之陣列基板，其中該第一插黑電壓輸入端連接至 所述的第四掃描線(SL4i+3)，該第二插黑電壓輸入端連接所述的第一掃描線SL4i，第三插 黑電壓輸入端連接至所述的第六掃描線(SL4i+5)，第四插黑電壓輸入端連接至所述的第三 掃描線(SL4i+2)。
8.如權(quán)利要求1所述液晶顯示裝置之陣列基板的驅(qū)動方法，包括在一第一時序期間，依序驅(qū)動多數(shù)條第二掃描線以開啟對應(yīng)的薄膜晶體管，因此，第一 像素的第一液晶電容被充入正常電壓，同時，第三像素的第三液晶電容被充入黑電壓；在一第二時序期間，依序驅(qū)動多數(shù)條第三掃描線以開啟對應(yīng)的薄膜晶體管，因此，第二 像素的第二液晶電容被充入正常電壓，同時，第四像素的第四液晶電容被充入插黑電壓；在一第三時序期間，依序驅(qū)動多數(shù)條第四掃描線以開啟對應(yīng)的薄膜晶體管，因此，第三 像素的第三液晶電容被充入正常電壓，同時，第一像素的第一液晶電容被充入插黑電壓；在一第四時序期間，依序驅(qū)動多數(shù)條第五掃描線以開啟對應(yīng)的薄膜晶體管，因此，第四 像素的第四液晶電容被充入正常電壓，同時，第二像素的第二液晶電容被充入插黑電壓。
9.如權(quán)利要求8所述的液晶顯示裝置之陣列基板的驅(qū)動方法，其中該第一時序期間、 第二時序期間、第三時序期間和該第四時序期間的總和等于16. 67毫秒。
10.如權(quán)利要求8所述的液晶顯示裝置之陣列基板的驅(qū)動方法，其中該第一時序期間、 第二時序期間、第三時序期間和第四時序期間的時間實質(zhì)上相等。
全文摘要
本發(fā)明公開了一種液晶顯示裝置之陣列基板及其驅(qū)動方法，陣列基板包括第一畫素、第二畫素、第三畫素和第四畫素，其中每個畫素包括一顯示薄膜晶體管和一插黑薄膜晶體管，且相應(yīng)的顯示薄膜晶體管和插黑薄膜晶體管連接到同一條掃描線，因此，當(dāng)一條掃描線開啟時，可以對不同的像素同時充入正常顯示畫面和插黑畫面。本發(fā)明的液晶顯示裝置在實現(xiàn)插黑的同時不會減少充電時間，且本發(fā)明的液晶顯示裝置不會出現(xiàn)顯示動態(tài)畫面拖影的問題。
文檔編號H01L27/12GK102081270SQ20111004483
公開日2011年6月1日 申請日期2011年2月23日 優(yōu)先權(quán)日2011年2月23日
發(fā)明者馮佑雄 申請人:深超光電(深圳)有限公司