專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的技術(shù)領(lǐng)域涉及一種半導(dǎo)體裝置。注意，在本文半導(dǎo)體裝置是指通過利用半導(dǎo)體特性操作的一般元件及裝置。
背景技術(shù)：
金屬氧化物的種類繁多且這樣的金屬氧化物被用于各種應(yīng)用。例如，氧化銦是公知的材料，并已經(jīng)被用作液晶顯示裝置等中所需的透明電極。一些金屬氧化物具有半導(dǎo)體特性。具有半導(dǎo)體特性的這種金屬氧化物的示例，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等。并且已知其中使用這種金屬氧化物形成溝道形成區(qū)的一種薄膜晶體管(例如，參照專利文獻I至專利文獻4、非專利文獻I等)。作為金屬氧化物，不僅已知一元氧化物，而且還已知多元氧化物。例如，作為包括In、Ga及Zn的多元氧化物半導(dǎo)體,具有同系物(homologous phase)的InGaO3 (ZnO)m (m為自然數(shù))是周知的(例如，參照非專利文獻2至4等)。并且，已經(jīng)確認到可以將包括這樣的In-Ga-Zn類氧化物的氧化物半導(dǎo)體應(yīng)用于薄膜晶體管的溝道形成區(qū)(例如，參照專利文獻5、非專利文獻5及6等)。[專利文獻I]日本專利申請公開昭60-198861號公報[專利文獻2]日本專利申請公開平8-264794號公報
[專利文獻3] PCT國際申請日本公表平11-505377號公報 [專利文獻4]日本專利申請公開2000-150900號公報 [專利文獻5]日本專利申請公開2004-103957號公報
[非專利文獻 I] M. ff. Prins, K. 0. Grosse-Holz, G. Muller, J. F. M.Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, 〃A ferroelectrictransparent thin-film transistor"(透明鐵電薄膜晶體管)，AppL Phys. Lett.，17June 1996， Vol. 68 p. 3650-3652
[非專利文獻 2] M. Nakamura, N. Kimizuka, and T. Mohri，〃The Phase Relationsin the In2O3-Ga2ZnO4-ZnO System at 1350。。" (In2O3-Ga2ZnO4-ZnO 類在 135(TC 時的相位關(guān)系)，J. Solid State Chem. , 1991，Vol. 93，p. 298-315
[非專利文獻 3] N. Kimizuka, M. Isobe，and M. Nakamura, "Syntheses andSingle-Crystal Data of Homologous Compounds, In2O3(ZnO)m (m=3，4，and 5)，InGaO3 (ZnO) 3J and Ga2O3 (ZnO)m (m=7，8，9，and 16) in the In2O3-ZnGa2O4-ZnO System"(同系物的合成和單晶數(shù)據(jù)，In2O3-ZnGa2O4-ZnO 類的 In2O3 (ZnO)m (m=3，4，and 5)，InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7，8，9，and 16))，J. Solid State Chem.，1995，Vol. 116，p. 170-178
[非專利文獻4] M. Nakamura, N. Kimizuka, T. Mohri, and M. Isobe, "Synthesesand crystal structures of new homologous compounds, indium iron zinc oxides (InFe03 (ZnO)m) (m:natural number) and related compounds"(同系物、銦鐵鋒氧化物(InFeO3 (ZnO)m) (m為自然數(shù))及其同型化合物的合成以及晶體結(jié)構(gòu))，KOTAI BUTSURI(SOLIDSTATE PHYSICS), 1993，Vol. 28，No. 5，p. 317-327
[非專利文獻 5] K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H.Hosono, 〃Thin_film transistor fabricated in single-crystalline transparentoxide semiconductor"(由單晶透明氧化物半導(dǎo)體制造的薄膜晶體管)，SCIENCE, 2003,Vol. 300, p. 1269-1272
[非專利文獻 6] K. Nomura, H. Oht a, A. Takagi, T. Kamiya, M. Hirano, and
H.Hosono, 〃Room-temperature fabrication of transparent flexible thin-filmtransistors using amorphous oxide semiconductors"(在室溫下制造使用非晶氧化物半導(dǎo)體的透明柔性薄膜晶體管)，NATURE, 2004, Vol. 432 p. 488-492。

發(fā)明內(nèi)容
為了實現(xiàn)晶體管的高速操作、低耗電量、成本的降低等，必須要實現(xiàn)晶體管的微細化。在使晶體管微細化時，在制造工序中產(chǎn)生的缺陷成為很大的問題。例如，源電極及漏電極與溝道形成區(qū)的每一個電連接，但是起因于由微細化引起的覆蓋率的降低會產(chǎn)生斷線、連接不良等。另外，在使晶體管微細化時，也引起短溝道效應(yīng)的問題。短溝道效應(yīng)是指隨著晶體管的微細化(溝道長度(L)的縮短)而變得明顯的電特性的退化。短溝道效應(yīng)因漏電極的電場對源電極的影響而發(fā)生。作為短溝道效應(yīng)的具體示例，有閾值電壓的降低、亞閾值擺幅(S值)的增大、泄漏電流的增大等。具體地，已知在室溫下與包括硅的晶體管相比，包括氧化物半導(dǎo)體的晶體管的截止電流較小，這可歸因于如下事實因熱激發(fā)而產(chǎn)生的載流子少，即載流子密度小。在如上所述的使用載流子密度小的材料的晶體管中，有容易引起諸如閾值電壓降低的短溝道效應(yīng)的傾向。因此，根據(jù)所公開的發(fā)明的一個實施例，目的之一是提供抑制缺陷并實現(xiàn)微細化的半導(dǎo)體裝置?；蛘?，本發(fā)明的另一個目的是提供維持有利的特性并實現(xiàn)微細化的半導(dǎo)體
>J-U裝直。所公開的發(fā)明的一個實施例是一種半導(dǎo)體裝置，包括氧化物半導(dǎo)體層；與所述氧化物半導(dǎo)體層接觸的源電極及漏電極；與所述氧化物半導(dǎo)體層重疊的柵電極；以及設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層，其中，所述源電極及所述漏電極各包括第一導(dǎo)電層以及具有從所述第一導(dǎo)電層的端部向溝道長度方向延伸的區(qū)域的第二導(dǎo)電層。在上述半導(dǎo)體裝置中，優(yōu)選所述第一導(dǎo)電層及所述第二導(dǎo)電層各具有錐形形狀。在上述半導(dǎo)體裝置中，優(yōu)選在所述第二導(dǎo)電層的每個的所述區(qū)域上設(shè)置有側(cè)壁絕緣層。所公開的發(fā)明的另一個實施例是一種半導(dǎo)體裝置，包括氧化物半導(dǎo)體層；與所述氧化物半導(dǎo)體層接觸的源電極及漏電極；與所述氧化物半導(dǎo)體層重疊的柵電極；以及設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層，其中，所述源電極及所述漏電極包括第一導(dǎo)電層和具有比所述第一導(dǎo)電層高的電阻的第二導(dǎo)電層，并且，所述第二導(dǎo)電層與所述氧化物半導(dǎo)體層接觸。所公開的發(fā)明的另一個實施例是一種半導(dǎo)體裝置，包括氧化物半導(dǎo)體層；與所述氧化物半導(dǎo)體層接觸的源電極及漏電極；與所述氧化物半導(dǎo)體層重疊的柵電極；以及設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層，其中，所述源電極及所述漏電極各包括第一導(dǎo)電層和具有比所述第一導(dǎo)電層高的電阻的第二導(dǎo)電層，并且，所述第二導(dǎo)電層和所述第一導(dǎo)電層與所述氧化物半導(dǎo)體層接觸。在上述半導(dǎo)體裝置中，所述第二導(dǎo)電層優(yōu)選為金屬氮化物。在上述半導(dǎo)體裝置中，所述第二導(dǎo)電層的厚度優(yōu)選為5nm至15nm。所公開的發(fā)明的另一個實施例是一種半導(dǎo)體裝置，包括包括溝道形成區(qū)的氧化物半導(dǎo)體層；與所述溝道形成區(qū)接觸的源電極及漏電極；與所述溝道形成區(qū)重疊的柵電極；以及設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層，其中，在所述源電極及所述漏電極的每個中與所述氧化物半導(dǎo)體層的所述溝道形成區(qū)接觸的區(qū)域的電阻比其他區(qū)域高。在上述半導(dǎo)體裝置中，所述源電極或所述漏電極的每個在其端部與所述氧化物半導(dǎo)體層接觸，并且，在所述源電極和所述氧化物半導(dǎo)體層之間或所述漏電極和所述氧化物半導(dǎo)體層之間設(shè)置有絕緣層。注意，在本文半導(dǎo)體裝置是指能夠通過利用半導(dǎo)體特性操作的一般裝置。例如，顯示裝置、存儲器裝置、集成電路等都包括在半導(dǎo)體裝置的范疇內(nèi)。 另外，在本說明書等中，在組件間的物理關(guān)系的描述中術(shù)語“上”或“下”不一定分別意指“直接在…之上”或“直接在…之下”。例如，“柵極絕緣層上的柵電極”這一表達也意指在柵極絕緣層和柵電極之間存在附加組件的情況。另外，諸如“上”或“下”的術(shù)語只是為了便于描述而使用的詞匯，并且在沒有另外規(guī)定時，可包括將組件的關(guān)系顛倒的情況。另外，在本說明書等中，諸如“電極”或“布線”的術(shù)語不限制組件的功能。例如，有時將“電極”用作“布線”的一部分，反之亦然。再者，術(shù)語“電極”或“布線”可包括多個“電極”或“布線”以集成方式形成的情況等。另外，在使用相反極性的晶體管的情況或在電路操作中電流流動方向變化的情況等下，“源電極”和“漏電極”的功能有時互相調(diào)換。因此，在本說明書中，術(shù)語“源電極”和“漏電極”可以互相調(diào)換。另外，在本說明書等中，術(shù)語“電連接”包括組件通過具有任意電功能的對象連接的情況。在此，只要能夠在通過對象連接的組件之間傳送和接收電信號，則對具有任意電功能的對象沒有特別的限制。例如，“具有任意電功能的對象”的示例不僅有包括電極和布線，而且還有諸如晶體管等的開關(guān)元件、電阻器、電感器、電容器以及具有各種功能的元件等。根據(jù)所公開的發(fā)明的一個實施例，能夠得到任一以下效果或得到兩個效果。第一，源電極及漏電極的每個形成為具有包括第一導(dǎo)電層和第二導(dǎo)電層的疊層結(jié)構(gòu)，在第二導(dǎo)電層中設(shè)置有從第一導(dǎo)電層的端部向溝道長度方向延伸的區(qū)域；因此，可以提高在源電極及漏電極上形成半導(dǎo)體層時的覆蓋率。由此，可以抑制產(chǎn)生連接不良等。
第二，在源電極或漏電極中，與溝道形成區(qū)接觸的區(qū)域附近可為高電阻區(qū)域，由此使在源電極和漏電極之間的電場緩和。由此，可以抑制諸如閾值電壓下降的短溝道效應(yīng)。通過像這樣的效果，可以解決微細化所導(dǎo)致的問題。其結(jié)果是可以使晶體管的尺寸充分地減小。通過使晶體管的尺寸充分地減小，包括晶體管的半導(dǎo)體裝置的面積減小，且從ー個襯底得到的半導(dǎo)體裝置的數(shù)量増大。由此，可以降低半導(dǎo)體裝置的制造成本。另外，由于使半導(dǎo)體裝置小型化，所以可以實現(xiàn)尺寸幾乎相同而功能進ー步得到提高的半導(dǎo)體裝置。另外，通過溝道長度的減小可以得到高速操作、低耗電量等的效果。因此，可根據(jù)所公開的發(fā)明的一個實施例實現(xiàn)包括氧化物半導(dǎo)體的晶體管的微細化，可以得到微細化帶來的各種效果。如上所述，根據(jù)所公開的發(fā)明的一個實施例，可以提供實現(xiàn)微細化的半導(dǎo)體裝置而同時抑制缺陷且維持有利特性。


圖IA至圖ID是半導(dǎo)體裝置的截面 圖2A至圖2F是示出半導(dǎo)體裝置的制造エ序的截面圖；圖3A至圖3F是示出半導(dǎo)體裝置的制造エ序的截面 圖4是半導(dǎo)體裝置的截面 圖5A至圖5F是示出半導(dǎo)體裝置的制造エ序的截面 圖6A1、圖6A2及圖6B示出半導(dǎo)體裝置的電路圖的示例；
圖7A和圖7B示出半導(dǎo)體裝置的電路圖的示例；
圖8A至圖8C示出半導(dǎo)體裝置的電路圖的示例；
圖9A至圖9F示出電子設(shè)備的示例；
圖IOA和圖IOB是各示出用于模擬的晶體管的模型的截面 圖IlA和圖IlB是各不出溝道長度L (nm)和閾值電壓的偏移量AVth (V)的關(guān)系的
圖12A和圖12B是各示出溝道長度L (nm)和閾值電壓的偏移量AVth (V)的關(guān)系的圖；以及
圖13是不出溝道長度L (nm)和閾值電壓的偏移量AVth (V)的關(guān)系的圖。
具體實施例方式下面，參照附圖描述本發(fā)明的實施例。注意，本發(fā)明不限定于以下的描述，且本技術(shù)領(lǐng)域技術(shù)人員可以很容易地理解到，模式和細節(jié)可以被改變?yōu)楦鞣N各樣方式，而不脫離 本發(fā)明的思想和范圍。因此，本發(fā)明不應(yīng)該被解釋為僅限定于以下實施例中的描述。注意，為了容易通解，附圖等所不出的各結(jié)構(gòu)的位置、大小和范圍等有時不精確表示位置、大小和范圍等。因此，所公開的發(fā)明不一定局限于附圖等所公開的位置、大小和范圍等。另外，在本說明書等中，諸如“第一”、“第二”、“第三”的序數(shù)詞是為了避免組件間的混同而使用的，且這些術(shù)語不意于限定組件的數(shù)量。實施例I
在本實施例中，參照圖IA至圖1D、圖2A至圖2F以及至圖3A至圖3F來描述根據(jù)所公開的發(fā)明的一個實施例的半導(dǎo)體裝置的結(jié)構(gòu)及制造エ序的示例?！窗雽?dǎo)體裝置的結(jié)構(gòu)示例〉在圖IA至圖ID中，作為半導(dǎo)體裝置的示例示出晶體管的截面結(jié)構(gòu)。在圖IA至圖ID中作為根據(jù)所公開的發(fā)明的一個實施例的晶體管示出頂柵型晶體管。圖IA所不的晶體管160在襯底100上包括依次層疊有第一導(dǎo)電層142a、第二導(dǎo)電層145a的源電極；依次層疊有第一導(dǎo)電層142b、第二導(dǎo)電層145b的漏電極；設(shè)置在源電極上的絕緣層143a ;設(shè)置在漏電極上的絕緣層143b ;設(shè)置在絕緣層143a及絕緣層143b上的氧化物半導(dǎo)體層144 ;設(shè)置在氧化物半導(dǎo)體層144上的柵極絕緣層146 ;以及設(shè)置在柵極絕緣層146上的柵電極148。在圖IA所示的晶體管160中，第二導(dǎo)電層145a具有從第一導(dǎo)電層142a的端部向溝道長度方向(載流子流過的方向)延伸的區(qū)域，并且第二導(dǎo)電層145a至少與氧化物半導(dǎo)體層144的溝道形成區(qū)相互接觸。另外，第二導(dǎo)電層145b具有從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域，并且第二導(dǎo)電層145b至少與氧化物半導(dǎo)體層144的溝道形成區(qū)相互接觸。更具體而言，第二導(dǎo)電層145a具有在溝道長度方向(載流子流過的方向)上從第一導(dǎo)電層142a的端部向漏電極延伸的區(qū)域。另外，第二導(dǎo)電層145b具有在溝道長度方向上從第一導(dǎo)電層142b的端部向源電極延伸的區(qū)域。圖IB所示的晶體管170和圖IA所示的晶體管160的ー個不同之處在于絕緣層143a、143b的存在。在圖IB所示的晶體管170中，以與第二導(dǎo)電層145a及第ニ導(dǎo)電層145b的上表面及端部接觸的方式設(shè)置有氧化物半導(dǎo)體層144。在圖IB所示的晶體管170中，與晶體管160同樣地，第二導(dǎo)電層145a具有從第一導(dǎo)電層142a的端部向溝道長度方向延伸的區(qū)域,而第二導(dǎo)電層145b具有從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域。圖IC所示的晶體管180和圖IA所示的晶體管160的ー個不同之處在于第一導(dǎo)電層142a和第二導(dǎo)電層145a的疊層順序，以及第一導(dǎo)電層142b和第二導(dǎo)電層145b的疊層順序。圖IC所示的晶體管180包括依次層疊有第二導(dǎo)電層145a和第一導(dǎo)電層142a的源電極，以及依次層疊有第二導(dǎo)電層145b和第一導(dǎo)電層142b的漏電極。另外，在圖IC所示的晶體管180中，第二導(dǎo)電層145a具有從第一導(dǎo)電層142a的端部向溝道長度方向延伸的區(qū)域，而第二導(dǎo)電層145b具有從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域。從而，絕緣層143a以與第二導(dǎo)電層145a中的從第一導(dǎo)電層142a的端部向溝道長度方向延伸的區(qū)域及第一導(dǎo)電層142a接觸的方式設(shè)置。另外，絕緣層143b以與第二導(dǎo)電層145b中的從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域及第ー導(dǎo)電層142b接觸的方式設(shè)置。圖ID所示的晶體管190和圖IC所示的晶體管180的ー個不同之處在于是否有絕緣層143a、143b。在圖ID所不的晶體管190中，以與第一導(dǎo)電層142a和第一導(dǎo)電層142b、第二導(dǎo)電層145a中的從第一導(dǎo)電層142a的端部向溝道長度方向延伸的區(qū)域以及第二導(dǎo)電層145b中的從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域接觸的方式設(shè)置有氧化物半導(dǎo)體層144。在圖ID所示的晶體管190中，第二導(dǎo)電層145a具有從第一導(dǎo)電層142a的端部向 溝道長度方向延伸的區(qū)域，并且第二導(dǎo)電層145a至少與氧化物半導(dǎo)體層144的溝道形成區(qū)相互接觸。另外，第二導(dǎo)電層145b具有從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域，并且第二導(dǎo)電層145b至少與氧化物半導(dǎo)體層144的溝道形成區(qū)接觸?！淳w管的制造工序的示例〉
以下參照圖2A至圖2F及圖3A至圖3F說明圖IA至圖ID所示的晶體管的制造工序的示例。<晶體管160或晶體管170的制造工序>
首先，參照圖2A至圖2F描述圖IA所示的晶體管160的制造工序的一個示例。注意，對于圖IB所示的晶體管170，除了沒有設(shè)置絕緣層143a和143b以外可以參考晶體管160的制造工序，所以省略詳細描述。首先，在具有絕緣表面的襯底100上形成第一導(dǎo)電膜,并且然后對第一導(dǎo)電膜選擇性地進行蝕刻以便形成第一導(dǎo)電層142a和142b (參照圖2A)。第一導(dǎo)電膜的厚度例如為 50nm 至 500nm。注意，對可用于襯底100的襯底沒有具體的限制，只要它至少具有能夠承受后面的加熱處理的耐熱性。例如，可以使用諸如玻璃襯底、陶瓷襯底、石英襯底、藍寶石襯底的襯底。另外，只要襯底100具有絕緣表面，就也可以應(yīng)用硅或碳化硅等的單晶半導(dǎo)體襯底或多晶半導(dǎo)體襯底、硅鍺等的化合物半導(dǎo)體襯底、SOI襯底等作為襯底100，并且也可以在襯底上設(shè)置有半導(dǎo)體元件。另外，在襯底100上也可以設(shè)置有基底膜。第一導(dǎo)電膜可以通過諸如濺射法的PVD法或諸如等離子體CVD法的CVD法形成。作為第一導(dǎo)電膜的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鑰和鎢中的元素、上述元素的氮化物或包含任意以上元素作為成分的合金等。也可以使用選自錳、鎂、鋯、鈹中的任一種，或包括任意這些元素的組合的材料。另外，也可以使用與選自鈦、鉭、鎢、鑰、鉻、釹和鈧中的一種元素組合的鋁，或包括任意這些元素的組合的材料。第一導(dǎo)電層可具有單層結(jié)構(gòu)，或者兩層或更多層的疊層結(jié)構(gòu)。例如，第一導(dǎo)電膜可具有鈦層的單層結(jié)構(gòu)、包含硅的鋁膜的單層結(jié)構(gòu)、在鋁膜上層疊有鈦膜的兩層結(jié)構(gòu)或依次層疊有鈦膜、鋁膜和鈦膜的三層結(jié)構(gòu)等。注意，當?shù)谝粚?dǎo)電層為單層結(jié)構(gòu)時，有容易將第一導(dǎo)電層加工成各具有錐形形狀的源電極及漏電極的優(yōu)點。另外，第一導(dǎo)電膜也可以使用導(dǎo)電金屬氧化物形成。作為導(dǎo)電金屬氧化物，可以使用氧化銦(111203)、氧化錫(51102)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2,有時縮寫為IT0)、氧化銦氧化鋅合金(In2O3-ZnO)或在任意這些金屬氧化物材料中含有硅或氧化硅的材料。優(yōu)選以第一導(dǎo)電層142a及第一導(dǎo)電層142b的端部為錐形的方式進行第一導(dǎo)電膜的蝕刻。在此，錐形角a I是襯底面與第一導(dǎo)電層142a的端部的側(cè)面成的角度，并且錐形角@ I是襯底面與第一導(dǎo)電層142b的端部的側(cè)面成的角度。例如錐形角a I及錐形角3 I的每個優(yōu)選大于或等于30°且小于或等于60° (參照圖2A)。接著，以覆蓋第一導(dǎo)電層142a和142b以及襯底100的方式形成第二導(dǎo)電膜145。第二導(dǎo)電膜145的厚度為3nm至30nm,優(yōu)選為5nm至15nm。第二導(dǎo)電膜145可 以使用與第一導(dǎo)電膜類似的材料和方法形成。換言之，作為第二導(dǎo)電膜的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鑰和鎢中的元素、上述元素的氮化物、包括任意上述元素作為其成分的合金等。也可以使用選自錳、鎂、鋯、鈹中的任一種，或包括任意這些元素的組合的材料。另外，也可以使用與選自鈦、鉭、鎢、鑰、鉻、釹和鈧中的一種元素組合的鋁，或包括任意這些元素的組合的材料。另外備選地，也可以使用導(dǎo)電金屬氧化物，諸如氧化銦(111203)、氧化錫(51102)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，有時縮寫為IT0)、氧化銦氧化鋅合金(In2O3-ZnO)或含有硅或氧化硅的任意這些金屬氧化物材料。另外，作為第二導(dǎo)電膜145的材料，優(yōu)選使用具有比第一導(dǎo)電層142a和142b高的電阻的材料。這是因為，在所制造的晶體管160的源電極及漏電極中，與氧化物半導(dǎo)體層的溝道形成區(qū)接觸的區(qū)域的電阻比其他區(qū)域高，由此可以使在源電極和漏電極之間的電場緩和，并可以控制短溝道效應(yīng)。作為用于第二導(dǎo)電膜145的導(dǎo)電材料，例如可以優(yōu)選使用諸如氮化鈦、氮化鎢、氮化鉭或氮化鑰的金屬氮化物。第二導(dǎo)電膜145成為源電極或漏電極的一部分并與氧化物半導(dǎo)體層接觸，所以優(yōu)選使用不通過與氧化物半導(dǎo)體層接觸而引起化學(xué)反應(yīng)的材料。上述金屬氮化物從這方面來看是優(yōu)選的。接著，在第二導(dǎo)電膜145上形成厚度為50nm至300nm、優(yōu)選為IOOnm至200nm的絕緣膜143 (參照圖2A)。在本實施例中，形成氧化硅膜作為絕緣膜143。另外，如圖IB的晶體管170所示那樣，不一定必須要形成絕緣膜143。然而，當設(shè)置絕緣膜143時，容易控制后面形成的源電極或漏電極的每個與氧化物半導(dǎo)體層之間的接觸區(qū)域(接觸面積等)。換言之，容易控制源電極或漏電極的電阻，且可以高效地控制短溝道效應(yīng)。另外，通過設(shè)置絕緣膜143，可以降低在后面形成的柵電極與源電極和漏電極的每個之間的寄生電容。接著，在絕緣膜143上形成掩模，使用該掩模對絕緣膜143進行蝕刻，從而形成絕緣層143a和143b (參照圖2B)。作為絕緣膜143的蝕刻可以使用濕法蝕刻或干法蝕刻。備選地，也可以組合濕法蝕刻和干法蝕刻使用。根據(jù)材料適當?shù)卦O(shè)定蝕刻條件(蝕刻氣體、蝕刻劑、蝕刻時間和溫度等)，以能夠?qū)⒔^緣膜蝕刻成所希望的形狀。但是，為了對晶體管的溝道長度(L)進行微制造，優(yōu)選使用干法蝕刻。作為用于干法蝕刻的蝕刻氣體，例如可以使用諸如六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)的含氟的氣體，或四氟化碳(CF4)和氫的混合氣體等，也可以對用于干法蝕刻的蝕刻氣體添加稀有氣體(氦(He)、氬(Ar)、氙(Xe))、一氧化碳或二氧化碳等。接著，通過使用用于絕緣膜143的蝕刻的掩模，對第二導(dǎo)電膜145進行蝕刻，從而形成第二導(dǎo)電層145a和145b (參照圖2C)。在第二導(dǎo)電膜145被蝕刻之前去除掩模，并且將絕緣層143a及絕緣層143b用作掩模來對第二導(dǎo)電膜145進行蝕刻。另外，如圖IB的晶體管170所示那樣，在不設(shè)置絕緣層的情況下，在第二導(dǎo)電膜145上直接形成掩模并可對第二導(dǎo)電膜進行蝕刻。另外，第二導(dǎo)電膜145的蝕刻優(yōu)選以第二導(dǎo)電層145a及第二導(dǎo)電層145b的端部為錐形的方式進行。在設(shè)置絕緣膜143的情況下，優(yōu)選以絕緣層143a及絕緣層143b的端部同樣為錐形的方式進行。在此，錐形角a 2是襯底面與第二導(dǎo)電層145a及絕緣層143a的端部的側(cè)面成的角度，并且錐形角P 2是襯底與第二導(dǎo)電層145b及絕緣層143b的端部的側(cè)面成的角度。例如錐形角a 2及錐形角￠2的每個優(yōu)選為大于或等于30°且小于或等于60°。作為第二導(dǎo)電膜145的蝕刻可以使用濕法蝕刻或干法蝕刻，備選地，可以組合濕法蝕刻和干法蝕刻使用。根據(jù)材料適當?shù)卦O(shè)定蝕刻條件(蝕刻氣體、蝕刻劑、蝕刻時間和溫度等)，以將第二導(dǎo)電膜145蝕刻成所希望的形狀。但是，為了對晶體管的溝道長度(L)進行微制造，優(yōu)選使用干法蝕刻。作為用于第二導(dǎo)電膜145的蝕刻的蝕刻氣體，例如可以使用氯 (Cl2)、三氯化硼(BC13)、四氯化硅(SiCl4)、四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等，或選自上述氣體中的兩種或更多種的混合氣體。另外，也可以對用于干法蝕刻的蝕刻氣體添加稀有氣體(氦(He)或氬(Ar))、氧等。另外，第二導(dǎo)電膜145的蝕刻可以使用與絕緣膜143的蝕刻所用的氣體相同的氣體連續(xù)進行。通過該蝕刻工序，形成層疊有第一導(dǎo)電層142a及第二導(dǎo)電層145a的源電極以及層疊有第一導(dǎo)電層142b及第二導(dǎo)電層145b的漏電極。適當?shù)卣{(diào)整用于蝕刻的掩模，由此形成具有從第一導(dǎo)電層142a的端部向溝道長度方向延伸的區(qū)域的第二導(dǎo)電層145a，以及具有從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域的第二導(dǎo)電層145b。注意，晶體管160的溝道長度(L)根據(jù)第二導(dǎo)電層145a的下端部和第二導(dǎo)電層145b的下端部之間的距離來決定。溝道長度(L)根據(jù)晶體管160的應(yīng)用而不同，例如可以為 IOnm 至 IOOOnm,優(yōu)選為 20nm 至 400nm。注意，在形成溝道長度(L)小于25nm的晶體管的情況下，對用于形成絕緣膜143及第二導(dǎo)電膜145的蝕刻所使用的掩模的曝光，優(yōu)選使用波長短到幾nm至幾十nm的超紫外線(Extreme Ultraviolet)。在通過超紫外線的曝光中，分辨率高且焦深較大。因此,也可以使后面形成的晶體管的溝道長度(L)充分減小，而電路可以以更高的速度操作。另外，通過微細化，可以降低半導(dǎo)體裝置的耗電量。另外，在第二導(dǎo)電層中，從第一導(dǎo)電層的端部向溝道長度方向延伸的區(qū)域具有在后面形成氧化物半導(dǎo)體層及柵極絕緣層的步驟中提高覆蓋率的效果。在第二導(dǎo)電層145a中，從第一導(dǎo)電層142a的端部向溝道長度方向延伸的區(qū)域的溝道長度方向上的長度(Ls)，以及從第一導(dǎo)電層142b的端部向溝道長度方向延伸的區(qū)域的溝道長度方向上的長度(Ld)不一定相同。但是，例如在一個襯底上設(shè)置多個晶體管160時，Ls和Ld的總長度大致為常數(shù)。接著，在絕緣層143a和143b以及襯底100上通過濺射法形成氧化物半導(dǎo)體層144(參照圖2D)。氧化物半導(dǎo)體層144的厚度例如為3nm至30nm,優(yōu)選為5nm至15nm。形成 了的氧化物半導(dǎo)體層144至少在其溝道形成區(qū)中與第二導(dǎo)電層145a及第二導(dǎo)電層145b接觸。在此,第二導(dǎo)電層145a和145b分別具有從第一導(dǎo)電層142a和142b的端部向溝道長度方向延伸的區(qū)域；因此可以使源電極及漏電極的端部的階差平緩。由此，可以提高氧化物半導(dǎo)體層144的覆蓋率并防止從膜脫離。注意，要制造的晶體管160中的源電極及漏電極僅分別在第二導(dǎo)電層145a及第二導(dǎo)電層145b的端部與氧化物半導(dǎo)體層144接觸。由此，與晶體管160的源電極及漏電極的上表面也與氧化物半導(dǎo)體層144接觸的情況相比，可以大幅度地減少接觸面積。通過以這樣的方式減少源電極及漏電極與氧化物半導(dǎo)體層144的接觸面積，可以增大接觸界面處的接觸電阻，并可以緩和源電極和漏電極之間的電場。注意，所公開的發(fā)明的技術(shù)思想是在源電極及漏電極中形成高電阻區(qū)域。所以不一定確切地要求源電極及漏電極僅在第二導(dǎo)電層145a及第二導(dǎo)電層145b的端部與氧化物半導(dǎo)體層144接觸。例如，也可以使第二導(dǎo)電層145a及第二導(dǎo)電層145b的上表面的一部分與氧化物半導(dǎo)體層144接觸。
作為氧化物半導(dǎo)體層144，可以使用任意以下氧化物半導(dǎo)體作為四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導(dǎo)體,作為三元金屬氧化物的In-Ga-Zn-O類氧化物半導(dǎo)體、In-Sn-Zn-O類氧化物半導(dǎo)體、In-Al-Zn-O類氧化物半導(dǎo)體、Sn-Ga-Zn-O類氧化物半導(dǎo)體、Al-Ga-Zn-O類氧化物半導(dǎo)體、Sn-Al-Zn-O類氧化物半導(dǎo)體，作為二元金屬氧化物的In-Zn-O類氧化物半導(dǎo)體、Sn-Zn-O類氧化物半導(dǎo)體、Al-Zn-O類氧化物半導(dǎo)體、Zn-Mg-O類氧化物半導(dǎo)體、Sn-Mg-O類氧化物半導(dǎo)體、In-Mg-O類氧化物半導(dǎo)體，以及作為一元類金屬氧化物的In-O類氧化物半導(dǎo)體、Sn-O類氧化物半導(dǎo)體、Zn-O類氧化物半導(dǎo)體。具體地，In-Ga-Zn-O類的氧化物半導(dǎo)體材料在無電場時具有充分高的電阻，因而可以充分降低截止電流，并且，具有較高電場效應(yīng)遷移率，優(yōu)選In-Ga-Zn-O類氧化物半導(dǎo)體材料作為半導(dǎo)體材料。作為In-Ga-Zn-O類的氧化物半導(dǎo)體材料的典型示例，給出表示為InGaO3 (ZnO)m (m>0、m為非自然數(shù))的一種氧化物半導(dǎo)體材料。此外，使用M代替Ga，存在表達為InMO3(ZnO)m (m>0、m為非自然數(shù))的氧化物半導(dǎo)體材料。在此，M表示選自鎵(Ga)、鋁(Al )、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等中的一種或多種金屬元素。例如，M可以是Ga、Ga和Al、Ga和Fe、Ga和Ni、Ga和Mn、Ga和Co等。注意，上述組成根據(jù)氧化物半導(dǎo)體材料的結(jié)晶結(jié)構(gòu)得出，并且只是示例而已。作為通過派射法形成氧化物半導(dǎo)體層144的祀,優(yōu)選使用具有In Ga Zn=l x y (x是0或更大、y大于或等于0.5且小于或等于5)的組成比的靶。例如，可以使用具有In2O3 Ga2O3 ZnO= I 1 2[摩爾比]的組成比的金屬氧化物祀等。備選地，也可以使用具有In2O3 Ga2O3 ZnO= I 1 1 [摩爾比]的組成比的金屬氧化物革巴、具有In2O3 Ga2O3 ZnO= I 1
4[摩爾比]的組成比的金屬氧化物靶、具有In2O3 =Ga2O3 ZnO= I 0 :2 [摩爾比]的組成比的金屬氧化物靶。在本實施例中，通過使用In-Ga-Zn-O類的金屬氧化物靶的濺射法形成具有非晶結(jié)構(gòu)的氧化物半導(dǎo)體層144。金屬氧化物靶中的金屬氧化物的相對密度為大于或等于80%，優(yōu)選為大于或等于95%，更優(yōu)選為大于或等于99. 9%。通過使用具有較高相對密度的金屬氧化物靶，可以形成具有致密的結(jié)構(gòu)的氧化物半導(dǎo)體層144。形成氧化物半導(dǎo)體層144的氣氛優(yōu)選為稀有氣體(典型為氬)氣氛、氧氣氛或稀有氣體(典型為氬)和氧的混合氣氛。具體而言，例如，優(yōu)選從其中去除了諸如氫、水、羥基或氫化物的雜質(zhì)使得濃度為Ippm或更低(優(yōu)選為IOppb或更低)的高純度氣體氣氛。當形成氧化物半導(dǎo)體層144時，例如在保持為減壓狀態(tài)的處理室內(nèi)保持對象(在此，包括襯底100的結(jié)構(gòu))，并且以使對象的溫度為高于或等于100°C且低于550°C、優(yōu)選為高于或等于200°C且低于或等于400°C的方式對對象進行加熱?；蛘撸纬裳趸锇雽?dǎo)體層144時的對象的溫度也可以是室溫。然后，邊去除處理室內(nèi)的剩余水分，邊引入氫、水分等被去除的濺射氣體，并使用上述靶形成氧化物半導(dǎo)體層144。邊對對象進行加熱邊形成氧化物半導(dǎo)體層144，可以減少包含在氧化物半導(dǎo)體層144中的雜質(zhì)。另外，可以減輕由濺射導(dǎo)致的損傷。優(yōu)選使用捕集真空泵以去除處理室內(nèi)的水分。例如，可以使用低溫泵、離子泵或鈦升華泵等。另外，也可以使用設(shè)置有冷阱的渦輪泵。通過使用低溫泵等排空，可以從處理室去除氫或水等，所以可以降低氧化物半導(dǎo)體層144中的雜質(zhì)濃度。氧化物半導(dǎo)體層144例如可以在如下條件下形成對象和靶之間的距離為170mm， 壓力為0. 4Pa,直流(DC)功率為0. 5kW,并且氣氛為氧(100%氧)氣氛或気(100%気)氣氛或氧和氬的混合氣氛。另外，優(yōu)選使用脈沖直流(DC)電源，因為可以減少在膜形成時產(chǎn)生的粉狀物質(zhì)(也稱為微粒、塵屑等)，并且可使膜厚均勻。氧化物半導(dǎo)體層144的厚度例如為3nm至30nm,優(yōu)選為5nm至15nm。通過使用具有這樣的厚度的氧化物半導(dǎo)體層144,可以抑制因微細化導(dǎo)致的短溝道效應(yīng)。注意，適當?shù)暮穸雀鶕?jù)使用的氧化物半導(dǎo)體材料或半導(dǎo)體裝置的用途等而不同；因此，可以根據(jù)要使用的材料、用途等適當?shù)卦O(shè)定其厚度。注意，在通過濺射法形成氧化物半導(dǎo)體層144之前，優(yōu)選通過進行引入氬氣體并產(chǎn)生等離子體的反濺射，以去除附著在其上形成有氧化物半導(dǎo)體層144的表面(例如絕緣層143a和143b的表面)的材料。在此，與其中離子碰撞到濺射靶的通常濺射相反，反濺射是其中離子碰撞到待處理表面來修正表面的方法。用于使離子碰撞到待處理表面的方法的示例，有在氬氣氛下將高頻電壓施加到待處理表面以在對象附近生成等離子體的方法。注意，也可以使用氮氣氛、氦氣氛、氧氣氛等代替氬氣氛。然后，優(yōu)選對氧化物半導(dǎo)體層144進行熱處理(第一熱處理)。通過該第一熱處理可以去除包含在氧化物半導(dǎo)體層144中的過剩的氫(包含水或羥基)；因此可改善氧化物半 導(dǎo)體層的結(jié)構(gòu)，并可降低能隙中的缺陷能級。第一熱處理的溫度例如為高于或等于300°C且低于550°C，優(yōu)選為高于或等于400°C且低于或等于500°C。例如，可以這樣的方式進行熱處理將對象引入到使用電阻加熱元件等的電爐中，并在氮氣氛下以450°C加熱I小時。在加熱處理期間，不使氧化物半導(dǎo)體層144暴露于大氣，從而防止水或氫的進入。熱處理裝置不局限于電爐，也可以為通過來自諸如加熱的氣體的介質(zhì)的熱傳導(dǎo)或熱輻射來加熱對象的裝置。例如，可以使用諸如LRTA (燈快速熱退火)裝置或GRTA (氣體快速熱退火)裝置的RTA (快速熱退火)裝置。LRTA裝置是通過諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈的燈發(fā)出的光(電磁波)的輻射來加熱對象的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體，使用不通過熱處理與對象起反應(yīng)的惰性氣體，例如，諸如IS的稀有氣體或氮。例如，作為第一熱處理，也可以如下地進行GRTA工序。將對象引入到被加熱的惰性氣體氣氛中，進行加熱幾分鐘，然后從該惰性氣體氣氛中取出對象。GRTA工序使得能夠在短時間內(nèi)進行高溫熱處理。另外，即使在溫度超過對象的溫度上限時也可以采用GRTA工序。注意，在工序期間，可以將惰性氣體轉(zhuǎn)換為包含氧的氣體。這是因為通過在包含氧的氣氛下進行第一熱處理，可以降低起因于氧缺陷的能隙中的缺陷能級。另外，作為惰性氣體氣氛，優(yōu)選使用包含氮或稀有氣體(氦、氖或氬)作為其主要成分且不包含水、氫等的氣氛。例如，引入熱處理裝置中的氮或諸如氦、氖、氬的稀有氣體的純度為大于或等于6N (99. 9999%)，優(yōu)選為大于或等于7N (99.99999%)(即，雜質(zhì)濃度為小于或等于Ippm,優(yōu)選為小于或等于0. Ippm)。在任何情況下，形成通過第一熱處理降低了雜質(zhì)的i型(本征的)或?qū)嵸|(zhì)上i型的氧化物半導(dǎo)體層144，這能夠?qū)崿F(xiàn)具有非常優(yōu)良的特性的晶體管。由于上述熱處理(第一熱處理)具有去除氫、水等的效果，所以可以將該熱處理稱為脫水化處理、脫氫化處理等。該脫水化處理、脫氫化處理可以在如下時機進行例如，在氧化物半導(dǎo)體層的形成后；在柵極絕緣層的形成后；或在柵電極的形成后。另外，這樣的脫水化處理、脫氫化處理可以進行一次或多次。
接著，形成與氧化物半導(dǎo)體層144接觸的柵極絕緣層146 (參照圖2E)。在此，第二導(dǎo)電層145a和145b分別具有從第一導(dǎo)電層142a和142b的端部向溝道長度方向延伸的區(qū)域；因此，可以使源電極及漏電極的端部的階差平緩。由此，可以提高柵極絕緣層146的覆蓋率并防止從膜脫離。柵極絕緣層146可以通過CVD法、濺射法等形成。柵極絕緣層146優(yōu)選形成為包含氧化硅、氮化硅、氧氮化硅、氧化鋁、氧化鉭、氧化鉿、氧化釔、硅酸鉿(HfSix0y(x>0、y>0 ))、添加有氮的硅酸鉿(HfSixOyNz (x>0、y>0、z>0))、添加有氮的鋁酸鉿(HfAlxOyNz (x>0、y>0、z>0))等形成。柵極絕緣層146可以具有單層結(jié)構(gòu)或者疊層結(jié)構(gòu)。另外，對其厚度沒有特別的限制；但是當使半導(dǎo)體裝置微細化時，為了確保晶體管的操作優(yōu)選厚度小。例如，當使用氧化硅時，可以將其厚度設(shè)定大于或等于Inm且小于或等于lOOnm，優(yōu)選為大于或等于IOnm且小于或等于50nm。如上述那樣，在使柵極絕緣層146較薄時，則出現(xiàn)起因于隧道效應(yīng)等的柵極泄露的問題。為了解決柵極泄露的問題，作為柵極絕緣層146，優(yōu)選使用諸如氧化鉿、氧化鉭、氧化釔、硅酸鉿(HfSixOy (x>0、y>0))、添加有氮的硅酸鉿(HfSixOyNz (x>0、y>0、z>0))或添加有氮的鋁酸鉿(HfAlxOyNz (x>0、y>0、z>0))的高介電常數(shù)(高-k)材料。通過將高_k材料用于柵極絕緣層146，可以確保電特性，并可以使厚度增大以防止柵極泄露。注意，也可以采用包含高_k材料的膜和包含氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化鋁等的任一個的膜的疊層結(jié)構(gòu)。在形成柵極絕緣層146之后，期望在惰性氣體氣氛下或在氧氣氛下進行第二熱處理。熱處理的溫度設(shè)定為高于或等于200°C且低于或等于450°C，優(yōu)選為高于或等于250°C且低于或等于350°C。例如，在氮氣氛下以250°C進行I小時的熱處理。第二熱處理可以減少晶體管的電特性的偏差。另外，當柵極絕緣層146包含氧時，對氧化物半導(dǎo)體層144供應(yīng)氧，而補償該氧化物半導(dǎo)體層144的氧缺陷，從而可以形成i型(本征半導(dǎo)體)或?qū)嵸|(zhì)上i型的氧化物半導(dǎo)體層。注意，雖然在本實施例中在形成柵極絕緣層146之后進行第二熱處理，但是第二熱處理的時機不局限于此。例如，也可以在形成柵電極之后進行第二熱處理。備選地，也可以在第一熱處理隨后進行第二熱處理，第一熱處理也可充當?shù)诙崽幚?，或第二熱處理也可充當?shù)谝粺崽幚?。如上述那樣，?yīng)用第一熱處理和第二熱處理中的至少一個，由此可以使氧化物半導(dǎo)體層144高度純化以最小化非氧化物半導(dǎo)體的主要成分的雜質(zhì)的量。氧化物半導(dǎo)體層144中的氫濃度可以為5X1019atoms/cm3或更小，優(yōu)選為5 X 1018atoms/cm3或更小，更優(yōu)選為5X 1017atomS/Cm3或更小。因此，截止電流充分變小。例如，晶體管160的室溫下的截止電流(在此，每單位溝道寬度(I U m)的值)為IOOzA/ u m (IzA (PC普托安培zeptoampere)是IXl(T21A)或更小，優(yōu)選為10zA/iim或更小。接著，在柵極絕緣層146上的重疊于氧化物半導(dǎo)體層144的溝道形成區(qū)的區(qū)域中形成柵電極148 (參照圖2F)。柵電極148可以按這樣的方式形成在柵極絕緣層146上形 成導(dǎo)電膜之后對該導(dǎo)電膜選擇性地進行蝕刻。成為柵電極148的導(dǎo)電膜可以使用以濺射法為典型的PVD法或諸如等離子體CVD法的CVD法而形成。細節(jié)與源電極或漏電極等的情況相同；可以參考其描述。但是，如果柵電極148的材料的功函數(shù)與氧化物半導(dǎo)體層144的電子親和力相同或比該電子親和力更小，則當使晶體管微細化時，該閾值電壓有時向負方向偏移。由此，優(yōu)選使用具有比氧化物半導(dǎo)體層144的電子親和力大的功函數(shù)的材料。作為這種材料例如能夠給出鎢、鉬、金、賦予P型的導(dǎo)電性的硅等。通過上述步驟，完成包括氧化物半導(dǎo)體層144的晶體管160。<晶體管180或晶體管190的制造工序>
接著，將參照圖3A至3F說明圖IC所示的晶體管180的制造工序的一個示例。注意，圖ID所示的晶體管190除了沒有設(shè)置絕緣層143a和143b以外，可以參考晶體管180的制造工序，所以可以省略詳細說明。在襯底100上形成第二導(dǎo)電膜145。第二導(dǎo)電膜145的厚度例如為3nm至30nm，優(yōu)選為5nm至15nm。接著,在第二導(dǎo)電膜145上形成第一導(dǎo)電膜,對該第一導(dǎo)電膜選擇性地進行蝕刻，從而形成第一導(dǎo)電層142a和142b。然后,在第一導(dǎo)電層142a和142b及第二導(dǎo)電膜145上形成絕緣膜143 (參照圖3A)。
注意，在第二導(dǎo)電膜上形成第一導(dǎo)電膜的情況下，第二導(dǎo)電膜和第一導(dǎo)電膜選擇能夠獲得蝕刻選擇性的材料。另外，第二導(dǎo)電膜優(yōu)選使用其電阻比第一導(dǎo)電膜高的材料。在本實施例中，作為第二導(dǎo)電膜145形成氮化鈦膜，作為第一導(dǎo)電膜形成鎢膜或鑰膜，且使用四氟化碳(CF4)、氯(Cl2)和氧(O2)的混合氣體，四氟化碳(CF4)和氧(O2)的混合氣體，六氟化硫(SF6)、氯(Cl2)和氧(O2)的混合氣體，或六氟化硫(SF6)和氧(O2)的混合氣體對第一導(dǎo)電膜進行蝕刻，從而形成第一導(dǎo)電層142a、142b。如圖ID中晶體管190所示那樣，不一定必須要形成絕緣膜143。但是通過設(shè)置絕緣膜143，可以減少在后面形成的柵電極與源電極及漏電極的每個之間的寄生電容。接著，以與圖2B所示的步驟同樣的方式，在絕緣膜143上形成掩模，使用該掩模對絕緣膜143進行蝕刻，從而形成絕緣層143a和143b (參照圖3B)。接著，以與圖2C所示的步驟同樣的方式，使用用于絕緣層143a及絕緣層143b的蝕刻的掩模，對第二導(dǎo)電膜145進行蝕刻,從而形成第二導(dǎo)電層145a和145b (參照圖3C)。注意，可以在對第二導(dǎo)電膜145進行蝕刻之前去除掩模，并且然后使用絕緣層143a及絕緣層143b作為掩模對第二導(dǎo)電膜145進行蝕刻。作為用于第二導(dǎo)電膜145的蝕刻的蝕刻氣體，例如可以使用氯(Cl2)、三氯化硼(BC13)、四氯化硅(SiCl4)、四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等，或選自兩種或更多種以上氣體的混合氣體。另外，可以對蝕刻氣體添加稀有氣體(氦(He)或氬(Ar))。另外，如圖ID的晶體管190所示那樣，當不設(shè)置絕緣層時，在第二導(dǎo)電膜145上直接形成掩模并對第二導(dǎo)電膜進行蝕刻。接著，以與圖2D所示的步驟同樣的方式，在絕緣層143a和143b以及襯底100上形成氧化物半導(dǎo)體層144 (參照圖3D)。形成了的氧化物半導(dǎo)體層144至少在其溝道形成區(qū)中與第二導(dǎo)電層145a及第二導(dǎo)電層145b接觸。另外，期望對氧化物半導(dǎo)體層144進行熱處理(第一熱處理)。接著，以與圖2E所示的步驟同樣的方式，形成柵極絕緣層146 (參照圖3E)。在形成柵極絕緣層146之后，期望進行熱處理(第二熱處理)。接著，以與圖2F所示的步驟同樣的方式，在柵極絕緣層146上的重疊于氧化物半導(dǎo)體層144的溝道形成區(qū)的區(qū)域中形成柵電極148 (參照圖3F)。通過上述步驟，完成包括氧化物半導(dǎo)體層144的晶體管180。
本實施例所示的晶體管160、170、180和190各包括層疊有第一電極及第二電極的源電極及漏電極。在每個晶體管中，第二導(dǎo)電層145a和145b具有從第一導(dǎo)電層142a和142b的端部向溝道長度方向延伸的區(qū)域。由此，可以使源電極及漏電極的端部的階差平緩。因此可以提高氧化物半導(dǎo)體層144及柵極絕緣層146的覆蓋率并防止不良連接的發(fā)生。另外，在本實施例所示的晶體管160、170、180和190的每個中，在源電極或漏電極中，與溝道形成區(qū)接觸的區(qū)域附近可為高電阻區(qū)域，由此可以緩和源電極和漏電極之間的電場。因此可以控制晶體管尺寸的減小所引起的短溝道效應(yīng)。如上所述，根據(jù)所公開的發(fā)明的一個實施例，可以解決微細化所導(dǎo)致的問題。其結(jié)果是，可以使晶體管的尺寸充分地減小。通過使晶體管的尺寸充分地減小，包括晶體管的半導(dǎo)體裝置的面積減小，且利用一個襯底得到的半導(dǎo)體裝置的數(shù)量增大。由此，可以降低半導(dǎo)體裝置的制造成本。另外，由于使半導(dǎo)體裝置小型化，所以可以實現(xiàn)幾乎相同尺寸的、功能增加的半導(dǎo)體裝置。另外，通過溝道長度的減小也可以得到晶體管的高速操作、低耗電量等。因此，根據(jù)所公開的發(fā)明的一個實施例，可實現(xiàn)包括氧化物半導(dǎo)體的晶體管的微細化，可以得到微細化帶來的各種各樣的效果。本實施例所描述的結(jié)構(gòu)、方法等可以與其他實施例所描述的結(jié)構(gòu)、方法等適當?shù)亟M合而使用。實施例2
在本實施例中，參照圖4及圖5A至圖5F說明與實施例I不同的、根據(jù)所公開的發(fā)明的一個實施例的半導(dǎo)體裝置的結(jié)構(gòu)及其制造工序。<半導(dǎo)體裝置的結(jié)構(gòu)示例>
圖4所示的晶體管280是半導(dǎo)體裝置的結(jié)構(gòu)示例。晶體管280的疊層順序?qū)?yīng)于圖IC所示的晶體管180的疊層順序。晶體管280和晶體管180的不同之處在于，在第二導(dǎo)電層245a中的從第一導(dǎo)電層242a的端部向溝道長度方向延伸的區(qū)域上設(shè)置有側(cè)壁絕緣層252a,并且在第二導(dǎo)電層245b中的從第一導(dǎo)電層242b的端部向溝道長度方向延伸的區(qū)域上設(shè)置有側(cè)壁絕緣層252b。圖4所不的晶體管280在襯底200上包括依次層疊有第二導(dǎo)電層245a及第一導(dǎo)電層242a的源電極；依次層疊有第二導(dǎo)電層245b及第一導(dǎo)電層242b的漏電極；設(shè)置在源電極上的絕緣層243a ;設(shè)置在漏電極上的絕緣層243b ;設(shè)置在絕緣層243a及絕緣層243b上的氧化物半導(dǎo)體層244 ;設(shè)置在氧化物半導(dǎo)體層244上的柵極絕緣層246 ;以及設(shè)置在柵極絕緣層246上的柵電極248。在圖4所示的晶體管280中，第二導(dǎo)電層245a具有從第一導(dǎo)電層242a的端部向溝道長度方向延伸的區(qū)域，并且第二導(dǎo)電層245a至少與氧化物半導(dǎo)體層244的溝道形成區(qū)接觸。另外，第二導(dǎo)電層245b具有從第一導(dǎo)電層242b的端部向溝道長度方向延伸的區(qū)域，并且第二導(dǎo)電層245b至少與氧化物半導(dǎo)體層244的溝道形成區(qū)接觸。更具體而言，第二導(dǎo)電層245a具有在溝道長度方向(載流子流過的方向)上從第一導(dǎo)電層242a的端部向漏電極延伸的區(qū)域。另外，第二導(dǎo)電層245b具有在溝道長度方向上 從第一導(dǎo)電層242b的端部向源電極延伸的區(qū)域。再者，圖4所示的晶體管280，在第二導(dǎo)電層245a中的從第一導(dǎo)電層242a的端部向溝道長度方向延伸的區(qū)域上具有側(cè)壁絕緣層252a，并且在第二導(dǎo)電層245b中的從第一導(dǎo)電層242b的端部向溝道長度方向延伸的區(qū)域上具有側(cè)壁絕緣層252b。設(shè)置側(cè)壁絕緣層252a使其與氧化物半導(dǎo)體層244 (至少其溝道形成區(qū))、第二導(dǎo)電層245a、第一導(dǎo)電層242a以及絕緣層243a接觸。此外，在側(cè)壁絕緣層252a中，與氧化物半導(dǎo)體層244接觸的區(qū)域的一部分具有彎曲形狀。側(cè)壁絕緣層252b設(shè)置成使其與氧化物半導(dǎo)體層244(至少其溝道形成區(qū))、第二導(dǎo)電層245b、第一導(dǎo)電層242b以及絕緣層243b接觸。此外，在側(cè)壁絕緣層252b中，與氧化物半導(dǎo)體層244接觸的區(qū)域的一部分具有彎曲形狀。<晶體管280的制造工序的示例>
下面，參照圖5A至5F說明上述晶體管280的制造工序的示例。首先，在襯底200上形成第二導(dǎo)電膜245。接著,在第二導(dǎo)電膜245上形成第一導(dǎo)電膜242，并在該第一導(dǎo)電膜242上形成絕緣膜243 (參照圖5A)。在此，襯底200可以使用與實施例I所示的襯底100類似的材料。另外，第二導(dǎo)電膜245可以使用與實施例I所示的第二導(dǎo)電膜145類似的材料和方法形成。另外，第一導(dǎo) 電膜242可以使用與實施例I所示的第一導(dǎo)電膜類似的材料和方法形成。細節(jié)可以參考實施例I。但是，第一導(dǎo)電膜242和第二導(dǎo)電膜245使用能夠獲得蝕刻選擇性的材料。在本實施例中，作為第二導(dǎo)電膜245形成氮化鈦膜，作為第一導(dǎo)電膜242形成鎢膜或鑰膜。接著，在絕緣膜243上形成掩模，并使用該掩模對絕緣膜243進行蝕刻，從而形成絕緣層243a和243b。對于絕緣膜243的蝕刻，可以使用濕法蝕刻或干法蝕刻。備選地，可以組合濕法蝕刻和干法蝕刻使用。根據(jù)材料適當?shù)卦O(shè)定蝕刻條件(例如，蝕刻氣體、蝕刻劑、蝕刻時間和溫度)，以便絕緣膜能夠蝕刻成所希望的形狀。但是，為了對晶體管的溝道長度(L)進行微制造，優(yōu)選使用干法蝕刻。作為用于干法蝕刻的蝕刻氣體，例如可以使用諸如六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)的含氟的氣體，或四氟化碳(CF4)和氫的混合氣體。也可以對用于干法蝕刻的蝕刻氣體添加稀有氣體(氦(He)、|J(Ar)或氣(Xe))、一氧化碳或二氧化碳等。接著，使用用于絕緣膜243的蝕刻的掩模，對第一導(dǎo)電膜242進行蝕刻，由此形成第一導(dǎo)電層242a和242b (參照圖5B)。注意，當對第一導(dǎo)電膜242進行蝕刻時，使用能夠獲得關(guān)于第二導(dǎo)電膜245的蝕刻選擇性的材料。注意，也可以在對第一導(dǎo)電膜242進行蝕刻之前去除掩模，并可使用絕緣層243a及絕緣層243b作為掩模對第一導(dǎo)電膜242進行蝕刻。在本實施例中，作為用來對第一導(dǎo)電膜242進行蝕刻的蝕刻氣體，使用四氟化碳(CF4)、氯(Cl2)和氧(O2)的混合氣體，四氟化碳(CF4)和氧(O2)的混合氣體，六氟化硫(SF6)、氯(Cl2)和氧(O2)的混合氣體，或六氟化硫(SF6)和氧(O2)的混合氣體。通過設(shè)置絕緣層243a和絕緣層243b，可容易地控制后面形成的源電極及漏電極的每個與氧化物半導(dǎo)體層之間的接觸區(qū)域(接觸面積等)。換言之，容易控制源電極及漏電極的電阻，并且可以有效地控制短溝道效應(yīng)。另外，通過設(shè)置絕緣層243a和絕緣層243b，可以降低在后面形成的柵電極與源電極及漏電極的每個之間的寄生電容。接著，以覆蓋絕緣層243a、243b以及露出的第二導(dǎo)電膜245的方式形成絕緣膜252(參照圖5C)。絕緣膜252可以通過CVD法或濺射法形成。另外，絕緣膜252優(yōu)選包含氧化硅、氮化硅、氧氮化硅、氧化鋁等。另外，絕緣膜252可以具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。
接著，在第二導(dǎo)電膜245露出的區(qū)域(在第一導(dǎo)電層242a和第一導(dǎo)電層242b之間的區(qū)域)上形成側(cè)壁絕緣層252a和252b (參照圖 )。絕緣膜252經(jīng)受各向異性高的蝕刻處理，由此側(cè)壁絕緣層252a和252b能以自對準的方式形成。在此，作為各向異性高的蝕刻工序，優(yōu)選使用干法蝕刻。作為蝕刻氣體的示例，可以使用諸如三氟甲烷(CHF3)的含氟氣體，或者可以添加諸如氦(He)或氬(Ar)的稀有氣體。再者，作為干法蝕刻，優(yōu)選使用對襯底施加高頻電壓的反應(yīng)離子刻蝕法(RIE法)。接著，使用側(cè)壁絕緣層252a和252b作為掩模對第二導(dǎo)電膜245選擇性地進行蝕亥lj(參照圖5E)。通過該蝕刻工序，形成層疊有第二導(dǎo)電層245a及第一導(dǎo)電層242a的源電極，以及層疊有第二導(dǎo)電層245b及第一導(dǎo)電層242b的漏電極。另外，第二導(dǎo)電膜245的蝕刻除了將側(cè)壁絕緣層252a和252b用作掩模以外，可以參照圖2C與實施例I所示的方法類似的方法進行。注意，晶體管280的溝道長度(L)根據(jù)第二導(dǎo)電層245a的下端部和第二導(dǎo)電層245b的下端部之間的距離來決定。溝道長度(L)依賴于晶體管280的應(yīng)用；例如可以為IOnm 至 IOOOnm,優(yōu)選為 20nm 至 400nm。注意,在本實施例所示的晶體管的制造工序中，使用側(cè)壁絕緣層252a或側(cè)壁絕緣層252b對第二導(dǎo)電膜245進行蝕刻。由此，在第二導(dǎo)電層245a中，從第一導(dǎo)電層242a的端部向溝道長度方向延伸的區(qū)域的溝道長度方向上的長度(Ls)，和側(cè)壁絕緣層252a的底面的溝道長度方向上的長度大致一致。同時，在第二導(dǎo)電層245b中，從第一導(dǎo)電層242b的端部向溝道長度方向延伸的區(qū)域的溝道長度方向上的長度(LD)，和側(cè)壁絕緣層252b的底面的溝道長度方向上的長度大致一致。由于側(cè)壁絕緣層252a和252b通過對絕緣膜252進行蝕刻處理以自對準的方式形成，所以根據(jù)絕緣膜252的膜厚決定(Ls)或(Ld)。因此，通過控制絕緣膜252的厚度，可以微細調(diào)整晶體管280的溝道長度(L)。例如，可以將晶體管280的溝道長度(L)調(diào)整為比用來形成掩模的曝光裝置的最小加工尺寸更微細。由此，根據(jù)晶體管280所希望的溝道長度(L)及用于第一導(dǎo)電層242a和242b的加工的曝光裝置的分辨率等決定絕緣膜252的厚度。接著，以覆蓋絕緣層243a和243b以及側(cè)壁絕緣層252a和252b、且與第二導(dǎo)電層245a及第二導(dǎo)電層245b接觸的方式形成氧化物半導(dǎo)體層244，并且在氧化物半導(dǎo)體層244上形成柵極絕緣層246。然后，在柵極絕緣層246上的與晶體管280的溝道形成區(qū)重疊的區(qū)域中形成柵電極248 (參照圖5F)。氧化物半導(dǎo)體層244可以使用與實施例I所示的氧化物半導(dǎo)體層144類似的材料和方法形成。另外，期望對氧化物半導(dǎo)體層244進行熱處理(第一熱處理)。細節(jié)可以參考實施例I。柵極絕緣層246可以使用與實施例I所示的柵極絕緣層146類似的材料和方法形成。另外，期望在惰性氣體氣氛下或在氧氣氛下對形成的柵極絕緣層246進行熱處理(第二熱處理)。細節(jié)可以參考實施例I。柵電極248可以按這樣的方式來形成在柵極絕緣層246上形成導(dǎo)電膜之后對該導(dǎo)電膜選擇性地進行蝕刻。柵電極248可以使用與實施例I所示的柵電極148類似的材料和方法形成。注意，晶體管280的源電極在第二導(dǎo)電層245a中的從第一導(dǎo)電層242a的端部向 溝道長度方向延伸的區(qū)域的端部與氧化物半導(dǎo)體層244接觸。另一方面，晶體管280的漏電極在第二導(dǎo)電層245b中的從第一導(dǎo)電層242b的端部向溝道長度方向延伸的區(qū)域的端部與氧化物半導(dǎo)體層244接觸。如上所述，晶體管280的源電極及漏電極在具有比第一導(dǎo)電層242a和242b小的膜厚的第二導(dǎo)電層245a和245b的端部與氧化物半導(dǎo)體層244接觸，由此可以減少其接觸面積，并且可以增大接觸界面的接觸電阻。由此，即使使晶體管280的溝道長度(L)縮短，也可以緩和源電極和漏電極之間的電場并可以控制短溝道效應(yīng)。另外，當?shù)诙?dǎo)電層使用其電阻比第一導(dǎo)電層高的材料形成時，可以更有效地提高接觸電阻，這是優(yōu)選的。注意，所公開的發(fā)明的技術(shù)思想在于在源電極及漏電極中形成高電阻區(qū)域；因此，源電極及漏電極不需要確切地僅在第二導(dǎo)電層245a及第二導(dǎo)電層245b的端部接觸于氧化物半導(dǎo)體層244。因此，可以制造包括氧化物半導(dǎo)體層244的晶體管280。本實施例所示的晶體管280的溝道長度(L)可以通過用來形成側(cè)壁絕緣層252a和252b的絕緣膜252的膜厚微細調(diào)整。由此，通過適當?shù)卦O(shè)定該絕緣膜252的膜厚，縮短晶體管280的溝道長度(L)，因而容易實現(xiàn)半導(dǎo)體裝置的微細化。 在本實施例所示的晶體管280中，在第二導(dǎo)電層245a中的從第一導(dǎo)電層242a的端部向溝道長度方向延伸的區(qū)域上設(shè)置側(cè)壁絕緣層252a，以及在第二導(dǎo)電層245b中的從第一導(dǎo)電層242b的端部向溝道長度方向延伸的區(qū)域上側(cè)壁絕緣層252b。由此，可以提高氧化物半導(dǎo)體層244、柵極絕緣層246的覆蓋率，并可以防止不良連接的發(fā)生。再者，本實施例所不的晶體管280包括在第二導(dǎo)電層245a中從第一導(dǎo)電層242a的端部向溝道長度方向延伸的區(qū)域，以及在第二導(dǎo)電層245b中從第一導(dǎo)電層242b的端部向溝道長度方向延伸的區(qū)域，并且使與氧化物半導(dǎo)體層244的溝道形成區(qū)接觸的區(qū)域附近為高電阻區(qū)。由此，可以緩和源電極和漏電極之間的電場，并且可以控制諸如閾值電壓的降低的短溝道效應(yīng)。如上所述，根據(jù)所公開的發(fā)明的實施例中，可以解決因微細化所導(dǎo)致的問題。其結(jié)果是，可以使晶體管的尺寸充分地減小。通過使晶體管的尺寸充分地減小，包括晶體管的半導(dǎo)體裝置的面積減小，利用一個襯底得到的半導(dǎo)體裝置的數(shù)量增大。由此，可以降低半導(dǎo)體裝置的制造成本。另外，由于使半導(dǎo)體裝置小型化，所以可以實現(xiàn)幾乎相同的尺寸的、功能增加的半導(dǎo)體裝置。另外，通過溝道長度的減小也可以得到晶體管的高速操作、低耗電量等。因此，根據(jù)所公開的發(fā)明的一個實施例可實現(xiàn)包括氧化物半導(dǎo)體的晶體管的微細化，并且可以得到微細化帶來的各種各樣的效果。本實施例所示的結(jié)構(gòu)、方法等可以與其他實施例所示的任意結(jié)構(gòu)、方法等適當?shù)亟M合。實施例3
在本實施例中，參照圖6A-1及6A-2和6B說明根據(jù)所公開的發(fā)明的一個實施例的半導(dǎo)體裝置的應(yīng)用示例。這里，說明存儲器裝置的一個示例。注意，在電路圖中，有時標注“OS”以表示包括氧化物半導(dǎo)體的晶體管。在圖6A-1所示的半導(dǎo)體裝置中，第一布線(1st Line)與晶體管300的源電極電連接。第二布線(2nd Line)與晶體管300的漏電極電連接。另外,第三布線(3rd Line)與晶體管310的源電極和漏電極中的一個電連接，且第四布線(4th Line)與晶體管310的柵電極電連接。晶體管300的柵電極以及晶體管310的源電極和漏電極中的另一個與電容器320的電極的一個電連接。第五布線(5th Line)與電容器320的電極的另一個電連接。這里，將實施例I及實施例2所示的包括氧化物半導(dǎo)體的晶體管用于晶體管310。包括氧化物半導(dǎo)體的晶體管具有截止電流極小的特征。因此，通過使晶體管310截止，可以在極長時間內(nèi)保持晶體管300的柵電極的電位。另外，通過提供電容器320，有助于保持供給到晶體管300的柵電極的電荷并讀出存儲的數(shù)據(jù)。注意，對晶體管300沒有特別的限制。從提高讀出數(shù)據(jù)的速度的方面來看，例如，優(yōu)選諸如使用單晶硅形成的晶體管的具有高開關(guān)速度的晶體管。另外，如圖6B所示，也可以采用不設(shè)置電容器320的結(jié)構(gòu)。圖6A-1所示的半導(dǎo)體裝置利用可以保持晶體管300的柵電極的電位的優(yōu)點，由此如下所述那樣可以進行數(shù)據(jù)的寫入、保持以及讀出。首先，說明數(shù)據(jù)的寫入及保持。首先，通過將第四布線的電位設(shè)定為使晶體管310導(dǎo)通的電位，使晶體管310導(dǎo)通。由此，第三布線的電位供應(yīng)到晶體管300的柵電極和電容器320。就是說，將預(yù)定的電荷供給到晶體管300的柵電極(寫入)。這里，用于供應(yīng)兩種不同的電位的電荷(以下，用于供應(yīng)低電位的電荷稱為電荷Qy而用于供應(yīng)高電位的電荷稱為電荷Qh)之一被供應(yīng)到晶體管300的柵電極。注意，也可以施加供給三個或三個以上不同的電位的電荷以提高存儲容量。然后，將第四布線的電位設(shè)定為使晶體管310截止的電位，使晶體管310截止。因此，保持(存儲)供給到晶體管300的柵電極的電荷。因為晶體管310的截止電流極小，所以在長時間內(nèi)保持晶體管300的柵電極的電荷。下面，說明數(shù)據(jù)的讀出。通過在對第一布線供應(yīng)了預(yù)定的電位(恒定電位)的狀態(tài)下將適當?shù)碾娢?讀出電位)供應(yīng)到第五布線，第二布線的電位根據(jù)保持在晶體管300的柵電極中的電荷量而變化。一般來說，這是因為如下緣故在晶體管300為n溝道晶體管時，對晶體管300的柵電極供給了 Qh的情況下的表觀(apparent)閾值電壓Vth H低于對晶體管300的柵電極供給了 Ql的情況下的表觀閾值電壓Vth p這里，表觀閾值電壓是指使晶體管300導(dǎo)通時需要的第五布線的電位。因此，將第五布線的電位設(shè)定為VthH與Vtu的中間的電位Vtl,由此可以確定供給到晶體管300的柵電極的電荷。例如，在寫入時供給了 Qh的情況下，在第五布線的電位設(shè)定為Vtl (>Vth H)時，晶體管300導(dǎo)通。在供給了％的情 況下，即使在第五布線的電位設(shè)定為Vtl (<Vth J時，晶體管300也處于截止狀態(tài)。因此，可以通過第二布線的電位讀出存儲的數(shù)據(jù)。注意，在將存儲器單元配置為陣列待用的情況下，只需要讀出所希望的存儲器單元的數(shù)據(jù)。因此，為了讀出預(yù)定的存儲器單元的數(shù)據(jù)，而不讀出其他的存儲器單元的數(shù)據(jù)，在晶體管300并聯(lián)連接于存儲器單元間的情況下，可以對其數(shù)據(jù)不要讀出的存儲器單元的第五布線施加無論柵電極的狀態(tài)如何都允許晶體管300截止的電位，即小于Vth H的電位。另一方面，在晶體管300分別串聯(lián)連接于存儲器單元間的情況下，可以對其數(shù)據(jù)不要讀出的存儲器單元的第五布線施加無論柵電極的狀態(tài)如何都使晶體管300導(dǎo)通的電位，即大于vth_L的電位。下面，說明數(shù)據(jù)的重寫。與數(shù)據(jù)的寫入及保持類似地進行數(shù)據(jù)的重寫。就是說，將第四布線的電位設(shè)定為使晶體管310導(dǎo)通的電位，使晶體管310導(dǎo)通。由此，將第三布線的電位(與新數(shù)據(jù)相關(guān)的電位)供應(yīng)到晶體管300的柵電極和電容器320。然后，通過將第四布線的電位設(shè)定為允許晶體管310截止的電位，由此使晶體管310截止。因此，對晶體管300的柵電極供給了與新數(shù)據(jù)有關(guān)的電荷。如上所述，在根據(jù)本文所公開的發(fā)明的半導(dǎo)體裝置中，可以通過另一數(shù)據(jù)寫入而直接重寫數(shù)據(jù)。由此，不需要利用閃速存儲器等所需要的高電壓從浮動?xùn)艠O抽出電荷，因而可以抑制起因于擦除操作的操作速度的降低。就是說，可以實現(xiàn)半導(dǎo)體裝置的高速操作。另外，將晶體管310的源電極或漏電極電連接于晶體管300的柵電極，由此具有與用作非易失性存儲器元件的浮動?xùn)艠O型晶體管的浮動?xùn)艠O類似的效果。因此，在附圖中，有時將晶體管310的源電極或漏電極與晶體管300的柵電極電連接的部分稱為浮動?xùn)艠O部分FG。在晶體管310處于截止時，該浮動?xùn)艠O部分FG可看作嵌入在絕緣體中，因而在浮動?xùn)艠O部分FG中保持電荷。包括氧化物半導(dǎo)體的晶體管310的截止電流量小于或等于包括娃半導(dǎo)體的晶體管的截止電流量的十萬分之一；因此可以忽視由晶體管310的泄漏電流導(dǎo)致 的積聚在浮動?xùn)艠O部分FG中的電荷的損失。就是說，利用包括氧化物半導(dǎo)體的晶體管310，可以實現(xiàn)沒有電力供應(yīng)也能夠存儲數(shù)據(jù)的非易失性存儲器裝置。例如，在晶體管310的室溫下的截止電流為IOzA (IzA (仄普托安培)為IXl(T21A)以下，并且電容器320的電容值為IOfF左右的情況下，可以持續(xù)IO4秒或更長地存儲數(shù)據(jù)。當然，該存儲時間依賴于晶體管特性或電容值。另外，在此情況下，不存在現(xiàn)有的浮動?xùn)艠O型晶體管中被指出的柵極絕緣膜(隧道絕緣膜)的退化的問題。就是說，可以忽略現(xiàn)有問題，即將電子注入到浮動?xùn)艠O時柵極絕緣膜退化的問題。這意味著不存在原理上的寫入次數(shù)的限制。另外，不需要現(xiàn)有的浮動?xùn)艠O型晶體管中的寫入或擦除所需要的高電壓。諸如圖6A-1中的半導(dǎo)體裝置中的晶體管的組件可以認為如圖6A-2所示那樣包括電阻器和電容器。就是說，在圖6A-2中，晶體管300和電容器320分別視為包括電阻器和電容器。Rl和Cl分別表示電容器320的電阻值和電容值。其中電阻值Rl對應(yīng)于依賴于包括在電容器320中的絕緣層的電阻值。R2和C2分別表示晶體管300的電阻值和電容值，其中電阻值R2對應(yīng)于依賴于晶體管300導(dǎo)通時的柵極絕緣層的電阻值，電容值C2對應(yīng)于所謂的柵極電容(形成在柵電極與源電極或漏電極的每個之間的電容，以及形成在柵電極與溝道形成區(qū)域之間的電容)的電容值。如果以晶體管310處于截止狀態(tài)時的源電極與漏電極之間的電阻值(也稱為有效電阻)為R0S，在晶體管310的柵極泄漏十分小、且滿足Rl彡ROS (Rl為ROS或更大)、R2彡ROS (R2為ROS或更大)的條件下，則電荷的保持期間(可以說是數(shù)據(jù)的保持期間)主要由晶體管310的截止電流確定。另一方面，在不滿足該條件的情況下，即使晶體管310的截止電流十分小，也難以確保充分的保持期間。這是因為晶體管310的截止電流以外的泄漏電流(例如，發(fā)生在源電極與柵電極之間的泄漏電流)大的緣故。因此，可以說期望本實施例所公開的半導(dǎo)體裝置滿足上述關(guān)系。
另一方面，期望Cl和C2滿足Cl彡C2 (Cl為C2或更大)。如果Cl較大，則可以在由第五布線控制浮動?xùn)艠O部分FG的電位時(例如，讀出時)抑制第五布線的電位的變動。在滿足上述關(guān)系時，可以實現(xiàn)更優(yōu)選的半導(dǎo)體裝置。注意，Rl及R2由晶體管300的柵極絕緣層或電容器320的絕緣層控制。同樣的關(guān)系適用于Cl及C2。因此，期望適當?shù)卦O(shè)定柵極絕緣層的材料、厚度等以滿足上述關(guān)系。在本實施例所示的半導(dǎo)體裝置中，浮動?xùn)艠O部分FG具有與閃速存儲器等的浮動?xùn)艠O型晶體管的浮動?xùn)艠O類似的效果，但是，本實施例的浮動?xùn)艠O部分FG具有與閃速存儲器等的浮動?xùn)艠O本質(zhì)上不同的特征。在閃速存儲器的情況下，因為施加到控制柵極的電壓高，所以為了防止電位影響到相鄰的單元的浮動?xùn)艠O，需要保持單元之間的合適間隔。這是半導(dǎo)體裝置的高集成化的妨礙因素之一。該因素起因于施加高電場而發(fā)生隧道電流這一閃速存儲器的根本原理。另外，由閃速存儲器的上述原理導(dǎo)致絕緣膜的退化的進展，而還導(dǎo)致對重寫次數(shù)的限制(大約IO4至IO5次)的另一問題。根據(jù)所公開的發(fā)明的半導(dǎo)體裝置通過包括氧化物半導(dǎo)體的晶體管的開關(guān)而操作，而不使用如上所述的由隧道電流而起的電荷注入的原理。就是說，不需要如閃速存儲器那樣的用來注入電荷的高電場。由此，不需要考慮到控制柵極帶給相鄰的單元的高電場的影響，這有助于高集成化。另外，不利用由隧道電流而起的電荷注入，這意味著不存在存儲器單元的退化的原因。就是說，與閃速存儲器相比，根據(jù)本公開的發(fā)明的半導(dǎo)體裝置具有更高的耐久性和可靠性。另外，不需要高電場、不需要大型外圍電路(諸如升壓電路)，與閃速存儲器相比，這也是有利的。另外，在使包括在電容器320中的絕緣層的介電常數(shù)e rl與包括在晶體管300的柵極電容器中的絕緣層的介電常數(shù)e r2不同的情況下，在包括在電容器320中的絕緣層的面積SI和包括在晶體管300的柵極電容器中的絕緣層的面積S2滿足2 S2 > SI (2 S2為SI或更大)(期望為S2彡SI (S2為SI或更大))的同時，容易滿足Cl彡C2 (Cl為C2或更大)。換言之，邊減小SI，邊容易滿足Cl為C2或更大。具體地說，例如，在包括在電容器320中的絕緣層中，采用由諸如氧化鉿的高_k (High-k)材料形成的膜，或由諸如氧化鉿的高_k材料形成的膜與由氧化物半導(dǎo)體形成的膜的疊層結(jié)構(gòu)，可以將e rl設(shè)定為10或更大，優(yōu)選為15或更大，且包括在晶體管300的柵極電容器的絕緣層采用氧化硅，可以將e r2設(shè)定為3至4。組合這種結(jié)構(gòu)使得能夠進行根據(jù)所公開的發(fā)明的半導(dǎo)體裝置的更高集成化。注意，在上述說明中使用以電子為多數(shù)載流子的n溝道晶體管，但是，當然可以使用以空穴為多數(shù)載流子的P溝道晶體管代替n溝道晶體管。如上所述，根據(jù)所公開的發(fā)明的一個實施例的半導(dǎo)體裝置具有非易失性存儲器單元，該非易失性存儲器單元包括截止狀態(tài)下的源電極與漏電極之間的泄漏電流(截止電流)較小的寫入晶體管，使用與該寫入晶體管不同的半導(dǎo)體材料形成的讀出晶體管，以及電容器。
寫入晶體管的截止電流在使用存儲器單元時的溫度(例如，25°C)下優(yōu)選為IOOzA(I X I(T19A)或更小，更優(yōu)選為IOzA (I X IO^2oA)或更小，進一步優(yōu)選為IzA (I X I(T21A)或更小。在通常的硅半導(dǎo)體中難以得到這樣的低截止電流，但是在以適當?shù)臈l件加工氧化物半導(dǎo)體而得到的晶體管中能夠?qū)崿F(xiàn)。因此，作為寫入晶體管，優(yōu)選使用包含氧化物半導(dǎo)體的
晶體管。
再者，包括氧化物半導(dǎo)體的晶體管的亞閾值擺幅值(S值)小，所以即使遷移率比較低，也可以使開關(guān)速度十分高。因此，通過將該晶體管用于寫入晶體管，可以使供給到浮動?xùn)艠O部分FG的寫入脈沖的上升極為陡峭。另外，截止電流小，所以可以減少在浮動?xùn)艠O部分FG中保持的電荷量。就是說，通過使用包括氧化物半導(dǎo)體的晶體管，可以進行高速的數(shù)
據(jù)重寫。雖然對讀出晶體管的截止電流沒有限制，但是優(yōu)選使用進行高速操作的晶體管作為讀出晶體管，以提高讀出速度。例如，作為讀出晶體管，優(yōu)選使用開關(guān)速度為I納秒以下的晶體管。對存儲器單元的數(shù)據(jù)寫入使用如下方法使寫入晶體管導(dǎo)通，將電位供應(yīng)給與寫入晶體管的源電極和漏電極中的一個、電容器的電極中的一個以及讀出晶體管的柵電極電連接的浮動?xùn)艠O部分FG，然后，使寫入晶體管截止，使浮動?xùn)艠O部分FG保持預(yù)定量的電荷。這里，寫入晶體管的截止電流極小；所以在長時間內(nèi)保持供應(yīng)給浮動?xùn)艠O部分FG的電荷。例如，在截止電流實際上為0時，不需要進行現(xiàn)有的DRAM所需要的刷新操作，或者，可以將刷新操作的頻度降到極低(例如，大約一個月或一年一次)。因此可以充分降低半導(dǎo)體裝置的耗電量。另外，通過對存儲器單元覆蓋新數(shù)據(jù)可以直接重寫數(shù)據(jù)。由此，不需要閃速存儲器等所需要的擦除操作，從而可以抑制起因于擦除操作的操作速度的降低。就是說，可以實現(xiàn)半導(dǎo)體裝置的高速操作。另外，不需要現(xiàn)有的浮動?xùn)艠O型晶體管在寫入和擦除時需要的高電壓；所以可以進一步降低半導(dǎo)體裝置的耗電量。在寫入兩個階段(I位)的數(shù)據(jù)的情況下，在每個存儲器單元中，施加到根據(jù)本實施例的存儲器單元的最高電壓(同時施加到存儲器單元的相應(yīng)端子的最高電位與最低電位之間的差異)可以為5V或更低或3V或更低，優(yōu)選為3V或更低。設(shè)置在根據(jù)所公開的發(fā)明的半導(dǎo)體裝置中的存儲器單元可至少包括寫入晶體管、讀出晶體管以及電容器，另外，即使電容器的面積小，存儲器單元也可以進行操作。因此，例如，與每個存儲器單元需要六個晶體管的SRAM相比，可以充分減小每個存儲器單元的面積；因此，可以在半導(dǎo)體裝置中以高密度配置存儲器單元。另外，在現(xiàn)有的浮動?xùn)艠O型晶體管中，在寫入操作期間電荷在柵極絕緣膜(隧道絕緣膜)中遷移，所以不可避免該柵極絕緣膜(隧道絕緣膜)的退化。但是，在根據(jù)本發(fā)明的一個實施例的存儲器單元中，通過寫入晶體管的開關(guān)操作而寫入數(shù)據(jù)，所以不存在柵極絕緣膜的退化。這意味著不存在原理上的寫入次數(shù)的限制，并且寫入耐性極高。例如，在根據(jù)本發(fā)明的一個實施例的存儲器單元中，即使在數(shù)據(jù)被寫入IX IO9次或更多次(10億次或更多次)之后，電流-電壓特性也未退化。再者，在將使用氧化物半導(dǎo)體的晶體管應(yīng)用于存儲器單元的寫入晶體管的情況下，因為通常氧化物半導(dǎo)體具有較寬能隙(例如，In-Ga-Zn-O類氧化物半導(dǎo)體的能隙為3. OeV至3. 5eV)，熱激發(fā)載流子也極少，所以例如即使在150°C的高溫環(huán)境下，存儲器單元的電流-電壓特性也不退化。本發(fā)明人在進行深入研究后，首次成功發(fā)現(xiàn)包括氧化物半導(dǎo)體的晶體管具有如下優(yōu)良特性即使在150°C的高溫下其特性也不退化，并且截止電流極小，小于或等于lOOzA。 根據(jù)本實施例，將具有這種優(yōu)良特性的晶體管應(yīng)用于存儲器單元的寫入晶體管，而提供一種具有新的特征的半導(dǎo)體裝置。根據(jù)所公開的發(fā)明的一個實施例，可實現(xiàn)包括氧化物半導(dǎo)體的晶體管的微細化，而同時抑制缺陷并維持良好特性。通過使用這種晶體管，可以對上述優(yōu)良的存儲器裝置進行高度的集成化。如上所述，本實施例所示的結(jié)構(gòu)、方法等可以與其他實施例所示的任意結(jié)構(gòu)、方法等適當?shù)亟M合。實施例4
在本實施例中，參照圖7A和7B、圖8A至SC說明根據(jù)所公開的發(fā)明的一個實施例的半導(dǎo)體裝置的應(yīng)用例。圖7A和7B是各包括圖6A-1所示的多個半導(dǎo)體裝置(以下，也稱為存儲器單元 400)的半導(dǎo)體裝置的電路圖。圖7A是存儲器單元400串聯(lián)連接的所謂的NAND半導(dǎo)體裝置的電路圖，而圖7B是存儲器單元400并聯(lián)連接的所謂的NOR半導(dǎo)體裝置的電路圖。圖7A所示的半導(dǎo)體裝置包括源極線SL、位線BL、第一信號線SI、m個第二信號線S2、m個字線WL以及配置為縱向m (行)X橫向I (列)的多個存儲器單元400 (1，1)至400 (m，l)。注意，圖7A中，半導(dǎo)體裝置中設(shè)置有一個源極線SL及一個位線BL;但是所公開的發(fā)明的一個實施例不局限于此?？稍O(shè)置n個源極線SL及n個位線BL，從而形成存儲器單元配置成縱向m (行)X橫向n (列)的存儲器單元陣列。在各存儲器單元400中，晶體管300的柵電極、晶體管310的源電極和漏電極中的一個以及電容器320的電極中的一個彼此電連接。另外，第一信號線SI與晶體管310的源電極和漏電極中的另一個相互電連接，并且第二信號線S2與晶體管310的柵電極相互電連接。另外，字線WL與電容器320的電極中的另一個相互電連接。另外，存儲器單元400中的晶體管300的源電極與相鄰的存儲器單元400中的晶體管300的漏電極電連接。包括在存儲器單元400中的晶體管300的漏電極與另一相鄰的存儲器單元400中的晶體管300的源電極電連接。注意，串聯(lián)連接的多個存儲器單元中的設(shè)置在一端的存儲器單元400所具有的晶體管300的漏電極與位線電連接。另外，串聯(lián)連接的多個存儲器單元中的設(shè)置在另一端的存儲器單元400所具有的晶體管300的源電極與源極線電連接。在圖7A所示的半導(dǎo)體裝置中，按每個行進行寫入操作及讀出操作。使用如下方法進行寫入操作。通過將使晶體管310導(dǎo)通的電位施加到被進行寫入的行的第二信號線S2，使被進行寫入的行的晶體管310導(dǎo)通。由此，將第一信號線SI的電位施加到指定的行的晶體管300的柵電極，從而將預(yù)定的電荷供給到該晶體管300的柵電極。因此，可以將數(shù)據(jù)寫入到指定的行的存儲器單元。另外，使用如下方法進行讀出操作。首先，通過將無論晶體管300的柵電極的電荷如何都使晶體管300導(dǎo)通的電位施加到被進行讀出的行以外的字線WL，由此使被進行讀出的行以外的行的晶體管300導(dǎo)通。接著，將根據(jù)晶體管300的柵電極中的電荷而確定晶體管300的導(dǎo)通狀態(tài)或截止狀態(tài)的電位(讀出電位)施加到被進行讀出的行的字線WL。然后，將恒定電位供應(yīng)到源極線SL，并操作連接于位線BL的讀出電路(未圖示)。這里，因為源極線SL和位線BL之間的多個晶體管300除了在被進行讀出的行中的晶體管300以外都處于 導(dǎo)通狀態(tài)，所以源極線SL和位線BL之間的導(dǎo)電率由被進行讀出的行的晶體管300的狀態(tài)(導(dǎo)通狀態(tài)或截止狀態(tài))確定。因為晶體管的導(dǎo)電率依賴于晶體管300的柵電極中的電荷，所以位線BL的電位相應(yīng)地改變。通過由讀出電路讀出位線BL的電位，可以從指定的行的存儲器單元讀出數(shù)據(jù)。圖7B所示的半導(dǎo)體裝置具有n個源極線SL、n個位線BL以及n個第一信號線SI、m個第二信號線S2、m個字線WL以及包括配置為縱向m (行)X橫向n (列)的矩陣狀的多個存儲器單元400 (1，1)至400 (m，n)的存儲器單元陣列410。晶體管300的柵電極、晶體管310的源電極和漏電極中的一個以及電容器320的電極中的一個相互電連接。另外，源極線SL與晶體管300的源電極相互電連接，并且位線BL與晶體管300的漏電極相互電連接。另外，第一信號線SI與晶體管310的源電極和漏電極中的另一個相互電連接，并且第二信號線S2與晶體管310的柵電極相互電連接。另外，字線WL與電容器320的電極中的另一個電連接。在圖7B所示的半導(dǎo)體裝置中，按每行進行寫入操作及讀出操作。使用與上述圖7A所示的半導(dǎo)體裝置類似的方法進行寫入操作。另外，使用如下方法進行讀出操作。首先，通過將無論供給到晶體管300的柵電極的電荷如何都使晶體管300截止的電位供應(yīng)到除被進行讀出的行以外的行的字線WL，使除被進行讀出的行以外的行的晶體管300截止。接著，將根據(jù)晶體管300的柵電極中的電荷而確定晶體管300的導(dǎo)通狀態(tài)或截止狀態(tài)的電位(讀出電位)供應(yīng)到被進行讀出的行的字線WL。然后，將恒定電位供應(yīng)到源極線SL，從而操作連接于位線BL的讀出電路(未圖示)。這里，因為源極線SL和位線BL之間的導(dǎo)電率由被進行讀出的行的晶體管300的狀態(tài)確定。就是說，由讀出電路讀出的位線BL的電位依賴于被進行讀出的行的晶體管300的柵電極中的電荷。因此，可以從指定的行的存儲器單元讀出數(shù)據(jù)。另外，雖然在上述說明中，各存儲器單元400可存儲的數(shù)據(jù)量為I位，但是，本實施例的存儲器裝置的結(jié)構(gòu)不局限于此。通過準備三個以上的供應(yīng)到晶體管300的柵電極的電位，可以增加各存儲器單元400所存儲的數(shù)據(jù)量。例如，在供應(yīng)到晶體管300的柵電極的電位數(shù)量為四的情況下，可以在各存儲器單元存儲2位的數(shù)據(jù)。接著，參照圖8A至8C說明可以應(yīng)用于圖7A和7B所示的半導(dǎo)體裝置等的讀出電路的示例。圖8A不出讀出電路的不意圖。該讀出電路具有晶體管和讀出放大器電路。在讀出數(shù)據(jù)時，將端子A連接于連接有被進行數(shù)據(jù)讀出的存儲器單元的位線。另夕卜，將偏置電位Vbias施加到晶體管的柵電極，而控制端子A的電位。存儲器單元400的電阻依賴于所存儲的數(shù)據(jù)。具體地說，在所選擇的存儲器單元400中的晶體管300導(dǎo)通時，存儲器單元具有低電阻，而在所選擇的存儲器單元400中的晶體管300截止時，存儲器單元具有高電阻。在存儲器單元具有高電阻的情況下，端子A的電位高于參考電位Vref，且讀出放大器輸出對應(yīng)于端子A的電位的電位。另一方面，在存儲器單元具有低電阻的情況下，端子A的電位低于參考電位Vref，且讀出放大器電路輸出對應(yīng)于端子A的電位的電位。因此，通過使用讀出電路，可以從存儲器單元讀出數(shù)據(jù)。注意，本實施例的讀出 電路是一個不例?？梢允褂闷渌娐贰Ａ硗?，讀出電路可以進一步具有預(yù)充電電路?？梢詫⒖嘉痪€代替參考電位Vref連接到讀出放大器電路。圖SB示出作為讀出放大器電路的示例的差分讀出放大器。差分讀出放大器具有輸入端子Vin (+)、輸入端子Vin (-)和輸出端子Vout,并放大Vin (+)和Vin(-)之間的差異。在Vin(+)>Vin(_)時，Vout的輸出大致為High，而在Vin (+)〈Vin (-)時，Vout的輸出大致為Low。在將該差分讀出放大器應(yīng)用于讀出電路的情況下，Vin(+)和Vin(-)中的一個連接于輸入端子A,且對Vin (+)和Vin(-)中的另一個施加參考電位Vref。圖8C示出作為讀出放大器電路的一個示例的鎖存讀出放大器。鎖存讀出放大器具有輸入/輸出端子Vl及V2、控制信號Sp的輸入端子及控制信號Sn的輸入端子。首先，分別將控制信號Sp和Sn設(shè)定為High和Low,切斷電源電位(Vdd)。接著,將被進行比較的電位施加到Vl及V2。然后，分別將信號Sp和Sn設(shè)定為Low和High，且施加電源電位(Vdd)。如果被進行比較的電位Vlin和V2in滿足Vlin>V2in，則Vl的輸出為High且V2的輸出成為Low，而如果該電位滿足Vlin〈V2in，則Vl的輸出成為Low，V2的輸出成為High。通過利用這種關(guān)系，可以放大Vlin和V2in之間的差異。在將該鎖存讀出放大器應(yīng)用于讀出電路時，Vl和V2中的一個通過開關(guān)連接于端子A和輸出端子，并對Vl和V2中的另一個施加參考電位Vref。 本實施例所示的結(jié)構(gòu)、方法等可以與其他實施例所示的任意結(jié)構(gòu)、方法等適當?shù)亟M合。實施例5
在本實施例中，參照圖9A至9F說明將實施例I至實施例4所示的半導(dǎo)體裝置應(yīng)用于電子設(shè)備的情況。在本實施例中，說明將實施例I至實施例4的任一所示的半導(dǎo)體裝置應(yīng)用于諸如以下電子設(shè)備的情況計算機；移動電話機(也稱為移動電話、移動電話裝置)；便攜式信息終端(包括便攜式游戲機、音頻播放器等);數(shù)碼相機；數(shù)碼攝像機；電子紙；或電視裝置(也稱為電視機或電視接收機)。圖9A是筆記本電腦，其包括框體601、框體602、顯示部分603以及鍵盤604等。在框體601和602內(nèi)設(shè)置有任意上述實施例所示的半導(dǎo)體裝置。因此，實現(xiàn)被小型化的、具有高操作速度以及低耗電量的筆記本電腦。圖9B示出便攜式信息終端(個人數(shù)字助理PDA)。在主體611中設(shè)置有顯示部分613、外部接口 615以及操作按鈕614等。另外，還具備操作便攜式信息終端等的觸屏筆612。在主體611內(nèi)設(shè)置有任意上述實施例所示的被微細化的半導(dǎo)體裝置。因此，實現(xiàn)被小型化的、具有高操作速度以及低耗電量的便攜式信息終端。圖9C示出安裝有電子紙的電子書閱讀器620，其由兩個框體，即框體621及框體623構(gòu)成。在框體621及框體623中分別設(shè)置有顯示部分625及顯示部分627?？蝮w621及框體623由軸部637相連接，且可以沿軸部637進行開閉。另外，框體621具備電源開關(guān)631、操作鍵633以及揚聲器635等。在框體621和框體623中的至少一個中設(shè)置有任意上述實施例所示的被微細化的半導(dǎo)體裝置。因此，實現(xiàn)被小型化的、具有高操作速度以及低耗電量的電子書閱讀器。圖9D是移動電話機，其由框體640和框體641這兩個框體構(gòu)成。再者，框體640和框體641滑動而可以處于如圖9D那樣的展開狀態(tài)和重疊狀態(tài)，這使得移動電話機適于攜帶。另外，框體641具備顯示面板642、揚聲器643、麥克風644、操作鍵645、定位裝置646、照相用透鏡647以及外部連接端子648等。此外，框體640具備對移動電話機進行充電的 太陽能電池單元649和外部儲存器槽650等。另外，將天線內(nèi)置于框體641中。在框體640和框體641中的至少一個中設(shè)置有任意上述實施例所示的被微細化的半導(dǎo)體裝置。因此，實現(xiàn)被小型化的、具有高操作速度以及低耗電量的移動電話機。圖9E是數(shù)碼相機，其包括主體661、顯示部分667、取景器663、操作開關(guān)664、顯示部分665以及電池666等。在主體661內(nèi)設(shè)置有任意上述實施例所不的被微細化的半導(dǎo)體裝置。因此，實現(xiàn)被小型化的、具有高操作速度以及低耗電量的數(shù)碼相機。圖9F是電視裝置670，其包括框體671、顯示部分673以及支架675等?？梢酝ㄟ^利用框體671的操作開關(guān)或單獨的遙控680進行電視裝置670的操作。在框體671及遙控680內(nèi)設(shè)置有任意上述實施例所示的被微細化的半導(dǎo)體裝置。因此，實現(xiàn)被小型化的、具有高操作速度和低耗電量的電視裝置。因此，在本實施例所示的電子設(shè)備中安裝有根據(jù)任意上述實施例的半導(dǎo)體裝置。因此，實現(xiàn)被小型化的、具有高操作速度以及低耗電量的電子設(shè)備。示例 I
在本示例中，參照圖IOA和圖10B、圖IlA和圖11B、圖12A和圖12B以及圖13，對使用計算機驗證根據(jù)發(fā)明的一個實施例的半導(dǎo)體裝置的特性的結(jié)果進行說明。具體而言，對各具有不同溝道長度L的晶體管的特性進行比較。另外，在計算中，使用器件仿真軟件Atlas(由Silvaco公司制造)。圖IOA和圖IOB示出用于計算的晶體管的結(jié)構(gòu)。圖IOA示出根據(jù)本發(fā)明的一個實施例的結(jié)構(gòu)(使源電極或漏電極的一部分延伸的結(jié)構(gòu))，并且圖IOB示出用于比較的結(jié)構(gòu)(不使源電極或漏電極的一部分延伸的結(jié)構(gòu))。對用于計算的晶體管進行詳細說明。圖IOA所示的晶體管包括依次層疊有第一導(dǎo)電層742a (材料鈦、厚度IOOnm)及第二導(dǎo)電層745a (材料氮化鈦、厚度任意設(shè)定)的源電極；依次層疊有第一導(dǎo)電層742b (材料鈦、厚度IOOnm)及第二導(dǎo)電層745b (材料氮化鈦、厚度任意設(shè)定)的漏電極；設(shè)置在源電極上的絕緣層743a (材料氧化硅、厚度IOOnm);設(shè)置在漏電極上的絕緣層743b (材料氧化硅、厚度IOOnm);設(shè)置在絕緣層743a及絕緣層743b上的氧化物半導(dǎo)體層744 (材料=In-Ga-Zn-O類氧化物半導(dǎo)體、厚度10nm);設(shè)置在氧化物半導(dǎo)體層744上的柵極絕緣層746 (材料氧化鉿、厚度10nm);以及設(shè)置在柵極絕緣層746上的柵電極748 (材料鎢)。在圖IOA所示的晶體管中，第二導(dǎo)電層745a具有從第一導(dǎo)電層742a的端部向溝道長度方向延伸的區(qū)域(換言之，第二導(dǎo)電層745a的端部比第一導(dǎo)電層742a的端部更接近溝道形成區(qū))，并且第二導(dǎo)電層745a的端部與氧化物半導(dǎo)體層744的溝道形成區(qū)接觸。同樣地，第二導(dǎo)電層745b具有從第一導(dǎo)電層742b的端部向溝道長度方向延伸的區(qū)域(換言之，第二導(dǎo)電層745b的端部比第一導(dǎo)電層742b的端部更接近溝道形成區(qū))，并且第二導(dǎo)電層745b的端部與氧化物半導(dǎo)體層744的溝道形成區(qū)接觸。圖IOB所示的晶體管包括包括導(dǎo)電層752a的源電極(材料氮化鈦、厚度IOOnm)及包括導(dǎo)電層752b的漏電極(材料氮化鈦、厚度100nm);設(shè)置在源電極及漏電極上的氧化物半導(dǎo)體層744 (材料=In-Ga-Zn-O類氧化物半導(dǎo)體、厚度10nm);設(shè)置在氧化物半導(dǎo)體層744上的柵極絕緣層746 (材料氧化鉿、厚度10nm);以及設(shè)置在柵極絕緣層746 上的柵電極748 (材料鎢)。圖IOA和圖IOB的不同之處在于是否存在第二導(dǎo)電層745a中的從第一導(dǎo)電層742a的端部向溝道長度方向延伸的區(qū)域,第二導(dǎo)電層745b中的從第一導(dǎo)電層742b的端部向溝道長度方向延伸的區(qū)域，以及源電極上的絕緣層及漏電極上的絕緣層。在圖IOA中，第二導(dǎo)電層745a中的從第一導(dǎo)電層742a的端部向溝道長度方向延伸的區(qū)域(由第二導(dǎo)電層形成的區(qū)域)的電極的厚度比與其他區(qū)域(由第一導(dǎo)電層和第二導(dǎo)電層的疊層形成的區(qū)域)薄。換言之，垂直于電荷的流動的截面的面積小。由于電阻和截面積成反比，所以第二導(dǎo)電層745a中的從第一導(dǎo)電層742a的端部向溝道長度方向延伸的區(qū)域的電阻比其他區(qū)域高。第二導(dǎo)電層745b也可以援用上述說明。以下，在本實施例中，將第二導(dǎo)電層745a中的從第一導(dǎo)電層742a的端部向溝道長度方向延伸的區(qū)域，以及第二導(dǎo)電層745b中的從第一導(dǎo)電層742b的端部向溝道長度方向延伸的區(qū)域記為高電阻區(qū)(HRR)。在圖IOA中，絕緣層743a覆蓋源電極的上部，絕緣層743b覆蓋漏電極的上部，所 以源電極及漏電極的每一個與氧化物半導(dǎo)體層744的接觸面積非常小(在此，僅第二導(dǎo)電層的端部與氧化物半導(dǎo)體層744接觸)。換言之，與接觸于溝道形成區(qū)的區(qū)域附近的其他區(qū)域相比，可以說源電極及漏電極的電阻更高。在上述結(jié)構(gòu)(圖IOA及圖10B)中，改變溝道長度L，而檢驗了晶體管的閾值電壓(Vth)的動態(tài)。作為溝道長度(L),采用了 20nm、30nm、50nm、100nm、200nm和400nm的六個條件。另外，通過改變第二導(dǎo)電層的厚度，檢驗了晶體管的閾值電壓(Vth)的動態(tài)。作為第二導(dǎo)電層的厚度(L),采用了以下四個條件3nm、10nm、50nm和lOOnm。將源電極和漏電極之間的電壓Vds設(shè)定為IV。另外，將高電阻區(qū)域的溝道長度方向上的長度設(shè)定為0.3 iim。用于計算的參數(shù)給出如下。I. In-Ga-Zn-O類的氧化物半導(dǎo)體(氧化物半導(dǎo)體層的材料)，帶隙Eg :3. 15eV，電子親和力X :4. 3eV，相對介電常數(shù)15，電子遷移率10cm2/VS，以及導(dǎo)帶的有效狀態(tài)密度5 X 1018cm 3o2.氮化鈦(源電極及漏電極的材料)，功函數(shù)3. 9eV以及電阻率P 2. 2X10、 cm。3.氧化鉿(柵極絕緣層的材料)，以及相對介電常數(shù)15。4.鎢(柵電極的材料)，以及功函數(shù):4. 9eV。圖IlA和11B、圖12A和12B以及圖13示出計算結(jié)果。在圖IlA和11B、圖12A和 12B以及圖13中，橫軸示出溝道長度L (nm)，縱軸示出閾值電壓的偏移量(AVth)。注意，A Vth是以溝道長度L=400nm時的閾值電壓為基準算出的。圖11A、圖11B、圖12A以及圖12B示出圖IOA所示的結(jié)構(gòu)的計算結(jié)果，圖IlA示出第二導(dǎo)電層的厚度為IOOnm時的計算結(jié)果，圖IlB示出第二導(dǎo)電層的厚度為50nm時的計算結(jié)果，圖12A示出第二導(dǎo)電層的厚度為IOnm時的計算結(jié)果，圖12B示出第二導(dǎo)電層的厚度為3nm時的計算結(jié)果。另外，圖13示出圖IOB所示的結(jié)構(gòu)的計算結(jié)果。對圖11A、圖11B、圖12A以及圖12B進行比較，可以發(fā)現(xiàn)第二導(dǎo)電層越薄，就越能抑制閾值電壓的負偏移。另外，對圖IlA與圖13進行比較，可以發(fā)現(xiàn)在設(shè)置覆蓋源電極及 漏電極的絕緣層時可以抑制Vth的負偏移。以上都表示通過使源電極及漏電極的每個與氧化物半導(dǎo)體層的接觸面積減小，并增大在接觸界面處的接觸電阻，可以控制短溝道效應(yīng)。
另外，根據(jù)上述結(jié)果，在與半導(dǎo)體層接觸的區(qū)域附近，在源電極及漏電極的電阻增加時，可以得到控制短溝道效應(yīng)的效果。因此，可以理解，通過使源電極及漏電極的每個與溝道形成區(qū)接觸的區(qū)域附近的電阻高(具體而言，例如，通過使源電極及漏電極的每個的一部分的截面積減小，并形成覆蓋源電極及漏電極的每個的上部的絕緣層而使源電極或漏電極與氧化物半導(dǎo)體層144的接觸面積減小)，可以抑制閾值電壓的負偏移。這是因為源電極和漏電極之間的電場強度被緩和的緣故。如上所述，可知根據(jù)本發(fā)明的一個實施例可以抑制諸如閾值電壓降低的短溝道效應(yīng)。 本申請基于2010年I月22日向日本專利局提交的日本專利申請序號2010-012540，通過引用將其完整內(nèi)容結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 氧化物半導(dǎo)體層； 與所述氧化物半導(dǎo)體層接觸的源電極，所述源電極包括 第一導(dǎo)電層；以及 第二導(dǎo)電層； 與所述氧化物半導(dǎo)體層接觸的漏電極，所述漏電極包括 第三導(dǎo)電層；以及 第四導(dǎo)電層； 與所述氧化物半導(dǎo)體層重疊的柵電極；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層， 其中，所述第二導(dǎo)電層延伸超過所述第一導(dǎo)電層的端部， 所述第四導(dǎo)電層延伸超過所述第三導(dǎo)電層的端部， 并且，所述第一導(dǎo)電層的端部與所述第三導(dǎo)電層的端部彼此相對。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述第一導(dǎo)電層、所述第二導(dǎo)電層、所述第三導(dǎo)電層以及所述第四導(dǎo)電層各具有錐形形狀。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，還包括 所述第二導(dǎo)電層上的與所述第一導(dǎo)電層的端部接觸的第一側(cè)壁絕緣層；以及 所述第四導(dǎo)電層上的與所述第三導(dǎo)電層的端部接觸的第二側(cè)壁絕緣層。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述第二導(dǎo)電層的材料和所述第四導(dǎo)電層的材料是金屬氮化物。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述第二導(dǎo)電層的厚度和所述第四導(dǎo)電層的厚度為5nm至15nm。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，還包括 設(shè)置在所述氧化物半導(dǎo)體層和所述源電極之間的第一絕緣層；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述漏電極之間的第二絕緣層， 其中，所述源電極及所述漏電極在所述源電極及所述漏電極的端部與所述氧化物半導(dǎo)體層接觸。
7.一種半導(dǎo)體裝置，包括 氧化物半導(dǎo)體層； 源電極，包括 第一導(dǎo)電層；以及 與所述氧化物半導(dǎo)體層接觸的第二導(dǎo)電層； 漏電極，包括 第三導(dǎo)電層；以及 與所述氧化物半導(dǎo)體層接觸的第四導(dǎo)電層； 與所述氧化物半導(dǎo)體層重疊的柵電極；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層， 其中，所述第二導(dǎo)電層在所述第一導(dǎo)電層上，且所述第二導(dǎo)電層具有比所述第一導(dǎo)電層高的電阻，并且，所述第四導(dǎo)電層在所述第三導(dǎo)電層上，且所述第四導(dǎo)電層具有比所述第三導(dǎo)電層高的電阻。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第一導(dǎo)電層和所述第三導(dǎo)電層與所述氧化物半導(dǎo)體層接觸。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置， 其中，所述第二導(dǎo)電層延伸超過所述第一導(dǎo)電層的端部， 所述第四導(dǎo)電層延伸超過所述第三導(dǎo)電層的端部， 并且，所述第一導(dǎo)電層的端部與所述第三導(dǎo)電層的端部彼此相對。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第一導(dǎo)電層、所述第二導(dǎo)電層、所述第三導(dǎo)電層以及所述第四導(dǎo)電層各具有錐形形狀。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第二導(dǎo)電層的材料和所述第四導(dǎo)電層的材料是金屬氮化物。
12.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第二導(dǎo)電層的厚度和所述第四導(dǎo)電層的厚度為5nm至15nm。
13.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，還包括 設(shè)置在所述氧化物半導(dǎo)體層和所述源電極之間的第一絕緣層；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述漏電極之間的第二絕緣層， 其中，所述源電極及所述漏電極在所述源電極及所述漏電極的端部與所述氧化物半導(dǎo)體層接觸。
14.一種半導(dǎo)體裝置，包括 氧化物半導(dǎo)體層； 源電極，包括 第一導(dǎo)電層；以及 與所述氧化物半導(dǎo)體層接觸的第二導(dǎo)電層； 漏電極，包括 第三導(dǎo)電層；以及 與所述氧化物半導(dǎo)體層接觸的第四導(dǎo)電層； 與所述氧化物半導(dǎo)體層重疊的柵電極；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層， 其中，所述第一導(dǎo)電層在所述第二導(dǎo)電層上，且所述第二導(dǎo)電層具有比所述第一導(dǎo)電層高的電阻， 并且，所述第三導(dǎo)電層在所述第四導(dǎo)電層上，且所述第四導(dǎo)電層具有比所述第三導(dǎo)電層高的電阻。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中所述第一導(dǎo)電層和所述第三導(dǎo)電層與所述氧化物半導(dǎo)體層接觸。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置， 其中，所述第二導(dǎo)電層延伸超過所述第一導(dǎo)電層的端部， 所述第四導(dǎo)電層延伸超過所述第三導(dǎo)電層的端部， 并且，所述第一導(dǎo)電層的端部與所述第三導(dǎo)電層的端部彼此相對。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中所述第一導(dǎo)電層、所述第二導(dǎo)電層、所述第三導(dǎo)電層以及所述第四導(dǎo)電層各具有錐形形狀。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，還包括 所述第二導(dǎo)電層上的與所述第一導(dǎo)電層的端部接觸的第一側(cè)壁絕緣層；以及 所述第四導(dǎo)電層上的與所述第三導(dǎo)電層的端部接觸的第二側(cè)壁絕緣層。
19.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中所述第二導(dǎo)電層的材料和所述第四導(dǎo)電層的材料是金屬氮化物。
20.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中所述第二導(dǎo)電層的厚度和所述第四導(dǎo)電層的厚度為5nm至15nm。
21.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，還包括 設(shè)置在所述氧化物半導(dǎo)體層和所述源電極之間的第一絕緣層；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述漏電極之間的第二絕緣層， 其中，所述源電極及所述漏電極在所述源電極及所述漏電極的端部與所述氧化物半導(dǎo)體層接觸。
22.—種半導(dǎo)體裝置，包括 包括溝道形成區(qū)的氧化物半導(dǎo)體層； 具有與所述溝道形成區(qū)接觸的區(qū)域的源電極； 具有與所述溝道形成區(qū)接觸的區(qū)域的漏電極； 與所述溝道形成區(qū)重疊的柵電極；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層， 其中，所述源電極的所述區(qū)域具有比所述源電極的其他區(qū)域高的電阻， 并且，所述漏電極的所述區(qū)域具有比所述漏電極的其他區(qū)域高的電阻。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置，還包括 設(shè)置在所述氧化物半導(dǎo)體層和所述源電極之間的第一絕緣層；以及 設(shè)置在所述氧化物半導(dǎo)體層和所述漏電極之間的第二絕緣層， 其中，所述源電極及所述漏電極在所述源電極及所述漏電極的端部與所述氧化物半導(dǎo)體層接觸。
全文摘要
本發(fā)明的目的在于，提供一種維持有利的特性并實現(xiàn)微細化的、包括氧化物半導(dǎo)體的半導(dǎo)體裝置。一種半導(dǎo)體裝置，包括氧化物半導(dǎo)體層；與所述氧化物半導(dǎo)體層接觸的源電極及漏電極；與所述氧化物半導(dǎo)體層重疊的柵電極；以及設(shè)置在所述氧化物半導(dǎo)體層和所述柵電極之間的柵極絕緣層，其中，所述源電極及所述漏電極各包括第一導(dǎo)電層和具有從所述第一導(dǎo)電層的端部向溝道長度方向延伸的區(qū)域的第二導(dǎo)電層。
文檔編號H01L21/28GK102742014SQ201080062030
公開日2012年10月17日 申請日期2010年12月24日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者三上真弓, 鄉(xiāng)戶宏充, 倉田求, 山崎舜平, 笹川慎也, 須澤英臣 申請人:株式會社半導(dǎo)體能源研究所