專利名稱：用于微電子封裝襯底的多個表面處理的制作方法
技術領域：
本說明書涉及將表面處理劑施加于微電子封裝的襯底的連接區(qū)域的領域，并且具體涉及將多個不同表面處理劑施加于單個襯底的多個不同連接區(qū)域。
背景技術：
半導體和微機械器件通常附加到襯底。然后在襯底上附加覆蓋以密封和保護內部的器件。覆蓋能夠包括熱片或熱管或只是附加到襯底的外部邊緣的簡易塑料覆蓋。襯底構成到印制接線板、插座或某一其它裝配臺的電和機械連接。附加了覆蓋的襯底被叫作封裝。 隨著封裝和內部器件的復雜度增加，對于襯底以及其到內部器件和到其外部連接的連接提出了新的需求。在一些情況中，襯底可能具有不同類型的電連接。對于大小、密度、電容量、阻抗以及其它特性，電連接將具有不同的電要求。當使用絲印、光刻工藝以及其它類似的工藝來創(chuàng)建襯底上的連接時，使用單套制造工藝來創(chuàng)建不同類型的連接可能是困難的。


以示例方式而非限制方式在附圖的圖中示出本發(fā)明的實施例，其中，類似參考數(shù)字用于表示類似特征，并且其中圖1是根據(jù)本發(fā)明的實施例的堆疊封裝器件的側截面圖；圖2是根據(jù)本發(fā)明的實施例的具有兩個不同類型的焊盤開口的封裝襯底的俯視圖；圖3是根據(jù)本發(fā)明的實施例的具有兩個不同類型的焊盤開口和圍繞外圍的連接條的備選封裝襯底的俯視圖；圖4A是根據(jù)本發(fā)明的實施例準備用于封裝襯底的兩個不同表面處理層的工藝的截面圖；圖4B示出根據(jù)本發(fā)明的實施例將POP焊盤區(qū)域表面處理劑添加到圖4A的封裝襯底；圖4C示出根據(jù)本發(fā)明的實施例將保護掩蔽層添加到封裝襯底；圖4D示出根據(jù)本發(fā)明的實施例將表面處理劑施加到封裝襯底的C4連接區(qū)域；圖4E示出根據(jù)本發(fā)明的實施例從封裝襯底移除保護掩蔽層；圖4F示出根據(jù)本發(fā)明的實施例將C4焊料凸起添加到封裝襯底；圖5A是根據(jù)本發(fā)明實施例的準備用于封裝襯底的三個不同表面處理層的備選工藝的截面圖；圖5B示出根據(jù)本發(fā)明的實施例將表面處理劑添加到圖5A的無芯襯底的C4連接區(qū)域；圖5C示出根據(jù)本發(fā)明的實施例從無芯襯底移除抗蝕圖；圖5D示出根據(jù)本發(fā)明的實施例將用于POP焊盤區(qū)域的抗蝕圖形成添加到無芯襯底；圖5E示出根據(jù)本發(fā)明的實施例將表面處理劑添加到無芯襯底的C4連接區(qū)域；圖5F示出根據(jù)本發(fā)明的實施例將多層連接和電介質以及抗蝕圖添加到無芯襯底；圖5G示出根據(jù)本發(fā)明的實施例將表面處理劑添加到無芯襯底的BGA連接區(qū)域；圖5H示出根據(jù)本發(fā)明的實施例在BGA連接區(qū)域上施加保護膜并且從無芯襯底的底部蝕刻銅層；圖51示出根據(jù)本發(fā)明的實施例從無芯襯底移除保護膜；圖5J示出根據(jù)本發(fā)明的實施例將C4連接焊料凸起施加于無芯襯底；以及圖6是根據(jù)本發(fā)明的實施例在襯底上產(chǎn)生多個表面處理層的工藝流程圖。
具體實施例方式在一些POP(堆疊封裝)襯底中，在相同的襯底上存在C4(受控崩塌芯片連接)和POP互連區(qū)域。單個表面處理層沒有最優(yōu)化互連的性能。為了改進性能，無電表面處理劑(即NiPdAu)能夠在POP焊盤被掩蔽的情況下施加于C4焊盤。雙C4表面處理層能夠用于為C4和POP焊盤互連提供良好的焊點可靠性(SJR)。新的襯底制造工藝能夠用于創(chuàng)建兩個不同類型的表面處理層，一個在HDI (高密度互連)POP (堆疊封裝)襯底的C4側，并且另一個在POP焊盤側。已經(jīng)證明，對于跌落性能，電解表面處理劑即NiAu是良好的表面處理劑。能夠通過施加電解表面處理劑和對所有POP焊盤布線以連接到電解鍍覆條來進行高性能POP焊盤表面處理。但是，由于焊盤和線路的高密度，電解表面處理劑不能施加于C4區(qū)域。已經(jīng)證明，對于在電和熱老化下的焊點可靠性，無電表面處理劑(即NiPdAu)是優(yōu)秀的表面處理劑。圖1是能夠應用本發(fā)明實施例的封裝的簡化截面圖。圖1中，封裝10是堆疊封裝(POP)類型的封裝。在倒裝芯片配置中，在封裝底部的襯底8承載第一裸芯片6。在一個示例中，第一裸芯片是CPU(中央處理單元)、ASIC(專用集成電路)、微控制器或其它邏輯器件。它的電連接主要是在底部上且面向裸芯片，并且被緊密地放置在一起，使得能夠將所有希望的引腳安裝到裸芯片的底面上。倒裝芯片裸芯片6具有C4連接區(qū)域7，其具有密集填塞的焊料凸起柵格，焊料凸起與襯底8上的對應C4連接區(qū)域32連接。用適當?shù)母采w或涂層9封閉裸芯片的頂部。在封裝中在該裸芯片之上還包含第二裸芯片或裸芯片集合16，并且第二襯底12將第二裸芯片或裸芯片集合16與該裸芯片分隔。在示出的示例中，上裸芯片是堆疊式存儲器裸芯片，使得三個組成部分16-1、16-2、16-3堆疊在一起以形成裸芯片。但是，可使用任何其它類型的裸芯片或裸芯片組。在單個封裝中組合邏輯器件和存儲器對于低功率、小型器件具有顯著益處。但是，任何其它兩個或更多裸芯片能夠封裝在一起，并且能夠顛倒或調整這兩個裸芯片的相對位置以適合任何特殊應用。上襯底12在一側即頂側12-1直接連接到第二裸芯片16。這個連接通常提供電和機械支持并且下面對其進行更詳細描述。在上襯底的相對側即底側12-2，襯底連接到球柵陣列(BGA) 34。這個連接由以柵格或柵格部分的形式的焊料球陣列構成。焊料球18構成封裝的上襯底12和封裝的下襯底8之間的電連接。能夠以各種各樣方式中的任何方式來進行附加(attachment)。在示出的示例中，連接使用球柵陣列(BGA)，其中，示出該陣列的若干焊料球18。焊料球被放置在封裝的下襯底的連接焊盤21上。覆蓋23附加到襯底的外圍并且覆蓋這兩個裸芯片和所有內部連接。該覆蓋提供保護免受外部元件干擾并且到襯底的附加能夠是氣密密封。該覆蓋能夠包括熱片、散熱器、 熱管或各種各樣其它冷卻器件中的任何，(未示出)。與上覆蓋類似的第二覆蓋9保護倒裝芯片裸芯片6。上襯底的頂側承載連接22以構成與上裸芯片的底面的直接接觸。該特殊類型的連接能夠適于適合任何特殊應用。在示出的示例中，使用焊料凸起。圖1在示出的截面圖中僅示出五個連接。這是簡化圖。可能有數(shù)十或數(shù)百的連接。連接在一側即頂側接觸裸芯片，并且然后通過通孔延伸至上襯底的底側上的接觸焊盤。這些接觸焊盤能夠通過襯底的底側上的BGA連接。這允許構成與裸芯片16的外部連接。除了襯底和存儲器芯片16之間的連接22以外，襯底還承載接線焊盤對，線沈附加到其上以連接到存儲器裸芯片16的頂部上的對應焊盤(未示出)。接線焊盤通過通孔連接到襯底的底部上的BGA。在一些應用中，線連接用于電源，而倒裝芯片裸芯片的頂部上的其它連接用于高速信令或數(shù)據(jù)。襯底的頂側上的另外的接線焊盤觀用于將線30連接到存儲器堆疊的頂層16-1。 如果這個裸芯片是存儲器裸芯片，則能夠使用線連接而不是接觸焊盤22容易地支持存儲器器件中典型的較低的連接密度。這些另外的接線焊盤還能夠通過通孔連接到BGA。另外， 襯底能夠提供接線層以將一些焊盤而不是另一些連接到球柵陣列中的不同點。因此，陣列中能夠有若干球用于一個焊盤，并且襯底上有若干焊盤連接到一個焊料球。如上面說明的，下襯底在其頂側8-1連接到下裸芯片的C4接觸區(qū)域以及到上襯底的BGA接觸區(qū)域。在其底側8-2，它連接到印制電路板(PCB)、印制接線板(PWB)、插座20或某一其它表面。底側具有BGA 19以連接到PCB上的焊盤陣列。通過下襯底8的通孔將頂側上的接觸點連接到底側上的接觸點。雖然示出C4、線焊以及BGA連接，但是能夠使用各種各樣不同的連接。這些特殊的低密度和高密度互連能夠適于適合任何特殊應用。圖1的示例示出HDI (高密度互連)類型的POP器件的示意圖。類似于典型的 LDI (低密度互連)POP，該器件的頂部件即上裸芯片16是存儲器芯片封裝。但是，底部封裝與典型的LDI POP封裝不同。在裸芯片和襯底之間不是使用線焊，而是HDI類型的襯底12 與線焊一起被用于底部封裝14。裸芯片和襯底之間的互連是通過倒裝芯片以獲得HDI區(qū)域，但是能夠使用其它類型的芯片配置。因此，襯底具有用于倒裝芯片連接的HDI區(qū)域以及 LDI用于線焊連接。圖2示出圖1的POP襯底8的俯視圖8-1的圖示。存在兩個類型的焊盤開口。存在HDI區(qū)域32，在這個情況中是C4區(qū)域，以構成與下裸芯片的倒裝芯片連接。這里，連接焊盤是非常密的并且存在小的開口用于裸芯片互連。在襯底邊緣、圍繞C4區(qū)域的是用于BGA的LDI區(qū)域34，其連接到上襯底，上襯底又連接到至上裸芯片的線焊。這里，連接是低密度的并且焊盤具有大的開口。在本文中，這些將被叫作POP焊盤，其用于底部和頂部封裝之間的互連。在依賴線焊的常規(guī)POP中，所有連接都是這個類型的低密度焊盤。中央HDI連接32連接到下裸芯片并且外圍LDI連接34通過封裝的上襯底連接到上裸芯片。既然因為C4焊盤和POP焊盤以不同的方式構成不同類型的連接而使得它們的用途和功能是不同的，那么對焊盤表面處理劑實現(xiàn)焊點可靠性的要求是非常不同的。C4區(qū)域焊點一般受底部填充劑(underfill)保護，但是需要在電和熱老化條件下的強可靠性。底部填充劑是在已經(jīng)構成焊料連接之后施加在襯底和裸芯片之間的電介質，用于填充連接之間的空間以及保護它們免受物理、化學以及熱影響。另一方面，POP焊盤焊點承受較少的信號或電老化要求，但是需要較高的跌落測試性能。在這些不同連接類型的需要和要求方面存在其它的不同。為了向這兩個類型的連接區(qū)域提供干凈、可靠、耐用的連接，能夠使用不同的表面處理劑。一個表面處理劑用于C4焊盤并且另一表面處理劑用于POP焊盤區(qū)域。將在C4和POP焊盤連接的上下文中呈現(xiàn)下面的示例，但是，其它類型的連接和連接組合能夠受益于本發(fā)明的不同實施例。已經(jīng)證明，對于跌落性能，電解表面處理劑即NiAu是良好的表面處理劑。在一個示例中，能夠施加電解表面處理劑(即MAu)作為POP焊盤表面處理劑。另外，能夠對所有POP焊盤布線以連接到電解鍍覆條。但是，在C4區(qū)域中，由于焊盤和線路的高密度，電解表面處理劑工作得不好。已經(jīng)證明，對于電和熱老化下的良好焊點可靠性，無電表面處理劑(即NiPdAu)是優(yōu)秀的表面處理劑。所以，無電表面處理劑(即NiPdAu)能夠在POP焊盤被掩蔽的情況下施加于C4焊盤。圖3示出備選POP襯底的俯視圖的圖示。在圖3的示例中，襯底40具有四個C4區(qū)域42-1到42-4。這些各自圍繞有POP焊盤連接區(qū)域44-1到44-4。POP焊盤通過襯底上的接線線路或導線46耦合到靠近襯底的外部邊緣的電解鍍覆條48。與圖2的示例中一樣，POP焊盤區(qū)域圍繞C4接觸區(qū)域。電解鍍覆條又圍繞POP焊盤區(qū)域。在示出的示例中，C4連接區(qū)域形成正方形。POP焊盤形成圍繞C4焊盤正方形的正方形。鍍覆條形成圍繞POP焊盤區(qū)域的正方形并且金屬線線路將POP焊盤連接到這些條。這些條然后能夠通過通孔連接到襯底的底部上的BGA或其它連接器(未示出)。在示出的示例中，僅對POP焊盤布線以連接到電解鍍覆條。但是，取決于特殊應用，各種各樣不同的接線和布線變化是可能的。圖4A到4F示出準備具有雙表面處理層或兩個不同表面處理層的HDI POP襯底的工藝。在正常HDI積層工藝和SR(阻焊)工藝之后，POP焊盤的表面處理劑(即NiAu)將被電解鍍覆。然后，POP焊盤將被掩蔽并且C4區(qū)域焊盤的表面處理劑(即NiPdAu)將被無電鍍覆。在POP焊盤掩蔽層移除之后，將恢復正常HDI工藝。新工藝的一個明顯優(yōu)點是，滿足以下挑戰(zhàn)在C4區(qū)域、POP焊盤以及BGA焊盤施加不同的表面處理劑以滿足不同的焊點可靠性要求。因為在襯底的C4側的雙表面處理層，所以不需要犧牲性金屬阻擋層。轉向圖4A，多層襯底51具有電介質區(qū)域53和導電路徑55，導電通道55通過電介質區(qū)域以構成頂面和底面之間的連接。適于圖1的示例，圖4A的襯底會在底面上具有BGA焊盤并且在接下來的圖中發(fā)展以支持頂面上的C4和POP焊盤連接。在圖4A的示例中，C4連接在左并且POP焊盤在右。阻焊工藝已經(jīng)完成以在頂層的阻焊劑56之間顯露和限定用于C4連接的兩個導電通孔57。還在頂層的阻焊劑之間，存在用于POP焊盤的兩個導電通孔59。這兩個POP焊盤通過襯底中的金屬線61連接到帶邊緣(strip edge)。這與圖3中的POP焊盤和電解鍍覆條48之間的金屬線46對應。在圖4A中，左側的C4連接區(qū)域被掩蔽。當POP焊盤區(qū)域接收表面處理劑時，掩蔽層58保護C4連接區(qū)域?？墒褂霉庵驴刮g劑或各種各樣其它保護膜中的任何保護膜來構成掩蔽層。在一個示例中，掩蔽層由選擇性膏印制膜構成。類似地，能夠使用光刻工藝、印制或其它技術來圖案化掩蔽層。作為另外的備選，能夠顛倒準備表面的順序，使得POP焊盤區(qū)域首先完成，然后被掩蔽，并且然后C4連接區(qū)域完成。在圖4B中，電解表面處理劑已經(jīng)施加于右手側的用于POP焊盤的通孔。在這個示例中，表面處理層是NiAu層。首先，通過掩蔽其它區(qū)域以及施加濕鎳離子浴來施加鎳層63。 接著，通過施加濕金浴來形成金層65。雖然示出電解NiAu，但是存在能夠施加的各種各樣的其它可能的表面處理劑以最優(yōu)化POP焊盤的質量和功能。備選地，能夠使用各種各樣的其它表面處理劑，例如電解NiPdAu、電解PdAu、電解NiPd等。在圖4C中，移除左側的C4連接區(qū)域上的掩蔽層并且掩蔽右側的POP焊盤區(qū)域。當 C4區(qū)域接收表面處理劑時，右側的掩蔽層67保護POP焊盤區(qū)域?？捎门c圖4A和4B中的掩蔽層相同的方式來構成掩蔽層。在這兩個情況中，能夠通過光刻工藝技術或選擇性印制或用各種各樣其它方式中的任何方式來建立掩蔽層圖案。在圖4D中，在通孔55上形成鎳鈀層，其中，要構成C4接觸點。然后，在鎳鈀層上形成金層。用無電工藝來施加鎳鈀并且用浸沒工藝來施加金。雖然示出NiPdAu工藝，但是取決于應用，能夠使用適合于C4連接的各種各樣的其它處理。在圖4E中，從POP焊盤區(qū)域移除掩蔽層67，并且在圖4E中，C4焊料凸起73被施加在C4連接點上。所得的襯底現(xiàn)在示出具有兩個不同類型的表面處理層的兩個不同類型的連接區(qū)域。在示出的示例中，在施加焊料凸起之前移除保護掩蔽層。這保護掩蔽層免受焊料凸起工藝的熱。用不同的掩蔽層材料，可在以后移除掩蔽層。上面提到的操作中的每個通常涉及上面未描述的很多另外的操作，例如掩蔽、清洗、印制、鍍覆蒸發(fā)、干燥、加熱等。未詳細描述這些操作以便簡化說明書。取決于用于任何特殊應用的特殊表面處理劑，能夠用各種各樣不同的方式來修改操作。圖4A到4F的操作能夠應用于很多不同類型的具有兩個不同接觸區(qū)域的襯底。這種襯底的另一示例是無芯襯底(coreless substrate)。具有DLL3 (直接層和層壓)-D類型的無芯襯底的HDI POP的C4側也呈現(xiàn)兩個不同的連接區(qū)域。同時，工藝能夠有助于在與這兩個連接區(qū)域相對的BGA側的希望的表面處理。雖然各種各樣不同的表面處理劑能夠用于 BGA側，但是一個可能性是直接浸沒Au (DIG)表面處理劑。圖5A到5J示出實現(xiàn)HDI POP襯底雙表面處理層的備選工藝。利用DLL3-D類型的封裝工藝的優(yōu)點，能夠通過僅圖案化C4區(qū)域來首先電解鍍覆C4區(qū)域表面處理劑(例如 NiPdAu) 0在C4區(qū)域鍍覆完成并且干膜抗蝕劑被移除之后，POP焊盤區(qū)域能夠被圖案化用于不同類型的電解表面處理劑鍍覆(例如NiAu)。在正常HDI積層工藝和阻焊工藝之后，能夠施加不同的希望的BGA焊盤表面處理劑，例如DIG(直接浸沒金)或0SP(有機可焊性保護劑)。參考圖5A，示出具有圖案化干膜抗蝕劑(DFR)層81的初始銅膜或片80。如以下附圖中能夠看出的，初始片形成用于構造無芯襯底的基礎并且最終被移除。DFR層限定C4 接觸焊料凸起的位置。在圖5A中，DFR層中的開口填充有電解AuPdAu層83。這能夠用各種各樣的電解工藝來進行并且層的特殊組成能夠適于適合不同的應用。在圖5C中，DFR層被移除，將C4連接點留在無芯襯底上。在圖5D中，新的DFR層85被圖案化到襯底上。新的層覆蓋和保護C4連接區(qū)域并且限定POP焊盤區(qū)域的位置。在圖5E中，圖案化DRF層85中的間隙在其內沉積有電解AuM層87。這能夠用各種各樣不同的方式來執(zhí)行，如上面在圖4B的上下文中論述的。用于這個表面處理的工藝和材料的特殊選擇能夠按照希望適于適合任何特殊實施例。在圖5F中，若干新的操作已經(jīng)應用于無芯襯底。首先，DFR層85已經(jīng)被移除。接著，已經(jīng)在C4和POP焊盤連接區(qū)域上堆積互連91和導電通孔89和電介質的層。依次通過圖案化、沉積、蝕刻以及重復(repeating)來堆積這些層。各種各樣不同的工藝能夠用于實現(xiàn)這些層。在已經(jīng)形成通孔和互連之后，在所得的表面上圖案化阻焊劑93。將阻焊劑圖案化以限定球柵陣列的最終球連接的位置。最終在圖5F中，圖案化阻焊劑中的用于球的每個開口已經(jīng)涂有銅層。銅還沒有表面處理層。在圖5G中，適當?shù)谋砻嫣幚韯?5已經(jīng)施加于BGA井。表面處理劑可以是希望的且適合用于BGA連接焊盤的任何處理劑。如果連接焊盤是另一類型，則能夠使用不同的表面處理劑。在一個實施例中能夠使用DIG或OSP表面處理劑。在圖5H中，保護膜99層壓在BGA井上。該膜可由PET (聚酯)或各種各樣的其它材料構成，并且在這個示例中被層壓在井上。當從無芯襯底的底側蝕刻底層銅80時，層壓保護BGA接觸區(qū)域。移除底層銅暴露C483和POP焊盤87區(qū)域的接觸區(qū)域。由于圖5F中添加的電介質阻擋91，底部接觸焊盤在倒置井的內部。在圖51中，保護膜99被移除。這個圖示出在無芯襯底的頂部上的暴露的BGA接觸點和在無芯襯底的底部上的這兩個不同類型的接觸點，即C4和POP焊盤。頂部接觸點準備好通過每個井中的金表面處理層與焊料球接觸。POP焊盤具有電解金鎳表面處理層以接收線用于線焊。C4焊盤準備好用于C4焊料凸起或微球，其將被施加于電解金、鈀、金表面處理層。在圖5J中，C4焊料凸起已經(jīng)被施加在無芯裸芯片的底面上的適當位置。圖5A到5J的工藝允許不同的表面處理劑被施加在C4區(qū)域、POP焊盤以及BGA焊盤以滿足不同的焊點可靠性要求。另外，能夠在POP焊盤表面施加電解MAu表面處理劑，而不用對所有POP焊盤布線以連接到電解鍍覆條。這避免可能由暴露會要求連接到共同條的很多銅線路(見例如圖3的46、48)而造成的設計挑戰(zhàn)和可靠性擔憂。圖6是根據(jù)本發(fā)明的實施例在襯底上產(chǎn)生多個表面處理層的工藝流程圖。在圖6中，在框103，第一表面處理劑施加于襯底的第一區(qū)域。襯底的第一區(qū)域能夠是低或高密度連接界面。在LDI區(qū)域的情況中，連接可以是POP焊盤區(qū)域、線焊區(qū)域或BGA區(qū)域?；谶B接區(qū)域的屬性來選擇第一表面處理劑。對于LDI區(qū)域，能夠使用電解表面處理劑等，例如電解NiAu。備選地，能夠使用DIG、OSP以及類似處理劑。在框105，掩蔽襯底的第一區(qū)域。這么做使得襯底的具有第二不同連接區(qū)域的第二區(qū)域暴露。第二連接區(qū)域能夠具有與第一類似的密度，但是具有不同的連接要求，或它能夠是不同的密度。例如，它能夠是高密度區(qū)域，例如C4連接區(qū)域。在框107，第二不同表面處理劑施加于襯底的第二區(qū)域，而第一區(qū)域是被掩蔽的。在C4連接區(qū)域的情況中，能夠使用無電表面處理劑NiPdAu。但是，其它類型的處理劑也能夠用于C4和其它類型的連接區(qū)域。
在框109，移除掩蔽層，并且在框111，連接區(qū)域完成。這能夠通過添加焊料球或凸起、線連接另外的焊盤或適合于所使用的特殊連接區(qū)域的某一其它結構來進行。這兩個連接區(qū)域能夠在彼此的旁邊或分隔。它們能夠在襯底的相同側或在襯底的相對側。能夠在高密度區(qū)域之前完成低密度區(qū)域，或反之亦然。在上面示出的一個示例中， 第一連接區(qū)域是在襯底的頂面上并且第二連接區(qū)域是在襯底的與頂面相對的底面上。能夠通過掩蔽一些連接區(qū)域而將表面處理劑施加于另一些連接區(qū)域來完成另外的區(qū)域?？偢鞣N操作被描述為多個分立操作以幫助理解本說明書。但是，說明的順序不應該解釋成暗示這些操作一定是順序相關的。具體地，不需要以呈現(xiàn)的順序來執(zhí)行這些操作?？捎门c所描述實施例不同的順序來執(zhí)行所描述的操作?？蓤?zhí)行各種另外的操作并且可省略所描述的操作。鑒于上述教導，很多修改和變化是可能的?？蓪τ趫D中示出的各種組成部分和操作進行各種等效組合和替換。本發(fā)明的范圍應不受這個詳細說明的限制，而是受于此所附的權利要求書限制。提供上面描述的示例分層、涂層、蝕刻和圖案化工藝僅作為示例。可存在其它和不同的工藝，其將不同的表面處理劑施加于不同類型的襯底上的不同類型的連接區(qū)域。提供特殊類型的連接區(qū)域、封裝以及表面處理劑僅作為示例并且可進行不同的選擇以適合不同的應用?？墒褂门c本文示出和描述的那些相比不太復雜或更復雜的表面處理、封裝以及制造工藝。因此，取決于許多因素，例如價格約束、性能要求、技術改進或其它情形，配置可從實現(xiàn)到實現(xiàn)而變化。本發(fā)明的實施例還可應用于受益于不同類型的表面處理劑的其它類型的封裝和連接。另外，本發(fā)明的實施例可應用于半導體、微電子、微型機以及使用光刻工藝技術的其它器件的產(chǎn)生。在上面的說明中，闡述了許多特定細節(jié)。但是，理解的是，沒有這些特定細節(jié)，也可實施本發(fā)明的實施例。例如，可用眾所周知的等效材料替換本文描述的那些材料，并且類似地，可用眾所周知的等效技術來替換所公開的特殊處理技術。另外，步驟和操作可被移除或被添加到所描述的操作，以改進結果或添加另外的功能。在其它情況中，未詳細示出眾所周知的電路、結構和技術以免影響對本說明書的理解。雖然已經(jīng)根據(jù)若干示例描述了本發(fā)明的實施例，但是，本領域技術人員可認識到， 本發(fā)明不限于所描述的實施例，而是可用所附權利要求書的精神和范圍內的修改和變更來實施。本說明書因此應被視為是說明性的而不是限制性的。
權利要求
1.一種方法，包括將第一表面處理劑施加于襯底的第一區(qū)域的連接焊盤；掩蔽所述襯底的第一區(qū)域，而不掩蔽所述襯底的第二區(qū)域；將第二不同的表面處理劑施加于所述襯底的第二區(qū)域的連接焊盤；以及移除掩蔽層。
2.如權利要求1所述的方法，其中，所述襯底的第一區(qū)域是低密度連接界面，并且其中，施加第一表面處理劑包括施加電解表面處理劑。
3.如權利要求2所述的方法，其中，所述電解表面處理劑是MAu表面處理劑。
4.如權利要求2所述的方法，其中，所述低密度連接界面是POP焊盤區(qū)域。
5.如權利要求1所述的方法，其中，所述襯底的第二區(qū)域包括高密度連接界面，并且其中，施加表面處理劑包括施加無電表面處理劑。
6.如權利要求5所述的方法，其中，所述無電表面處理劑是NiPdAu表面處理劑。
7.如權利要求5所述的方法，其中，所述高密度連接界面包括C4區(qū)域。
8.如權利要求1所述的方法，其中，所述第一區(qū)域是在所述襯底的第一表面上，并且所述第二區(qū)域是在所述襯底的與所述第一表面相對且平行的第二表面上。
9.如權利要求1所述的方法，其中，所述第一區(qū)域是在所述襯底的頂面上，并且所述第二區(qū)域是在所述襯底的與所述頂面相對的底面上。
10.如權利要求1所述的方法，還包括掩蔽所述襯底的第一和第二區(qū)域；將第三不同的處理劑施加于所述襯底的第三區(qū)域；以及移除掩蔽層。
11.如權利要求10所述的方法，其中，所述襯底的第一和第二區(qū)域是在所述襯底的頂面上，并且所述襯底的第三區(qū)域是在所述襯底的與所述頂面相對的底面上。
12.如權利要求11所述的方法，其中，第三處理層是直接浸沒表面。
13.如權利要求11所述的方法，其中，所述襯底的第三區(qū)域包括第三不同類型的接觸區(qū)域。
14.如權利要求1所述的方法，還包括在施加所述第一表面處理劑之前，掩蔽所述襯底的第二區(qū)域，而不掩蔽所述襯底的第一區(qū)域。
15.一種用于堆疊封裝式封裝的半導體襯底，在一側具有第一低密度連接區(qū)域并且在所述一側具有第二高密度連接區(qū)域，所述第一連接區(qū)域具有當所述第二連接區(qū)域是被掩蔽的時施加于所述第一區(qū)域的連接焊盤的第一表面處理層，所述第二連接區(qū)域具有當所述第一連接區(qū)域是被掩蔽的時施加于所述第二區(qū)域的連接焊盤的第二表面處理層。
16.如權利要求15所述的襯底，其中，所述第一表面處理層是電解表面處理層，并且所述第二表面處理層是無電表面處理層。
17.如權利要求16所述的襯底，其中，所述電解表面處理層是NiAu表面處理層，并且所述無電表面處理層是NiPdAu表面處理層。
18.如權利要求15所述的襯底，還包括在所述襯底的第二側的第三連接區(qū)域，所述第三連接區(qū)域具有當所述第一和第二連接區(qū)域是被掩蔽的時施加的第三不同的處理層。
19.如權利要求18所述的襯底，其中，所述第三處理層是直接浸沒表面。
20.如權利要求15所述的襯底，其中，所述襯底的第一和第二區(qū)域是在頂面上，用于連接到裝配到所述襯底的頂面的裸芯片，并且所述襯底的第三區(qū)域是在所述襯底的底面上，用于連接到印制電路板。
全文摘要
通過以下操作來將多個表面處理劑施加于微電子封裝的襯底將第一表面處理劑施加于襯底的第一區(qū)域的連接焊盤，掩蔽襯底的第一區(qū)域而不掩蔽襯底的第二區(qū)域，將第二不同的表面處理劑施加于襯底的第二區(qū)域的連接焊盤，以及移除掩蔽層。
文檔編號H01L23/485GK102598258SQ201080049382
公開日2012年7月18日 申請日期2010年11月29日 優(yōu)先權日2009年12月22日
發(fā)明者C·古魯墨菲, R·A·奧爾梅多, 吳濤 申請人:英特爾公司