專利名稱：多芯片封裝和在其中提供管芯到管芯互連的方法
技術領域：
本發(fā)明公開的實施例總體上涉及多芯片封裝，更具體地涉及這種封裝中的互連結構。
背景技術：
微電子行業(yè)持續(xù)關注的是實現密度更大、性能更高且成本更低的計算機芯片(也稱為管芯)。作為這種努力的一部分，已經開發(fā)出了包含多個管芯的微電子封裝。這樣的多芯片封裝(MCP)以更低的成本提供了提高架構靈活性的潛力，但為了這樣做，必須要以有成本效率的方式提供適當的管芯到管芯互連密度。互連密度是重要的考慮因素，因為管芯連接的數量不足會限制受影響管芯接口的帶寬能力，從而邏輯-邏輯和/或邏輯-存儲器通信會受影響。


通過閱讀下述結合附圖給出的詳細說明，所公開的實施例能夠得到更好的理解， 其中圖1A、1B和IC是根據本發(fā)明各實施例的多芯片封裝的平面圖；圖2是根據本發(fā)明實施例的圖IC的多芯片封裝的截面圖；圖3和4是流程圖，示出了根據本發(fā)明的實施例在多芯片封裝中提供管芯到管芯互連的方法；圖5-8是根據本發(fā)明的實施例在其制造過程中各特定點的多芯片封裝的截面圖；圖9是根據本發(fā)明另一實施例的多芯片封裝的截面圖；圖10為流程圖，示出了根據本發(fā)明另一實施例在多芯片封裝中提供管芯到管芯互連的方法；圖IlA是根據本發(fā)明其他實施例的多芯片封裝的平面圖，圖IlB和IlC是其截面圖；圖12是根據本發(fā)明實施例的圖11A-11C的多芯片封裝中的有源管芯之一的平面圖；圖13是根據本發(fā)明實施例的有源管芯的平面圖；圖14為流程圖，示出了根據本發(fā)明另一實施例在多芯片封裝中提供管芯到管芯互連的方法；圖15是根據本發(fā)明另一實施例的多芯片封裝的平面圖；圖16示出了根據本發(fā)明各實施例的多芯片封裝幾何結構的一些范例；以及圖17是流程圖，示出了根據本發(fā)明另一實施例在多芯片封裝中提供管芯到管芯互連的方法。為了圖示的簡化和清晰起見，附圖只示出了一般性的構造方式，并且可能省略已知特征和技術的說明和細節(jié)，從而避免對所描述的本發(fā)明的實施例的討論造成不必要的混淆。此外，附圖中的元件未必一定是按比例繪制的。例如，為了有助于增進對本發(fā)明的實施例的理解，可能相對于其他元件夸大了附圖中的一些元件的尺寸。不同附圖中的相同附圖標記表示相同的元件，而類似的附圖標記可能，但未必一定表示類似元件。說明書和權利要求中“第一”、“第二”、“第三”、“第四”等術語，如果有的話，用于在類似元件之間做區(qū)分，未必是用于描述特定的連續(xù)或時間次序。應當理解，在適當的情況下，這樣使用的術語是可以互換的，從而這里描述的本發(fā)明實施例例如能夠在除例示或這里以其他方式描述的那些序列之外的序列中工作。類似地，如果文中將一種方法描述為包括一系列步驟，那么文中給出的這樣的步驟的順序未必是能夠執(zhí)行這樣的步驟的唯一順序，有可能省略所給出的某些步驟，和/或有可能將文中未描述的某些其他步驟添加至所述方法。此外，術語“包括”、“包含”、“具有”及其任何變形都意在涵蓋非排他性的內涵，因此包括一系列要素的過程、方法、物品或設備未必限于那些要素，而是可以包括未明確列示或并非這種過程、方法、物品或設備固有的其他要素。說明書和權利要求中“左”、“右”、“前”、“后”、“頂”、“底”、“上”、“下”等術語，如果
有的話，用于描述性目的，未必用于描述永久性相對位置。應當理解，在適當的情況下，這樣使用的術語是可以互換的，從而這里描述的本發(fā)明實施例例如能夠在除例示或這里以其他方式描述的那些取向之外的取向下工作。如這里使用的，術語“耦合”被定義為以電或非電的方式直接或間接連接。這里被描述為彼此“相鄰”的對象可以是彼此物理接觸，彼此密切接近，或彼此位于相同的大致區(qū)域，視使用該短語的語境而定。文中出現“在一個實施例中” 這一短語未必全都是指同一實施例。
具體實施例方式在本發(fā)明的一個實施例中，多芯片封裝包括襯底，襯底具有第一側、相對的第二側以及從第一側向第二側延伸的第三側；附著于襯底第一側的第一管芯；以及也附著于襯底第一側的第二管芯；以及與襯底第三側相鄰并附著于第一管芯和第二管芯的橋。襯底的任何部分都不在橋下。橋生成了第一管芯和第二管芯之間的連接。或者，橋可以設置于襯底中的腔中或襯底和管芯層之間。橋可以構成有源管芯且可以利用引線鍵合附著于襯底?？s小管芯尺寸與提高管芯性能的要求相結合要求必須提高對應的管芯到管芯互連的密度?？梢灶A計到，為了實現這個目的，必須要解決幾個制造問題。一個這樣的問題是在有機襯底材料之內制造互連所固有的困難。為了克服這個問題，已經提出在管芯和封裝襯底之間夾置硅內插件。使用標準的銅金屬鑲嵌(damascene)工藝能夠制造亞微米尺度的線和間隔。不過，硅內插件的面積大，且需要穿透硅的通孔(TSV)，這些使得這種方法造價昂貴，從而抵消了可察覺到的MCP帶來的成本益處。本發(fā)明的實施例利用嵌入封裝襯底中或附著于封裝襯底的硅橋(或其他材料制成的橋)實現了互連結構的密度縮放，這代表著對現有幾代技術的加速改進。這些橋僅需要支持從管芯邊緣到管芯邊緣的密集管芯到管芯互連，因此能夠比硅內插件小得多。硅橋的概念也消除了對TSV技術的需要。除了由于高密度互連結構而大大增大了通信帶寬之夕卜，本發(fā)明的實施例還可以(至少部分)由于硅加工工藝的成熟而實現改進的裝配工藝。本發(fā)明的某些實施例可以實現管芯到管芯互連密度空前高的MCP制造，這又能夠實現MCP型成本節(jié)約、模塊化和架構的靈活性。這種潛在益處的范例包括通過優(yōu)化管芯高寬比改進了中間掩模(reticle)和晶片利用率，能夠在單個封裝之內組合使用不同的優(yōu)化硅(或其他)工藝的管芯或結合了不同或不兼容設計方法的管芯，可能能夠組裝非矩形或大的“超級管芯”，能夠組合高度不同的管芯或管芯疊置體，等等。本發(fā)明的實施例還實現了橋，包括硅橋，與封裝襯底的精確對準。在生成總體上明確限定的凸塊領域用于后續(xù)附著管芯時，這種對準可能是重要的，尤其是考慮到硅橋上希望提供的高互連密度。此外，管芯上類型的密度可以允許以最小的修改重復使用現有電路設計，管芯-封裝界面處很多可用的管腳可以實現簡單的協(xié)議和良好的輸入/輸出(I/O) 功率效率。本發(fā)明的一些實施例利用了混合式倒裝芯片/引線鍵合組裝的有源“衛(wèi)星”管芯 (或多個管芯)，其中管芯倒裝芯片連接到至少一個處理單元管芯，并且還通過引線鍵合直接連接到封裝襯底。利用倒裝芯片互連將處理單元管芯組裝到封裝襯底。衛(wèi)星管芯和處理單元管芯之間的倒裝芯片互連實現了衛(wèi)星管芯和處理單元管芯之間的高密度高速通信， (在涉及多個處理單元管芯時)還允許衛(wèi)星管芯充當高速硅橋，除了提供衛(wèi)星管芯到一個或多個處理單元管芯的有源功能之外，還實現了兩個或更多處理單元管芯之間的高速、高密度連接。通往衛(wèi)星管芯的引線鍵合連接允許向該管芯送電，還允許除了通往處理單元管芯的倒裝芯片連接提供的連接之外，實現額外的I/O或控制信號連接。如上述實施例那樣， 完全避免了 TSV?，F在參考附圖，圖1A、1B和IC是根據本發(fā)明各實施例的多芯片封裝100的平面圖，圖2是根據本發(fā)明實施例的多芯片封裝100沿圖IC中的線2-2截取的截面圖。(圖IA 和IB的對應截面圖會與圖2中所示的橫截面非常類似或相同。)如圖1A-1C和圖2所示， 多芯片封裝100包括襯底110，襯底110具有側面111、相對側112以及從側面111延伸到側面112的側面213。多芯片封裝100還包括管芯120和管芯130，兩者都附著于襯底110 的側面111 ；以及與襯底110的側面213相鄰并附著于管芯120和管芯130的橋140。如圖所示，且如下文進一步所述，襯底110的任何部分都不在橋140下方，使得通過或沿著襯底 110存在用于橋140的通往管芯120和130的無障礙路徑。橋140通過在電學和/或光學上匹配通過橋布設的導電跡線與管芯上的焊盤或其他互連結構，而在管芯120和管芯130 之間生成連接(例如，電連接或光學連接等)。在某些實施例中，如上所述，橋140包括硅。使用硅橋是因為硅加工工藝較為先進，使用現有硅加工工藝可實現的互連間距和線寬顯著小于使用例如用于聚合物層中銅線的現有技術可能實現的值。于是，在使用硅橋時，比在典型的有機襯底材料中制造這種互連時可以以大得多的密度制造管芯到管芯互連。一般說來，本發(fā)明的實施例采用具有高密度焊料凸塊和細線(后者是采用傳統(tǒng)硅工藝制造的)的硅橋。在一些實施例中，橋140可以是無源部件，因為它除了提供管芯120和130之間的高速、高密度信號通路之外沒有其他功能。在其他實施例中，橋140包括有源管芯，其除了橋接功能之外還具有其自身的功能，該有源管芯構成多芯片封裝100的第三管芯(管芯120 和管芯130是前兩個)。在這樣的實施例中，橋140可以具有針對混合式組裝而實現的設計，例如在有源管芯的同一側(表面)上制備了用于倒裝芯片互連的凸塊和用于引線鍵合連接的焊盤。此外，這樣的實施例可以減少制造費用。例如，可以由具有快速局部存儲器功能的單個橋管芯為處理單元管芯(其除了與另一處理單元管芯的連接之外，還需要封裝上
8的外部儲存器)服務，從而消除了對任何額外部件的需求，因為這種橋會提供兩種功能。作為范例，有源管芯可以是有源硅管芯，或者有源管芯可以包括其他半導體材料， 例如砷化鎵(GaAs)、硅鍺(SiGe)或任何其他適當的半導體材料或半導體材料組合。盡管本說明書將時常提到“有源硅管芯”，但應當理解也可以考慮任何適當半導體材料或材料組合的有源管芯。還應當理解，這里稱為有源管芯的，無論它們由什么材料制成，除了能夠充當橋并提供其他管芯之間的連接之外，都具有其自身的功能。在圖示的實施例中，側面111和側面213的交線形成邊緣117。在圖IA中，邊緣 117是內部襯底邊緣，因為它沿著襯底110的內部周邊延伸。相反，圖IB和IC中的邊緣117 是外部襯底邊緣，因為它沿著襯底110的外部周邊延伸。在后一實施例中(圖IB和1C)，側面213構成襯底110的外周邊的一部分，即，限定整個襯底110的周邊，而在前一實施例中 (圖1A)，側面213構成襯底110內部周邊的一部分，即，限定襯底110的內部特征(例如孔 119)但不限定整個襯底110的周邊。如圖所示，布置管芯120和130，使得它們懸置于襯底110的內部或外部邊緣上 管芯120的部分221懸置于邊緣117上，類似地，管芯130的部分231懸置于邊緣117上。 如上所述，懸置于內部襯底邊緣上的管芯意味著襯底110具有孔，例如孔119。在至少一些實施例中，這個孔稍大于橋140。在希望有多個橋的情況下，根據設計要求，可以提供多個孔，或者可以將較小的孔組合成容納多個橋的更大的孔。懸置于外部襯底邊緣上意味著管芯120和130安裝在封裝襯底周邊附近，如上所述并如圖IB所示。不過，在特定情況下，懸置量可能比期望的大，這可能對I/O布線、功率供給、熱管理等造成負面影響?？梢岳瞄_縫的封裝襯底，例如圖IC所示的襯底，克服這些問題。在圖2中可以看出，懸置于邊緣117(且連接到橋140)上的管芯120和130的部分，即部分221和231分別包含間距比管芯120和130的非懸置部分處的互連結構小得多的互連結構。這與上文針對橋140之內和外部可實現的間距所述的一致。在一個實施例中， 與管芯120和130的非懸置部分處的粗間距界面獨立地形成細間距界面(即，部分221和 231中所含的那些)。關于這些互連結構，應當提到的是，這里所述的具有“細間距”未必全都與其他“細間距”互連結構中的每個具有相同的間距，“粗間距”互連結構未必全都與其他“粗間距”互連結構中的每個具有相同的(更粗的)間距。相反，“細間距”互連結構中的每個通常具有比任何“粗間距”互連結構更細的間距，但互連結構之間可能存在個體間距變化。針對用于硅橋的密集管芯到管芯互連的電信令分析表明，在相關密度，在所需長度(例如高達2毫米)上，無轉發(fā)器(I^peater)的信令是可能的。此外，在至少一個實施例中，這些互連結構中的一些或全部可以包括倒裝芯片或受控塌縮芯片連接(C4)。(在這里可互換地使用“倒裝芯片”和“C4”標記。)因為這樣的連接是本領域公知的，所以這里將不再論述其結構和制造的細節(jié)，除非對于所用特定技術(無論是回流、熱壓鍵合或某種其他工藝)而言制造是透明的。出于下文所述的原因，在一些實施例中(例如，在橋140是有源硅管芯的情況下)， 橋140利用引線鍵合Ml附著于襯底110。(圖1A-1C中省略了這些引線鍵合，以便增大這些圖的清晰度。)圖2中僅示出了引線鍵合Ml的一部分，因為該圖的透視(perspective) 使得難以繪示出引線鍵合的完整范圍。不過，應當理解，引線鍵合241在從橋140到襯底 110的不間斷路徑中延續(xù)，以便生成橋140和襯底110之間的電連接。
如上所述，橋140中或對于這里所述的其他橋/衛(wèi)星管芯而言不需要任何TSV。利用倒裝芯片(面對面)連接將衛(wèi)星管芯連接到處理單元管芯，以便允許與處理單元和衛(wèi)星管芯I/O進行接口連接并(在需要時)提供用于管芯到管芯橋功能的接口。在某些實施例中，衛(wèi)星管芯的全部或一些其他(更慢的)1/0及其電源和地連接是由引線鍵合提供的。這表示可能的成本節(jié)省。使用引線鍵合來提供I/O和電源和地連接，而不是通過相連的處理單元管芯提供這種連接，這樣的優(yōu)點在于，處理單元管芯將不需要提供(處理單元管芯自身不需要的)電源和額外的I/O所必需的基礎結構，額外的基礎結構和關聯的開銷可能會增加處理單元管芯的面積并顯著提高處理單元的成本。而且，如果在沒有衛(wèi)星管芯的情況下使用，處理單元中的這一額外基礎結構將會被浪費。圖3為流程圖，示出了根據本發(fā)明實施例在多芯片封裝中提供管芯到管芯互連的方法300。作為范例，方法300可以表示制造過程的一部分，該過程形成的多芯片封裝類似于圖1A、1B、1C和2所示的多芯片封裝100。盡管這些圖繪示了連接兩個管芯的單個橋，但本發(fā)明的其他實施例可以涉及到超過兩個管芯和/或超過單個橋。方法300的步驟310是提供襯底，該襯底具有第一側、相對的第二側以及從第一側延伸到第二側的第三側。作為范例，該襯底可以類似于襯底110，第一側、第二側和第三側可以分別類似于襯底110的側面111、側面112和側面213。側面111和側面112首先在圖IA 中示出，側面213在圖2中示出。在一個實施例中，步驟310包括形成通過襯底的孔，使得第三側構成襯底的內部周邊的一部分。作為范例，本實施例可以獲得諸如圖IA所示的MCP。 在另一個實施例中，步驟310包括在襯底中形成槽，使得第三側構成襯底的外部周邊的一部分。作為范例，本實施例可以獲得諸如圖IC所示的MCP。這兩個實施例中的任一個的特征可以在于比本文別處所述的襯底腔中嵌入的橋可能所需的更低成本。實際上，在要使用無核襯底或其他薄襯底的情況下，這樣的實施例可能是僅有的可行選擇。作為范例，可以通過機械或激光鉆孔、研磨、打槽(routing)、模印、沖壓、蝕刻等形成諸如上述那些的孔或槽。方法300的步驟320是將第一管芯附著到襯底的第一側，使得第一管芯的一部分延伸到襯底第一側的邊緣之外。作為范例，第一管芯可以類似于圖IA中首先示出的管芯 120。作為另一范例，襯底第一側的邊緣可以類似于邊緣117，第一管芯延伸超過邊緣的部分可以類似于管芯120的部分221，該部分首先在圖2中示出。方法300的步驟330是將第二管芯附著到襯底的第一側，使得第二管芯的一部分延伸到襯底第一側的邊緣之外。作為范例，第二管芯可以類似于圖IA中首先示出的管芯 130。作為另一范例，第二管芯延伸到邊緣之外的部分可以類似于管芯130的部分231，該部分首先在圖2中示出。在一個實施例中，可以將步驟320和330組合到單個步驟中。在同一個或另一個實施例中，步驟330和320的(或組合了兩個步驟的單個步驟的)管芯附著包括由焊料自對準所促進的對準功能。注意，在一實施例中，在粗間距MCP管芯附著步驟中發(fā)生這樣的焊料自對準，借助于襯底第一側上單次光刻界定的焊料掩模圖案可以將管芯彼此相對精確地定位。方法300的步驟340是提供包含多個導電和/或導光特征的橋。作為范例，橋可以類似于圖IA中首先示出的橋140。因此，在一些實施例中，橋可以是有源硅管芯。作為另一范例，導電特征可以是現有技術中已知的金屬跡線等，適于在MCP的一個區(qū)域和另一個區(qū)域之間，或一個部件和另一個部件之間導電，而導光特征可以是例如光波導，例如氮化硅波導、肋形波導等，或諸如光柵、微鏡和透鏡等光耦合元件。方法300的步驟350是將橋定位成與襯底的第三側相鄰，使得襯底的任何部分都不在橋下方。這種布置允許對熱膨脹系數(CTE)失配很大的橋和襯底材料之間進行機械解耦。此外，無約束的橋可以為封裝提供應力的益處，因為它可以運動而不會在細間距接頭 (joint)上產生彎曲載荷。于是，方法300可以不需要使用底填料或密封劑來填充孔或槽等中的橋周圍的空間。作為范例，如現有技術所知，可以利用拾取和放置機器來完成步驟350。方法300的步驟360是將橋附著到第一管芯和第二管芯，由此在第一管芯和第二管芯之間生成電或光學連接。因此，步驟360可以構成從封裝后側的附著，即，方法300可以構成“橋最后”的工藝流程。應當指出，因為襯底的任何部分都不在橋下，所以這種“橋最后”工藝流程可以允許使用完整厚度的橋(除非熱機方面的考慮表明減薄橋對細間距互連可靠性有利，或者除非形狀因子或機械間隙需要進行減薄)，其中其他工藝流程會要求使用減薄的橋。而且，“橋最后”工藝流程能夠利用高度不同的管芯或管芯疊置體來構建MCP，而無需修改所述的組裝流程，同時還提供了可縮放的解決方案，其實現了給定MCP構造中多個橋的可負擔的組裝。在一個實施例中，可以使用熱壓鍵合工藝完成步驟360。在另一實施例中，步驟 360包括使用焊料回流工藝。如本領域公知的那樣，在熱壓鍵合中，可以控制溫度與壓力； 對于焊料回流工藝，僅可以控制溫度。同樣公知的是，焊料回流是一種高處理量的批量工藝。熱壓鍵合通常是一種順次過程；不過，“成組的”鍵合機能夠一次處理幾個單元。在某些實施例中，可能需要熱壓鍵合來實現細間距互連，因為其工藝靈活且對工藝參數的控制更好。方法300的步驟370是利用引線鍵合將橋附著到襯底。作為范例，引線鍵合可以類似于圖2所示的引線鍵合Ml。例如，在橋為有源管芯的實施例中，可以執(zhí)行步驟370。不過，應當理解，未必要在方法300的每個實施例中執(zhí)行步驟370。圖4為流程圖，示出了根據本發(fā)明另一實施例在多芯片封裝中提供管芯到管芯互連的方法400。方法400是一種組裝過程，首先實現橋與MCP管芯的精確對準，隨后將橋和管芯附著到封裝襯底。在橋到管芯優(yōu)先的過程中，這種后續(xù)的將橋和管芯附著到封裝襯底的操作可能更容易，因為它消除了通常由混合凸塊、細間距導致的特定問題。例如，在不能提供具有切口的襯底時，且在由于設計考慮而使得懸置在外部襯底邊緣上方不是一項選擇時，也可以采用方法400。圖5-8中進一步示出了方法400和與其相關的多芯片封裝500， 圖5-8是根據本發(fā)明的實施例在多芯片封裝500的制造過程中各特定點的多芯片封裝500 的截面圖。如下文進一步詳細所述，方法400大體涉及將管芯附著到載體，將一個或多個橋以細間距組裝到管芯，將載體、管芯和橋以粗間距組裝到封裝襯底，以及(任選地)將載體剝離(debonding)。這種方法相對于這里所述的一種或多種其他方法或實施例的潛在優(yōu)點是，其在混合-凸塊-間距組裝流程中消除了作為機械參考的封裝襯底，且其在獨立步驟中形成了細間距和更粗間距的互連。此外，方法400允許三維空間中的精確的橋對準。如上所述，精確的橋對準可能是重要的，以便生成總體上明確限定的凸塊區(qū)域，用于后續(xù)的管芯附著。高的互連密度強化了這種要求。方法400的步驟410是將第一管芯和第二管芯附著到載體。在放置管芯時，可以
11將先前放置的管芯或諸如載體的子組件的其他部件上的適當基準用作參考。作為范例，第一管芯和第二管芯可以分別類似于圖IA中首先示出的管芯120和管芯130。作為另一范例，第一管芯和第二管芯可以分別類似于圖5中首先示出的管芯520和管芯530。細間距互連結構521和粗間距互連結構522附著于管芯520。細間距互連結構531和粗間距互連結構532附著于管芯530。更具體而言，如圖5和后面的圖所示，管芯520具有包含互連結構521的部分5 和包含互連結構522的部分527。類似地，管芯530具有包含互連結構 531的部分536和包含互連結構532的部分537。如上所述，互連結構521和531具有第一 (細)間距，互連結構522和532具有與第一間距不同的第二(粗)間距?？梢钥闯觯绫疚膭e處已提及的那樣，部分5 和536(通過細間距互連結構521和531)附著于橋。注意， 互連結構521和531典型地是硅到硅結構，而不是硅到有機結構。作為范例，這可以幫助預防通常與兩種材料間CTE失配相關的問題。載體可以類似于圖5中首先示出的載體505。在一個實施例中，載體包括集成熱散布器(IHS)。作為范例，熱擴散器可以由銅等制成。由于銅(或其他)IHS的導熱率高，所以可以在熱性能方面增強封裝。在圖5的實施例中，利用粘合材料507將管芯520和530附著于載體505，粘合材料507可以包括熱界面材料(TIM)等。方法400的步驟420是將橋附著到第一管芯和第二管芯。注意，在這個步驟中，僅附著細間距互連結構。小的凸塊間距可能需要高度精確的拾取和放置設備。同樣，管芯上的基準可能對于實現成功的鍵合是有用的。作為范例，橋可以類似于圖IA中首先示出的橋 140。作為另一范例，橋可以類似于圖5中首先示出的橋M0，像橋140那樣，其可以由硅制成，還可以是有源硅管芯。在一個實施例中，步驟420包括使用熱壓鍵合工藝將橋和管芯彼此鍵合。在其他實施例中，步驟420包括使用焊料回流工藝或現有技術中已知的另一種附著流程。方法400的步驟430是提供襯底。作為范例，該襯底可以類似于圖IA中首先示出的襯底110。作為范例，該襯底可以類似于圖6中首先示出的襯底610。襯底610包含腔 615，在圖示的實施例中，腔615包含橋M0，橋540被諸如密封劑、底填材料、環(huán)氧樹脂等保護材料612圍繞。材料612可以是順從的或柔性的，以便在機械上使橋540和襯底610解耦，它的存在可以實現管芯520和530的不受干擾的底部填充。作為又一范例，該襯底可以類似于圖7中首先示出的襯底710。在圖7的實施例中，管芯520和530形成多芯片封裝500的管芯層750或位于管芯層750中。襯底710沒有腔；比橋540顯著更薄的橋740位于襯底710的表面上或位于襯底710和管芯520和530 之間，換言之，橋740位于管芯層750和襯底的表面之間。(在其他方面中，橋740可以類似于橋540和140，因此，在某些實施例中，可以是有源管芯。)而且在圖7的實施例中，可能需要修改一個或多個互連結構521、522、531和532，以便適應橋740減小的厚度。例如，可能需要縮短互連結構521和531，而互連結構522和532可能需要加長，以便適應不同的封裝幾何結構。如這里所述的其他實施例那樣，一個或多個互連結構521、522、531和532可以包括倒裝芯片連接。應當指出，橋740可以足夠薄，使得其需要其自己的載體，以便有利于例如在方法400的步驟420之前和期間進行操縱。方法400的步驟440是將第一管芯和第二管芯附著到襯底。在這個步驟中，僅附著具有大間距(橋區(qū)域之外)的管芯凸塊。由于凸塊間距大，通?？梢允褂幂^不昂貴的拾取和放置設備。在針對使用襯底610的實施例的圖6中和針對使用襯底710的實施例的圖 7中示出了執(zhí)行步驟440之后多芯片封裝500的外觀。在一些實施例中，步驟440之后是載體的去除。作為范例，可以通過剝落、切害I]、蝕刻掉或熔化粘合材料來實現這個目的，或者以其他方式從管芯剝離載體。圖8示出了去除載體505之后的多芯片封裝500。也可以去除圖7中的載體505(未示出)。在其他實施例中，例如在載體為熱擴散器時，不執(zhí)行步驟440，載體永久留在原處。在又一實施例(未示出)中，為了適應不同厚度的管芯、單個管芯和管芯疊置體的混合或不同高度的管芯疊置體，載體或IHS可以是臺階狀的，使得在將橋附著到管芯之前， 將由個體橋互連的凸塊是共面的。通過加工載體或IHS可以生成適當的臺階或腔。方法400的步驟450是利用引線鍵合將橋附著到襯底。作為范例，引線鍵合可以類似于圖2所示的引線鍵合241或圖8所示的引線鍵合841。(圖7的實施例還可以包括引線鍵合，換言之，在某些實施例中，也可以使用引線鍵合將橋740連接到襯底710。不過圖7 中未示出這樣的引線鍵合，因為該圖中存在載體505，加上該圖的截面性質，使其難以清晰地示出引線鍵合，或者因為引線鍵合是在去除載體505之后增加的。)圖8中僅示出了引線鍵合841的一部分，因為該圖的透視使得難以繪示出引線鍵合的完整范圍。不過，應當理解，引線鍵合841在從橋540到襯底610的不間斷路徑中延續(xù)，以便生成橋540和襯底610 之間的電連接。例如，在橋為有源管芯的實施例中，可以執(zhí)行步驟450。不過，應當理解，未必要在方法400的每個實施例中執(zhí)行步驟450。圖9是根據本發(fā)明實施例的多芯片封裝900的截面圖。如圖9所示，多芯片封裝 900包括襯底910，襯底包含腔915，腔中具有多個焊盤918 ；附著于襯底910的管芯920和管芯930 ；具有側面941和相對側942的橋940 ；以及橋940側面942的多個接頭960。作為范例，焊盤918和接頭960可以不發(fā)揮電氣功能。可以在常規(guī)構建工藝中預制焊盤918， 然后例如通過激光研磨等在腔形成期間將其暴露出來。在圖示的實施例中，包封材料945至少部分圍繞腔915中的橋940。作為范例，襯底910、管芯920、管芯930和橋940可以分別類似于全部在圖IA中首先示出的襯底110、管芯120、管芯130和橋140。因此，在某些實施例中，橋940可以是有源管芯。在圖中可以看出，管芯920和管芯930附著于橋940的側面941，橋940的至少一部分位于腔915之內，使得多個接頭960與焊盤918對準，橋940在管芯920和管芯930之間生成電或光學連接。管芯920具有包含多個互連結構921的部分擬6和包含多個互連結構922的部分 927。類似地，管芯930具有包含多個互連結構931的部分936和包含多個互連結構932的部分937?；ミB結構921和931具有第一(細)間距，互連結構922和932具有與第一間距不同的第二(粗)間距。(經由細間距互連結構921和931)將部分擬6和936附著于橋。在本文別處已經論述，在一些實施例中，例如在橋940為有源管芯的情況下，利用引線鍵合將橋940附著于襯底910。圖9中未示出這些引線鍵合，因為該圖的性質使得這種繪示是困難的。不過，應當理解，與本文所述其他附圖中所示的方式類似，引線鍵合在從橋 940到襯底910的不間斷路徑中延續(xù)，以便生成橋940和襯底910之間的電連接。圖10為流程圖，示出了根據本發(fā)明實施例在多芯片封裝中提供管芯到管芯互連的方法1000。作為范例，方法1000可以表示制造過程的一部分，該制造過程形成了類似于圖9所示的多芯片封裝900的多芯片封裝。
如下文進一步詳細所述，方法1000大體涉及提供封裝襯底，加工或以其他方式形成用于硅或其他橋的腔，向腔底部焊盤上配施焊劑，利用后側焊料凸塊拾取和放置橋，利用橋的焊料自對準進行焊料回流，去除焊劑(除非使用免清潔焊劑或無焊劑附著工藝)，對橋進行封裝以及對有源管芯進行組裝。這項工藝的潛在優(yōu)點是其可容易縮放到封裝上的多個橋以及面板上的很多襯底。方法1000的步驟1010是提供具有多個嵌入焊盤的襯底。作為范例，襯底和焊盤可以分別類似于圖9所示的襯底910和焊盤918。方法1000的步驟1020是在襯底中形成腔，使得焊盤暴露于腔的底面。作為范例， 腔可以類似于圖9所示的腔915。在一個實施例中，可以利用激光研磨工藝、等離子體蝕刻 /反應離子蝕刻(RIE)工藝等完成步驟1020。由于形成了腔915，所以暴露了腔底面的無電功能的(虛設)或其他焊盤918。在一個實施例中，在常規(guī)襯底構建工藝中事先制造這些焊盤并由一個或多個電介質構建層掩埋它們。焊盤918可以由銅制成，并提供適當的對焊接導電的表面終飾(finish)，例如無電鍍鎳、浸漬金(EMG)。在使用激光研磨形成腔時，可能希望最小焊盤厚度大約為10 μ m，激光在焊盤層停止工作?？梢栽跇?40的后側提供配合焊盤，可以利用標準金屬化和凸塊形成技術，可能在晶片水平上，提前使橋具有凸塊。也可以向橋940的后側增加阻焊劑層。方法1000的步驟1030是提供橋，橋上具有與焊盤對應的凸塊。(凸塊和焊盤之間的這種對應關系可以，但未必一定表示凸塊數目與焊盤數目彼此相等；相反，該對應關系是使得凸塊與焊盤匹配到可能進行可靠的機械連接的程度。)作為范例，橋可以類似于圖9 中示出的橋940，從而在某些實施例中可以是有源管芯，形成的接頭也可以類似于圖9所示的接頭960。方法1000的步驟1040是將橋放置在腔中并將凸塊和焊盤彼此對準。步驟1040將橋附著到襯底。在一個實施例中，利用回流和接頭形成期間焊料的自對準實現凸塊和焊盤彼此的對準。液體焊料的表面張力作為驅動力的電子部件的焊料自對準是現有技術中公知的。認真設計焊料接頭陣列能夠以1微米(下文中為“微米”或“μ m”)的量級的位置公差實現X和y維度中的自對準?？梢酝ㄟ^控制焊料體積實現Z維度(高度)中的精確對準。 然后可以封裝精確對準的橋，由此將橋鎖定在其精確限定的位置處。然后可以將所得的混合式封裝襯底提供給管芯附著模塊。方法1000的步驟1050是提供第一管芯和第二管芯。作為范例，第一管芯和第二管芯可以分別類似于均在圖9中示出的管芯920和管芯930。方法1000的步驟1060是將第一管芯和第二管芯附著到橋和襯底。在一個實施例中，步驟1060包括焊劑配施步驟、管芯拾取和放置步驟以及回流步驟。如本文別處所述，在非常高的I/O密度和非常細的橋互連間距下，精確對準變得很重要，以便成功地組裝MCP(管芯附著)。于是，在某些實施例中，如圖9所示，利用位于橋 940后側(即側面94 的接頭960實現橋940相對于其他封裝襯底凸塊的精確對準。眾所周知，焊料的自對準能夠以Iym的量級的位置公差實現維度的最終部件放置。作為焊料的替代，也可以使用能夠基于底層表面張力原理(鍵合期間使粘附能最小化)實現自對準的適當非導電材料。方法1000的步驟1070是利用引線鍵合將橋附著到襯底。作為范例，引線鍵合可以類似于圖2所示的引線鍵合241或圖8所示的引線鍵合841。例如，在橋為有源管芯的實施例中，可以執(zhí)行步驟1070。不過，應當理解，未必要在方法1000的每個實施例中執(zhí)行步驟 1070。圖IlA是根據本發(fā)明實施例的多芯片封裝1100的平面圖。圖IlB和IlC中示出了多芯片封裝Iio的兩個不同實施例的截面圖，每個截面圖都是在圖IlA中的線B-C處截取的。如圖1IA-IIC所示，多芯片封裝1100包括襯底1110，利用倒裝芯片連接1121 (在圖 IlA中，在(出于例示的目的)繪示為透明的有源管芯1120的部分1125中可以看到這些連接)附著于襯底1110的有源管芯1120，以及利用倒裝芯片連接1131附著于有源管芯1120 并利用引線鍵合1141附著于襯底1110的有源管芯1130。在圖中可以看到，多芯片封裝1100是將以混合方式組裝的衛(wèi)星管芯附著于單個封裝上(處理單元)管芯的實施例的范例。這樣的布置允許處理單元和衛(wèi)星管芯之間有高密度、高速倒裝芯片連接，還允許處理單元管芯利用衛(wèi)星管芯的功能。如果不需要高密度互連(例如，因為衛(wèi)星管芯的功能)，倒裝芯片互連可以具有較粗的間距。衛(wèi)星管芯所需要的額外連接(例如但不限于電源和地連接)可以由衛(wèi)星管芯上未被處理單元管芯遮擋的側面上的引線鍵合提供。在某些實施例中，襯底1110包含腔，有源管芯1130至少部分位于其中。在圖IlB 中可以看到這樣的腔，在圖6、8和9中也可以看到范例。在其他實施例中，(參見圖11C)， 襯底1110具有第一側、相對的第二側以及從第一側延伸到第二側的第三側(圖IlC中未用附圖標記標識，但例如可以如上所述形成孔或槽)，使用倒裝芯片連接1121附著于襯底 1110第一側的有源管芯1120，使用引線鍵合1141附著于襯底1110的有源管芯1130，襯底 1110的任何部分都不在有源管芯1130下方。這些實施例類似于結合圖1A-1C和圖2所述的那些實施例。在這些情況的每種中，容納衛(wèi)星管芯的這種腔、孔、槽等可以部分與處理單元管芯的凸塊區(qū)域交疊，以便如這里所述的那樣實現衛(wèi)星管芯和處理單元管芯之間的倒裝芯片、高速、高密度連接。有源管芯1130具有區(qū)域1138和區(qū)域1139，其中區(qū)域1138是位于有源管芯 1130(下方)和有源管芯1120(上方)的一部分之間的交疊區(qū)域。如圖所示，交疊區(qū)域可以是有源管芯1120和1130的部分交疊，使得下方管芯不完全位于上方管芯下方。交疊區(qū)域可以是將有源管芯彼此電連接或光學連接的一個或多個面對面倒裝芯片連接的位置。再次參考圖示的實施例，倒裝芯片連接1131位于區(qū)域1138中，而引線鍵合1141在區(qū)域1139中附著于有源管芯1130。在圖示的實施例中，利用引線鍵合1141將有源管芯1130附著于襯底1110。注意， 有源管芯1130的一個邊緣被示為具有雙排引線鍵合。在一些(未示出)實施例中，可以制造三個或更多引線鍵合排。不過，這樣的多排可能不會實現可利用單排實現的同樣的細間距，后者可以小到35μπι的焊盤間距(對應于大約四個鍵合/mm的管芯邊緣)。對于電源和地連接，可能不需要最小間距引線鍵合能力，可以接受甚至喜歡間距更小的更厚鍵合線。 應當理解，像這里參考的所有圖示那樣的圖示并非意在限制，未例示的實施例可以采用更多或更少的雙引線鍵合排(包括沒有這樣的排的實施例)，具有超過兩排引線鍵合的一個或多個部分，具有更多或更少引線鍵合的更長或更短排，僅沿著有源管芯的特定側面而非所有側面的引線鍵合，或任何其他有用的引線鍵合配置。
15
在一個實施例中，有源管芯1120是處理單元管芯，例如中央處理單元(CPU)、圖形處理單元(GPU)等，而有源管芯1130是具有功能的衛(wèi)星管芯，例如存儲器(包括易失性存儲器，例如快速DRAM、外部SRAM、eDRAM等，以及非易失性存儲器，例如閃速存儲器等)，圖形處理，用于供電的電壓調節(jié)，射頻(RF)等，包括其有用的組合。根據各實施例的衛(wèi)星管芯甚至可以是微機電系統(tǒng)(MEMS)芯片、用于封裝上系統(tǒng)(SoP)的傳感器芯片或具有光電功能的光子管芯。在此有時將有源管芯1130稱為衛(wèi)星管芯，因為其連接到有源管芯1120并可以與有源管芯1120共享有源功能。在某些實施例中，除了有源管芯1120之外，有源管芯1130也可以連接到一個或多個其他管芯(圖11A-11C中未示出)并與其分享有源功能。在衛(wèi)星管芯連接到超過一個有源管芯的情況下，衛(wèi)星管芯可以將或不將那些有源管芯彼此電連接或光學連接，或換言之，可以通過本文別處所述的方式充當或不充當那些有源管芯之間的橋。圖12是根據本發(fā)明實施例的有源管芯1130的平面圖。在圖12中，有源管芯1130 的尺度比在圖11A-11C中稍大。如圖12所示，有源管芯1130的區(qū)域1138具有部分1201 和部分1202。部分1201包含多個具有第一密度的倒裝芯片連接1231，部分1202包含多個具有小于第一密度的第二密度的倒裝芯片連接1131 (圖IlA中首先介紹)。根據有源管芯 1130的功能，可以根據需要使用更高密度和更低密度的連接。在圖示的實施例中，區(qū)域1138還包括部分1203，該部分1203包含多個具有第三密度的倒裝芯片連接1233，第三密度也小于第一密度，且在一個實施例中，可能與第二密度相同或基本相似。部分1201、1202和1203中的任一個或多個中的連接可用于實現有源管芯1120對有源管芯1130功能的訪問，反之亦然。在圖12的實施例中，部分1201位于部分 1202和部分1203之間，但其他配置肯定也是可能的，這對于本領域技術人員而言是顯而易見的。例如，有源管芯1130可以具有以任何適當配置布置的僅有單個(高)密度、僅有單個(標準或低)密度、一部分高密度另一部分低密度連接等的倒裝芯片連接。而且，在此應當指出，在那些橋是有源管芯的實施例中，橋140、M0、740和940中的任一個或多個可以具有上文針對有源管芯1130所述的特征、配置、功能等。類似地，管芯120、130、520、530、920 和930中的任一個或多個可以類似于有源管芯1120。上文提到，有源管芯1130可以連接到除有源管芯1120之外的一個或多個有源管芯。在一些實施例中也提到過，有源管芯1130充當有源管芯1120和那些額外的有源管芯之間的橋。如果假設那些圖中的橋是有源管芯，在圖1A-1C、圖2和圖6-9中繪示了這種情況的范例。圖13還示出了根據本發(fā)明實施例的用于有源橋或衛(wèi)星管芯1330的可能配置。如圖13中所示，有源管芯1330包括類似于區(qū)域1138的區(qū)域1338。例如，在圖示的實施例中，區(qū)域1338，像區(qū)域1138那樣，包含部分1201、1202和1203，每個部分包含上述特征和部件。在區(qū)域1138的部分1201和區(qū)域1338的對應部分之間延伸的導電和/或導光橋跡線1370提供了由有源管芯1330橋接的管芯之間的電或光學連接。圖13中未示出這些管芯，但例如會以上文針對有源管芯1120所述的相似方式使用倒裝芯片連接1131、1231 和1233附著于有源管芯1330。圖14為流程圖，示出了根據本發(fā)明實施例在多芯片封裝中提供管芯到管芯互連的方法1400。作為范例，方法1400可以獲得諸如圖IlC所示的MCP。(可以使用類似于方法400或方法1000的方法形成諸如圖IlB所示的MCP，其中第二管芯被省略。)方法1400的步驟1410是提供襯底。作為范例，該襯底可以類似于圖IlC中示出的襯底1110。方法1400的步驟1420是利用第一倒裝芯片連接將第一有源管芯附著于襯底。作為范例，第一有源管芯和第一倒裝芯片連接可以分別類似于均在圖11A-11C中示出的有源管芯1120和倒裝芯片連接1121。方法1400的步驟1430是利用第二倒裝芯片連接將第二有源管芯附著于第一有源管芯。作為范例，第二有源管芯和第二倒裝芯片連接可以分別類似于均在圖IlA中首先示出的有源管芯1130和倒裝芯片連接1131。方法1400的步驟1440是將第二有源管芯附著于襯底。在一個實施例中，利用引線鍵合，例如圖IlA中首先示出的引線鍵合1141將第二有源管芯附著于襯底。圖15是根據本發(fā)明實施例的多芯片封裝1500的平面圖。如圖15所示，多芯片封裝1500包括襯底1510，使用倒裝芯片連接1521附著于襯底1510的有源管芯1520，使用倒裝芯片連接1531附著于有源管芯1520并使用引線鍵合1541附著于襯底1510的有源管芯 1530，以及使用倒裝芯片連接1551附著于襯底1510并使用倒裝芯片連接1552附著于有源管芯1530的有源管芯1550。有源管芯1520經由位于有源管芯1530中的導電和/或導光橋跡線1570電連接到和/或光學連接到有源管芯1550。有源管芯1530從而充當著連接有源管芯1520和1550的橋。在圖示的實施例中，有源管芯1520和1550具有與上文針對有源管芯1120所述并如圖11A-11C所示那些相同或相似的區(qū)域和部分，位于那些區(qū)域和部分中的特征以及那些特征的特性也是類似的。在某些實施例中，襯底1510包含腔，有源管芯1530至少部分位于所述腔中。在圖 15中不可以看到這樣的腔，但在圖6、8和9中可以看到范例。在其他實施例中，襯底1510 具有第一側、相對的第二側以及從第一側延伸到第二側的第三側(例如可以如上所述形成孔或槽)，有源管芯1520和1550附著于襯底1510的第一側，襯底1510的任何部分都不在有源管芯1530下方。這些實施例未在圖15中明確示出，但類似于結合圖1A-1C和圖2所述的那些實施例。在這些情況中的每種情況下，容納衛(wèi)星管芯的這種腔、孔、槽等可以部分與處理單元管芯的凸塊區(qū)域交疊，以便如這里所述的那樣實現衛(wèi)星管芯和處理單元管芯之間的倒裝芯片、高速、高密度連接。圖16中示出了顯示出這種部分交疊的MCP封裝幾何結構的一些范例，其中橋/衛(wèi)星管芯帶交叉排線陰影，處理單元管芯被視為空白。(圖16中未示出封裝襯底。)將要理解，圖示的范例僅代表大量可能配置中的一小部分。圖17是流程圖，示出了根據本發(fā)明實施例在多芯片封裝中提供管芯到管芯互連的方法1700。作為范例，方法1700可以獲得諸如圖15所示的MCP。下文所述為類似于方法300所述的“橋最后”工藝流程。也可以利用類似于圖8或9所示的襯底的具有腔的襯底制造圖15的結構。適于制造這種結構的工藝流程可以沿著方法400和1000的流水線前進，以下文所述的第三有源管芯代表那些方法的橋。方法1700的步驟1710是提供襯底。作為范例，該襯底可以類似于圖15中示出的襯底1510。方法1700的步驟1720是利用第一倒裝芯片連接將第一有源管芯附著到襯底。作為范例，第一有源管芯和第一倒裝芯片連接可以分別類似于均在圖15中示出的有源管芯 1520和倒裝芯片連接1521。
17
方法1700的步驟1730是利用第二倒裝芯片連接將第二有源管芯附著到襯底。作為范例，第二有源管芯可以類似于有源管芯1550，第二倒裝芯片連接可以類似于倒裝芯片連接1551，兩者都在圖15中示出。方法1700的步驟1740是利用第三倒裝芯片連接將第三有源管芯附著到第一有源管芯。作為范例，第三倒裝芯片連接可以類似于圖15中所示的倒裝芯片連接1531。方法1700的步驟1750是利用第四倒裝芯片連接將第三有源管芯附著到第二有源管芯。作為范例，第四倒裝芯片連接可以類似于圖15中所示的倒裝芯片連接1552。在第三有源管芯附著于第一和第二有源管芯的情況下，因為第三有源管芯包含如上所述且如圖15 所示的導電和/或導光橋跡線，所述方法1700固有地使得第一和第二有源管芯彼此電連接和/或光學連接?；蛘撸椒?700可以包括實現這種電連接或光學連接的額外步驟。方法1700的步驟1760是將第三有源管芯附著到襯底。在一個實施例中，步驟1760 包括利用弓I線鍵合將第三有源管芯附著到襯底。盡管已經參考具體實施例描述了本發(fā)明，本領域的普通技術人員將理解，可以做出各種變化而不脫離本發(fā)明的精神或范圍。因此，對本發(fā)明的實施例的公開旨在對本發(fā)明的范圍進行舉例說明，而不是對其進行限制。本發(fā)明的范圍僅受到所附權利要求所要求的范圍限定。例如，對于本領域技術人員而言，顯然可以在各種實施例中實現本文論述的多芯片封裝以及相關結構和方法，而且對這些實施例中的某些的上述討論未必代表對所有可能的實施例的完整說明。此外，已經相對于具體實施例描述了益處、其他優(yōu)點和問題的解決方案。但是，所述益處、優(yōu)點、問題的解決方案以及任何可能帶來任何益處、優(yōu)點或解決方案或使其變得更為顯著的要素都不應被推斷為任何或所有權利要求的關鍵、必要或基本特征或要素。此外，如果文中公開的實施例和/或限制(1)未在權利要求中明確表述；并且 (2)在等價原則下是或潛在地是權利要求中明確表達的元件和/或限制的等價物，則本文公開的實施例和限制在貢獻原則下并不意在貢獻于公眾。
權利要求
1.一種多芯片封裝，包括襯底，所述襯底具有第一側、相對的第二側和從所述第一側延伸到所述第二側的第三側；附著于所述襯底的第一側的第一管芯以及附著于所述襯底的第一側的第二管芯；以及與所述襯底的第三側相鄰并附著于所述第一管芯和所述第二管芯的橋，其中所述襯底的任何部分都不在所述橋下方，且其中所述橋生成所述第一管芯和所述第二管芯之間的連接。
2.一種在多芯片封裝中提供管芯到管芯互連的方法，所述方法包括提供襯底，所述襯底具有第一側、相對的第二側和從所述第一側延伸到所述第二側的第三側；將第一管芯附著到所述襯底的第一側，使得所述第一管芯的一部分延伸到所述襯底的第一側的邊緣之外；將第二管芯附著到所述襯底的第一側，使得所述第二管芯的一部分延伸到所述襯底的第一側的邊緣之外；提供包含多個導電或導光特征的橋；將所述橋定位成與所述襯底的第三側相鄰，使得所述襯底的任何部分都不在所述橋下方；以及將所述橋附著到所述第一管芯和所述第二管芯，由此生成所述第一管芯和所述第二管芯之間的連接。
3.一種在多芯片封裝中提供管芯到管芯互連的方法，所述方法包括 將第一管芯和第二管芯附著到載體；將橋附著到所述第一管芯和所述第二管芯； 提供襯底；以及將所述第一管芯和所述第二管芯附著到所述襯底。
4.根據權利要求3所述的方法，其中 所述襯底中具有腔；并且將所述第一管芯和所述第二管芯附著到所述襯底包括在所述腔之內定位所述橋。
5.一種多芯片封裝，包括 具有表面的襯底；附著于所述襯底的表面的第一管芯以及附著于所述襯底的表面的第二管芯，所述第一管芯和所述第二管芯形成所述多芯片封裝的管芯層；以及附著于所述第一管芯和所述第二管芯并定位于所述管芯層和所述襯底的表面之間的橋。
6.一種多芯片封裝，包括包含腔的襯底，所述腔中有多個焊盤； 附著于所述襯底的第一管芯和附著于所述襯底的第二管芯； 具有第一側和相對的第二側的橋；以及所述橋第二側的多個接頭，其中所述第一管芯和所述第二管芯附著到所述橋的所述第一側；所述橋的至少一部分位于所述腔之內，使得所述多個接頭與所述多個焊盤對準；并且所述橋生成了所述第一管芯和所述第二管芯之間的連接。
7.根據權利要求1、5或6中的任一項所述的多芯片封裝，其中 使用倒裝芯片連接將所述橋附著到所述第一管芯和所述第二管芯； 所述橋包括構成所述多芯片封裝的第三管芯的有源管芯；并且使用弓I線鍵合將所述橋附著到所述襯底。
8.根據權利要求5或6所述的多芯片封裝，其中所述第一管芯具有包含第一多個互連結構的第一部分以及包含第二多個互連結構的第二部分；所述第二管芯具有包含第三多個互連結構的第三部分以及包含第四多個互連結構的第四部分；所述第一多個互連結構和所述第三多個互連結構具有第一間距； 所述第二多個互連結構和所述第四多個互連結構具有與所述第一間距不同的第二間距；并且所述第一部分和所述第三部分附著到所述橋。
9.一種在多芯片封裝中提供管芯到管芯互連的方法，所述方法包括 提供具有多個嵌入焊盤的襯底；在所述襯底中形成腔，使得所述焊盤暴露于所述腔的底部； 提供橋，所述橋上具有與所述焊盤對應的凸塊； 將所述橋放在所述腔中并將所述凸塊和所述焊盤彼此對準； 提供第一管芯和第二管芯；以及將所述第一管芯和所述第二管芯附著到所述橋和所述襯底。
10.根據權利要求2、3或9中的任一項所述的方法，其中 所述橋包括構成所述多芯片封裝的第三管芯的有源管芯；使用倒裝芯片連接將所述橋附著到所述第一管芯和所述第二管芯；并且所述方法還包括使用弓I線鍵合將所述橋附著到所述襯底。
11.一種多芯片封裝，包括 襯底；使用第一倒裝芯片連接附著到所述襯底的第一有源管芯；以及第二有源管芯，其中使用第二倒裝芯片連接將所述第二有源管芯附著到所述第一有源管芯，且其中所述第二有源管芯也附著到所述襯底。
12.根據權利要求11所述的多芯片封裝，其中 所述第二有源管芯具有第一區(qū)域和第二區(qū)域；所述第一區(qū)域是位于所述襯底和所述第一有源管芯的一部分之間的交疊區(qū)域；并且所述第二倒裝芯片連接位于所述第二有源管芯的所述第一區(qū)域中，所述引線鍵合附著到所述第二區(qū)域中的所述第二有源管芯。
13.根據權利要求12所述的多芯片封裝，其中所述第二有源管芯的所述第一區(qū)域具有第一部分和第二部分； 所述第一部分包含具有第一密度的第一多個倒裝芯片連接，所述第二部分包含具有小于所述第一密度的第二密度的第二多個倒裝芯片連接；所述第一區(qū)域還包括第三部分，所述第三部分包含具有小于所述第一密度的第三密度的第三多個倒裝芯片連接；并且所述第一部分位于所述第二部分和所述第三部分之間。
14.根據權利要求11所述的多芯片封裝，其中所述襯底具有第一側、相對的第二側和從所述第一側延伸到所述第二側的第三側； 所述第一有源管芯附著到所述襯底的第一側；并且所述襯底的任何部分都不在所述第二有源管芯下方。
15.根據權利要求11所述的多芯片封裝，還包括使用第三倒裝芯片連接附著到所述襯底的第三有源管芯，其中所述第二有源管芯將所述第一有源管芯連接到所述第三有源管芯。
16.一種在多芯片封裝中提供管芯到管芯互連的方法，所述方法包括 提供襯底；使用第一倒裝芯片連接將第一有源管芯附著到所述襯底； 使用第二倒裝芯片連接將第二有源管芯附著到所述第一有源管芯；以及將所述第二有源管芯附著到所述襯底。
17.—種多芯片封裝，包括 襯底；使用第一倒裝芯片連接附著到所述襯底的第一有源管芯；第二有源管芯，其中使用第二倒裝芯片連接將所述第二有源管芯附著到所述第一有源管芯，且其中所述第二有源管芯也附著到所述襯底；以及使用第三倒裝芯片連接附著到所述襯底并使用第四倒裝芯片連接附著到所述第二有源管芯的第三有源管芯，其中所述第二有源管芯將所述第一有源管芯連接到所述第三有源管芯。
18.根據權利要求17所述的多芯片封裝，其中 所述第二有源管芯具有第一區(qū)域、第二區(qū)域和第三區(qū)域；所述第一區(qū)域是位于所述襯底和所述第一有源管芯的一部分之間的第一交疊區(qū)域； 所述第三區(qū)域是位于所述襯底和所述第三有源管芯的一部分之間的第二交疊區(qū)域； 所述第二倒裝芯片連接位于所述第二有源管芯的所述第一區(qū)域中，所述引線鍵合在所述第二區(qū)域中附著到所述第二有源管芯；并且所述第四倒裝芯片連接位于所述第二有源管芯的第三區(qū)域中。
19.根據權利要求18所述的多芯片封裝，其中 所述第二管芯的所述第一區(qū)域具有第一部分和第二部分； 所述第二管芯的所述第三區(qū)域具有第三部分和第四部分；所述第一部分包含具有第一密度的第一多個倒裝芯片連接，所述第二部分包含具有小于所述第一密度的第二密度的第二多個倒裝芯片連接；并且所述第三部分包含具有第三密度的第三多個倒裝芯片連接，所述第四部分包含具有小于所述第三密度的第四密度的第四多個倒裝芯片連接。
20.根據權利要求19所述的多芯片封裝，其中所述第二有源管芯包括在所述第一部分和所述第三部分之間延伸的導電或導光跡線；并且所述導電或導光跡線將所述第一有源管芯連接到所述第三有源管芯。
21.根據權利要求11或17所述的多芯片封裝，其中 所述襯底包含腔；并且所述第二有源管芯至少部分位于所述腔中。
22.根據權利要求17所述的多芯片封裝，其中所述襯底具有第一側、相對的第二側和從所述第一側延伸到所述第二側的第三側； 所述第一有源管芯和所述第二有源管芯附著到所述襯底的所述第一側；并且所述襯底的任何部分都不在所述第二有源管芯下方。
23.一種在多芯片封裝中提供管芯到管芯互連的方法，所述方法包括 提供襯底；使用第一倒裝芯片連接將第一有源管芯附著到所述襯底； 使用第二倒裝芯片連接將第二有源管芯附著到所述襯底； 使用第三倒裝芯片連接將第三有源管芯附著到所述第一有源管芯； 使用第四倒裝芯片連接將第三有源管芯附著到所述第二有源管芯；以及將所述第三有源管芯附著到所述襯底。
全文摘要
一種多芯片封裝包括襯底(110)，襯底具有第一側(111)、相對的第二側(112)以及從第一側向第二側延伸的第三側(213)；附著于襯底第一側的第一管芯(120)以及附著于襯底第一側的第二管芯(130)；以及與襯底第三側相鄰并附著于第一管芯和第二管芯的橋(140)。襯底的任何部分都不在橋下。橋生成了第一管芯和第二管芯之間的連接。或者，橋可以設置于襯底中的腔(615，915)中或襯底和管芯層(750)之間。橋可以構成有源管芯且可以利用引線鍵合(241，841，1141，1541)附著于襯底。
文檔編號H01L23/48GK102460690SQ201080028083
公開日2012年5月16日 申請日期2010年3月11日 優(yōu)先權日2009年6月24日
發(fā)明者A·阿列克索夫, C-P·秋, H·布勞尼施, H·歐, J·M·斯旺, S·M·洛茨, S·沙蘭 申請人:英特爾公司