專利名稱：驅(qū)動半導(dǎo)體存儲裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及驅(qū)動由強(qiáng)電介質(zhì)膜構(gòu)成柵極絕緣膜的場效應(yīng)晶體管型的半導(dǎo)體存儲裝置的方法。
背景技術(shù)：
使用強(qiáng)電介質(zhì)的非易失性存儲器大致分為電容器型和由強(qiáng)電介質(zhì)膜構(gòu)成柵極絕緣膜的場效應(yīng)晶體管(Field Effect Transistor, FET)型兩種。電容器型為與動態(tài)隨機(jī)存儲器(DRAM)類似的結(jié)構(gòu)，在強(qiáng)電介質(zhì)電容器中保持電荷，根據(jù)強(qiáng)電介質(zhì)的極化方向，區(qū)分信息的0、1。蓄積于強(qiáng)電介質(zhì)電容器的極化，與被配置在其上下的電極誘發(fā)的電荷結(jié)合，在切斷電壓的狀態(tài)下不會消失。但是，讀出信息時(shí)，會破壞已存儲的極化，失去信息，所以在該方式下需要進(jìn)行信息的二次寫入動作。因此，伴隨每次進(jìn)行讀出動作時(shí)的信息二次寫入動作，反復(fù)進(jìn)行極化反轉(zhuǎn)，極化的疲勞劣化成為問題。進(jìn)而，由于在該結(jié)構(gòu)中用讀出放大器(sense amplifier)讀出極化電荷，所以需要讀出放大器的檢測極限以上的電荷量(典型的為IOOfC)。強(qiáng)電介質(zhì)的單位面積的極化電荷是材料固有的，即使在使元件微細(xì)化的情況下，只要使用相同材料，電極面積就需要一定的大小。從而， 難以與工藝規(guī)則的微細(xì)化成比例地縮小使電容器尺寸變小，不適于大容量化。與之相對地，F(xiàn)ET型的強(qiáng)電介質(zhì)存儲器，通過檢測出根據(jù)強(qiáng)電介質(zhì)膜的極化方向變化的溝道層的導(dǎo)通狀態(tài)來讀出信息，所以能夠不破壞地讀出信息。進(jìn)而，通過FET的放大作用能夠使輸出電壓振幅增大，能夠?qū)崿F(xiàn)依賴比例法則(Scaling law)的微細(xì)化?，F(xiàn)有技術(shù)中，提出有在成為溝道層的硅基板上形成成為柵極絕緣膜的強(qiáng)電介質(zhì)膜的FET型晶體管。該結(jié)構(gòu)被稱為Metal-Ferroelectridemiconductor (MFS 金屬-鐵電體-半導(dǎo)體)型 FET0作為MFSFET的結(jié)構(gòu)，考慮了專利文獻(xiàn)1記載的使用下部柵極電極的結(jié)構(gòu)，和如專利文獻(xiàn)2 4所示在具有下部柵極電極的MFSFET上使用上部柵極電極的結(jié)構(gòu)。另一方面，在使用強(qiáng)電介質(zhì)的半導(dǎo)體存儲裝置中通過調(diào)整強(qiáng)電介質(zhì)的極化的強(qiáng)度能夠存儲多值數(shù)據(jù)是眾所周知的事實(shí)。用使用上述的下部柵極、上部柵極電極的結(jié)構(gòu)的 MFSFET寫入多值數(shù)據(jù)的示例能夠考慮專利文獻(xiàn)5所示的例子。圖6是表示專利文獻(xiàn)5記載的半導(dǎo)體存儲裝置的圖，圖中101為半導(dǎo)體區(qū)域，102,103為源極 漏極區(qū)域，104為溝道形成區(qū)域，105為強(qiáng)電介質(zhì)膜，106為柵極電極，107為背面電極，108為絕緣膜。使用該裝置進(jìn)行多值數(shù)據(jù)寫入時(shí)，首先通過對絕緣膜一側(cè)的背面電極107施加一定的固定電壓(圖中為 +5V)使溝道為反轉(zhuǎn)狀態(tài)而將源極 漏極和溝道固定為相同的電位。之后，通過調(diào)整施加到強(qiáng)電介質(zhì)一側(cè)的柵極電極106的電壓來寫入多值數(shù)據(jù)。即，溝道中流過的電流根據(jù)對與強(qiáng)電介質(zhì)連接的柵極電極施加的電壓而變化。先行技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 日本特開2008-270313號公報(bào)專利文獻(xiàn)2 日本特開2008-263019號公報(bào)
專利文獻(xiàn)3 日本特開2009-164473號公報(bào)專利文獻(xiàn)4 日本特開2003-163331號公報(bào)專利文獻(xiàn)5 日本特開平08-335645號公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的課題以專利文獻(xiàn)5為代表的MFSFET，通過僅對與強(qiáng)電介質(zhì)連接的柵極電壓進(jìn)行各種變更來存儲多值數(shù)據(jù)。在這種情況下，相對于寫入電壓，溝道電阻會按指數(shù)函數(shù)變化。圖2是對于與專利文獻(xiàn)5記載的MFSFET結(jié)構(gòu)一致的MFSFET，僅對與強(qiáng)電介質(zhì)連接的柵極電極施加電壓并寫入數(shù)據(jù)的情況的漏極電流值。如上所述使寫入電壓線性地增加時(shí)，漏極電流會按指數(shù)函數(shù)變化。其結(jié)果是，因?qū)懭腚妷旱牟▌佣箿系离娮柚递^大地變化，所以存在控制性較差的問題。本發(fā)明鑒于上述問題，其主要目的在于，提供一種驅(qū)動能夠控制性良好地存儲多值數(shù)據(jù)的半導(dǎo)體存儲裝置的方法。用于解決課題的方法本發(fā)明的方法是驅(qū)動半導(dǎo)體存儲裝置的方法，其特征在于，具備以下工序(a) (c)準(zhǔn)備具備以下部件的上述半導(dǎo)體存儲裝置的工序(a)，第一柵極電極、強(qiáng)電介質(zhì)層、半導(dǎo)體層、源極電極、漏極電極、普通電介質(zhì)層和第二柵極電極，在此，上述第一柵極電極、上述強(qiáng)電介質(zhì)層、上述半導(dǎo)體層、上述普通電介質(zhì)層和上述第二柵極電極以此順序?qū)盈B，上述源極電極被夾在上述半導(dǎo)體層和上述普通電介質(zhì)層之間，并且與上述半導(dǎo)體層連接，上述漏極電極被夾在上述半導(dǎo)體層和上述普通電介質(zhì)層之間，并且與上述半導(dǎo)體層連接；對上述半導(dǎo)體存儲裝置寫入第一、第二或第三電阻值的工序(b)，在此，在對上述半導(dǎo)體存儲裝置寫入第一電阻值的情況下，分別對上述第一柵極電極、上述第二柵極電極、 上述源極電極和上述漏極電極施加滿足Vl > Vs.Vl > Vd、V2 > Vs和V2 > Vd的不等式的電壓Vl、V2、Vs和Vd，在對上述半導(dǎo)體存儲裝置寫入第二電阻值的情況下，分別對上述第一柵極電極、上述第二柵極電極、上述源極電極和上述漏極電極施加滿足Vl > Vs. Vl > Vd、 V2 < Vs和V2 < Vd的不等式的電壓VI、V2、Vs和Vd，在對上述半導(dǎo)體存儲裝置寫入第三電阻值的情況下，分別對上述第一柵極電極、上述第二柵極電極、上述源極電極和上述漏極電極施加滿足Vl < Vs. Vl < Vd、V2 < Vs和V2 < Vd的不等式的電壓VI、V2、Vs和Vd，在此，滿足上述第三電阻值 > 上述第二電阻值>上述第一電阻值的不等式；和根據(jù)對上述源極電極和上述漏極電極之間施加電位差而產(chǎn)生的上述源極電極與上述漏極電極之間的電流，從上述第一電阻值、上述第二電阻值和上述第三電阻值中決定被寫入到上述半導(dǎo)體存儲裝置的電阻值的工序(C)。在一個(gè)實(shí)施方式中，在上述工序(b)之前還具備一邊分別對上述第二柵極電極、 上述源極電極和上述漏極電極施加滿足V2 = Vs = Vd的關(guān)系的電壓V2、Vs和Vd，一邊對上述第一柵極電極施加滿足Vl < V2的不等式的電壓Vl的重置工序。在一個(gè)實(shí)施方式中，在上述工序(C)中，分別對上述第一柵極電極和上述第二柵極電極施加滿足Vl = V2的等式的電壓Vl和V2。在一個(gè)實(shí)施方式中，在上述工序(C)中，分別對上述第一柵極電極和上述第二柵極電極施加滿足Vl = V2的等式的電壓Vl和V2。在一個(gè)實(shí)施方式中，Vl = V2 = 0伏。在一個(gè)實(shí)施方式中，Vl = V2 = 0伏。發(fā)明效果根據(jù)本發(fā)明的驅(qū)動半導(dǎo)體存儲裝置的方法，能夠控制性良好地記錄多值數(shù)據(jù)。


圖1是表示本發(fā)明的實(shí)施方式的半導(dǎo)體存儲裝置的截面的圖。圖2是表示對于現(xiàn)有例的半導(dǎo)體存儲裝置，對僅使用與強(qiáng)電介質(zhì)連接的柵極電極來寫入多值數(shù)據(jù)時(shí)的讀出電流進(jìn)行測定的結(jié)果的圖。圖3是用于說明該實(shí)施方式中的多值數(shù)據(jù)寫入時(shí)對各電極的施加電壓的圖。圖4是表示該實(shí)施方式中多值數(shù)據(jù)寫入時(shí)的施加電壓的圖。圖5是表示該實(shí)施方式中對多值數(shù)據(jù)讀出時(shí)的電流進(jìn)行測定的結(jié)果的圖。圖6是用于說明現(xiàn)有技術(shù)例的寫入方法的圖。
具體實(shí)施例方式以下，參照

本發(fā)明的實(shí)施方式。(實(shí)施方式1)圖1表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體存儲裝置的截面。如圖1所示，在基板11上，強(qiáng)電介質(zhì)膜13和普通電介質(zhì)膜(常電介質(zhì)膜)16隔著半導(dǎo)體膜14層疊形成。第一柵極電極12被夾在強(qiáng)電介質(zhì)膜13和基板11之間。在普通電介質(zhì)膜16上，形成第二柵極電極17。在半導(dǎo)體膜14和順電體16之間，夾有源極電極1 和漏極電極15d。由第一柵極電極12、強(qiáng)電介質(zhì)膜13、源極電極15s、漏極電極15d和半導(dǎo)體膜14， 構(gòu)成第一場效應(yīng)晶體管。由第二柵極電極17、普通電介質(zhì)膜16、源極電極15s、漏極電極15d 和半導(dǎo)體膜14，構(gòu)成第二場效應(yīng)晶體管。在該半導(dǎo)體存儲裝置中，根據(jù)強(qiáng)電介質(zhì)膜13的極化的大小控制流過溝道的電流。 即，當(dāng)強(qiáng)電介質(zhì)的極化朝向溝道方向(從第一柵極電極12朝向半導(dǎo)體膜14的方向)時(shí)，在半導(dǎo)體膜14中電子被誘發(fā)，成為低電阻狀態(tài)。極化朝向與溝道相反的方向時(shí)，電子從半導(dǎo)體膜14中被排出，成為高電阻狀態(tài)。進(jìn)而，通過使極化的強(qiáng)度變化，能夠取得2值以上的溝道的電阻狀態(tài)。(寫入)接著，參照圖3和圖4，說明上述的半導(dǎo)體存儲裝置的數(shù)據(jù)寫入方法。圖3表示寫入第一電阻值、第二電阻值和第三電阻值時(shí)第一柵極電極12、第二柵極電極17、源極電極1 和漏極電極15d的電位。圖4在截面示意圖上表示各電位。圖 4(a)表示第一電阻值的寫入。圖4(b)表示第二電阻值的寫入。圖4(c)表示第三電阻值的寫入。
以下，表示第一電阻值、第二電阻值和第三電阻值的寫入方法的一例。優(yōu)選在寫入各電阻值之前，進(jìn)行重置動作。重置動作通過一邊分別對上述第二柵極電極17、上述源極電極1 和上述漏極電極15d施加滿足V2 = Vs = Vd的關(guān)系的電壓 V2、Vs和Vd，一邊對上述第一柵極電極12施加滿足Vl < V2的關(guān)系的電壓Vl來實(shí)行。更具體而言，更優(yōu)選通過一邊對源極電極15s、漏極電極15d和第二柵極電極17施加0V，一邊對第一柵極電極12施加-IOV來進(jìn)行。由此，使強(qiáng)電介質(zhì)的極化全部朝向下方。通過這樣的方式，能夠總是從極化為相同狀態(tài)寫入數(shù)據(jù)，能夠在寫入多值數(shù)據(jù)時(shí)再現(xiàn)性良好地寫入數(shù)據(jù)。在寫入第一電阻值的情況下，分別對上述第一柵極電極12、上述第二柵極電極 17、上述源極電極1 和上述漏極電極15d施加滿足Vl > Vs.Vl > Vd、V2 > Vs和V2 > Vd 的關(guān)系的電壓VI、V2、Vs和Vd。更具體而言，一邊將源極電極15s的電壓和漏極電極15d 的電壓保持在0V，一邊對第一柵極電極12施加10V，一邊對第二柵極電極17施加10V。由此，強(qiáng)電介質(zhì)膜13的極化發(fā)生變化。在寫入第二電阻值的情況下，分別對上述第一柵極電極12、上述第二柵極電極 17、上述源極電極1 和上述漏極電極15d施加滿足Vl > Vs.Vl > Vd、V2 < Vs和V2 < Vd 的關(guān)系的電壓VI、V2、Vs和Vd。更具體而言，一邊將源極電極15s的電壓和漏極電極15d 的電壓保持為0V，一邊對第一柵極電極12施加10V，并且對第二柵極電極17施加-10V。由此，強(qiáng)電介質(zhì)膜13的極化發(fā)生變化。在寫入第三電阻值的情況下，分別對上述第一柵極電極12、上述第二柵極電極 17、上述源極電極1 和上述漏極電極15d施加滿足Vl < Vs.Vl < Vd、V2 < Vs和V2 < Vd 的關(guān)系的電壓Vl、V2、Vs和Vd。更具體而言，一邊將源極電極1 的電壓和漏極電極15d的電壓保持為0V，一邊對第一柵極電極12施加-10V，并且對第二柵極電極17施加-10V。由此，強(qiáng)電介質(zhì)膜13的極化發(fā)生變化。在此，第三電阻值>第二電阻值>第一電阻值。即，朝向溝道方向的強(qiáng)電介質(zhì)的極化的強(qiáng)度為，第一電阻值的極化的強(qiáng)度>第二電阻值的極化的強(qiáng)度>第三電阻值的極化的強(qiáng)度的順序。(讀出)以下說明被寫入到半導(dǎo)體存儲裝置的數(shù)據(jù)的讀出的一例。對第一柵極電極12和第二柵極電極17 二者施加0V，對漏極電極1 和漏極電極 15d之間施加具有電位差的電壓，測定流過溝道層(半導(dǎo)體膜14)的電流。優(yōu)選對源極電極1 和漏極電極15d之間施加的電壓，為寫入時(shí)對第一柵極電極12施加的電壓的1/5以下。作為一例，源極電極15s和漏極電極15d之間的電位差為0. IV。根據(jù)流過的電流的大小決定電阻值。即，根據(jù)讀出的電流，從第一電阻值、第二電阻值和第三電阻值中決定寫入到半導(dǎo)體存儲裝置的值。流過的電流的大小為，第一電阻值的電流>第二電阻值的電流>第三電阻值的電流。在現(xiàn)有例中，使對與強(qiáng)電介質(zhì)連接的第一柵極電極12施加的電壓變化而寫入多值數(shù)據(jù)。與此相對，本實(shí)施方式中，通過改變第一柵極電極12和第二柵極電極17的電位， 寫入由第一 第三電阻值構(gòu)成的多值數(shù)據(jù)。即使對第一柵極電極12施加的電位相同，只要對第二柵極電極17施加的電位不同，則寫入的電阻值不同。通過對第二柵極電極17施加正電壓，在溝道中電子被誘發(fā)，被其吸引，由此強(qiáng)電介質(zhì)13的極化在溝道側(cè)更強(qiáng)地極化。相反，通過對第二柵極電極17施加負(fù)電壓，電子從溝道中被排斥，所以朝向溝道側(cè)的強(qiáng)電介質(zhì)13的極化變?nèi)?。在此，?yīng)注意并不是單純地第一柵極電極12和第二柵極電極17的電位差大就能夠使極化增大。一般而言，為了增強(qiáng)強(qiáng)電介質(zhì)的極化，可以考慮使第一柵極電極和第二柵極電極的電位差增大。但是，本實(shí)施方式中，不需要為了使強(qiáng)電介質(zhì)13更大地極化而增大第一柵極電極12和第二柵極電極17的電位差。(實(shí)施例)以下，參照實(shí)施例進(jìn)一步詳細(xì)地說明本發(fā)明。以下的實(shí)施例僅用于例示本發(fā)明的目的，并不用于限定本發(fā)明的目的。(實(shí)施例1)使用具有被氧化硅膜2覆蓋的表面的硅基板1作為基板11。(1)如下所述地在硅基板1上形成第一柵極電極12。即，在通過光刻法而進(jìn)行了圖案形成(patterning)的硅基板1上，依次用電子槍蒸鍍法形成具有5nm厚度的Ti膜、具有30nm厚度的Pt膜和用脈沖激光沉積法形成的具有IOnm厚度的SrRuO3 (以下稱為SR0) 膜。之后，用剝離(liftoff)法形成第一柵極電極12的圖案。(2)使用脈沖激光沉積法將基板加熱至700°C，形成由厚度450nm的1 (Zr，Ti) O3 組成的強(qiáng)電介質(zhì)膜13。(3)使基板溫度為400°C，形成由具有30nm厚度的ZnO構(gòu)成的半導(dǎo)體膜14。(4)在半導(dǎo)體膜14上通過光刻形成抗蝕劑的圖案，使用硝酸將形成區(qū)域以外的半導(dǎo)體膜14通過蝕刻除去。(5)在半導(dǎo)體膜14上將抗蝕劑通過光刻進(jìn)行圖案形成，通過濕法蝕刻除去元件區(qū)域以外的半導(dǎo)體膜14。之后，在半導(dǎo)體膜14上將抗蝕劑通過光刻進(jìn)行圖案形成，在其上方， 用電子槍蒸鍍法，形成具有5nm厚度的Ti膜和具有30nm厚度的Pt膜。進(jìn)而在此之后，通過除去抗蝕劑，形成源極電極1 和漏極電極15d。(6)以覆蓋源極電極15s、漏極電極15d和半導(dǎo)體膜14的方式，通過濺射法，形成由具有IOOnm厚度的SiN構(gòu)成的普通電介質(zhì)膜16。(7)通過光刻在普通電介質(zhì)膜16上形成抗蝕劑的圖案。之后，通過反應(yīng)離子蝕刻 (active ion etching)，在普通電介質(zhì)膜16形成開口部(未圖示)。在該開口部，在之后的工序中，形成用于將源極電極15s、漏極電極15d與外部連接的配線。(8)通過光刻形成抗蝕劑的圖案，在抗蝕劑的圖案上，形成厚度5nm的Ti膜、厚度 30nm的Pt膜、厚度170nm的Au膜。之后，使用剝離工藝，除去Ti膜、Pt膜和Au膜中不需要的部分，從而形成第二柵極電極17。對基于以上實(shí)施例獲得的溝道寬度100微米、溝道長度3微米的半導(dǎo)體存儲裝置， 基于圖3和圖4寫入由第一 第三電阻值組成的數(shù)據(jù)。之后，通過對源極電極·漏極電極之間施加0. IV，讀出該數(shù)據(jù)。圖5表示其結(jié)果。如上所述，流過的電流的大小為第一電阻值 >第二電阻值>第三電阻值的順序。在本實(shí)施方式中，分別使用SRO/Pt/Ti的層疊膜作為第一柵極電極12，Au/Pt/Ti的層疊膜作為第二柵極電極17，Pt/Ti的層疊膜作為源極電極1 和漏極電極15d。但是， 本發(fā)明中，不限于這些材料，也可以使用其他導(dǎo)電膜。與此相同，也可以使用Sr(Bi，Ta)0X、BiTiOx等其他強(qiáng)電介質(zhì)作為強(qiáng)電介質(zhì)膜13。 也可以使用GaN、InGaZnOx等作為半導(dǎo)體膜14。也可以使用A1203、HfO2等其他絕緣膜作為絕緣膜16。產(chǎn)業(yè)上的利用可能性根據(jù)本發(fā)明，能夠提供對能夠控制性良好地記錄多值數(shù)據(jù)的半導(dǎo)體存儲裝置進(jìn)行驅(qū)動的方法。符號說明1娃基板
2氧化硅膜
11基板
12第一柵極電極
13強(qiáng)電介質(zhì)膜
14半導(dǎo)體膜
15d漏極電極
15s源極電極
16普通電介質(zhì)膜
17第二柵極電極
20半導(dǎo)體存儲裝置
101半導(dǎo)體區(qū)域
102源極區(qū)域
103漏極區(qū)域
104溝道形成區(qū)域
105強(qiáng)電介質(zhì)膜
106柵極電極
107背面電極
108絕緣膜
權(quán)利要求
1.一種驅(qū)動半導(dǎo)體存儲裝置的方法，其特征在于，具備以下工序(a) (c) 準(zhǔn)備具備以下部件的所述半導(dǎo)體存儲裝置的工序(a)，第一柵極電極、 強(qiáng)電介質(zhì)層、 半導(dǎo)體層、 源極電極、 漏極電極、 普通電介質(zhì)層和第二柵極電極，在此，所述第一柵極電極、所述強(qiáng)電介質(zhì)層、所述半導(dǎo)體層、所述普通電介質(zhì)層和所述第二柵極電極以此順序?qū)盈B，所述源極電極被夾在所述半導(dǎo)體層和所述普通電介質(zhì)層之間，并且與所述半導(dǎo)體層連接，所述漏極電極被夾在所述半導(dǎo)體層和所述普通電介質(zhì)層之間，并且與所述半導(dǎo)體層連接；對所述半導(dǎo)體存儲裝置寫入第一、第二或第三電阻值的工序(b)， 在此，在對所述半導(dǎo)體存儲裝置寫入第一電阻值的情況下，分別對所述第一柵極電極、所述第二柵極電極、所述源極電極和所述漏極電極施加滿足Vl > Vs.Vl > Vd、V2 > Vs和V2 > Vd的不等式的電壓VI、V2、Vs和Vd,在對所述半導(dǎo)體存儲裝置寫入第二電阻值的情況下，分別對所述第一柵極電極、所述第二柵極電極、所述源極電極和所述漏極電極施加滿足Vl > Ns、Vl > Vd, V2 < Vs和V2<Vd的不等式的電壓VI、V2、Vs和Vd,在對所述半導(dǎo)體存儲裝置寫入第三電阻值的情況下，分別對所述第一柵極電極、所述第二柵極電極、所述源極電極和所述漏極電極施加滿足Vl < Ns、Vl < Vd, V2 < Vs和V2<Vd的不等式的電壓VI、V2、Vs和Vd,在此，滿足所述第三電阻值>所述第二電阻值>所述第一電阻值的不等式；和根據(jù)對所述源極電極和所述漏極電極之間施加電位差而產(chǎn)生的所述源極電極與所述漏極電極之間的電流，從所述第一電阻值、所述第二電阻值和所述第三電阻值中決定被寫入到所述半導(dǎo)體存儲裝置的電阻值的工序(C)。
2.如權(quán)利要求1所述的方法，其特征在于在所述工序(b)之前還具備一邊分別對所述第二柵極電極、所述源極電極和所述漏極電極施加滿足V2 = Vs = Vd的關(guān)系的電壓V2、Vs和Vd，一邊對所述第一柵極電極施加滿足Vl < V2的不等式的電壓Vl的重置工序。
3.如權(quán)利要求1所述的方法，其特征在于在所述工序(c)中，分別對所述第一柵極電極和所述第二柵極電極施加滿足Vl =V2 的等式的電壓Vl和V2。
4.如權(quán)利要求2所述的方法，其特征在于在所述工序(c)中，分別對所述第一柵極電極和所述第二柵極電極施加滿足Vl = V2的等式的電壓Vl和V2。
5.如權(quán)利要求3所述的方法，其特征在于 Vl = V2 二 0 伏。
6.如權(quán)利要求4所述的方法，其特征在于 Vl = V2 二 0 伏。
全文摘要
在本發(fā)明的驅(qū)動方法中，具有通過分別對第一柵極電極(12)、第二柵極電極(17)、源極電極(15s)和漏極電極(15d)施加滿足V1＞Vs、V1＞Vd、V2＞Vs和V2＞Vd的關(guān)系的電壓V1、V2、Vs和Vd，對半導(dǎo)體存儲裝置寫入第一電阻值的工序(1)；通過施加滿足V1＞Vs、V1＞Vd、V2＜Vs和V2＜Vd的關(guān)系的電壓，對半導(dǎo)體存儲裝置寫入第二電阻值的工序(2)；和通過施加滿足V1＜Vs、V1＜Vd、V2＜Vs和V2＜Vd的關(guān)系的電壓，對半導(dǎo)體存儲裝置寫入第三電阻值的工序(3)。
文檔編號H01L29/792GK102428519SQ201080021659
公開日2012年4月25日 申請日期2010年10月25日 優(yōu)先權(quán)日2009年10月29日
發(fā)明者上田路人, 田中浩之, 金子幸廣 申請人:松下電器產(chǎn)業(yè)株式會社