專利名稱：具有用于所有阱間和阱內(nèi)隔離的深溝槽隔離區(qū)并且具有到達相鄰裝置擴散區(qū)和下面的浮 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例總體涉及一種集成電路裝置，并且更具體地涉及一種集成電路裝置(例如，靜態(tài)隨機存取存儲器(SRAM)陣列)以及形成該裝置的方法，該裝置具有用于所有阱間和阱內(nèi)隔離的深溝槽隔離區(qū)并且具有相鄰裝置擴散區(qū)和下面的浮置阱區(qū)之間的結(jié)的共享接觸。
背景技術(shù)：
在各種不同類型的基底上(例如，在絕緣體上硅(SOI)晶片、體晶片或混合定向 (HOT)晶片上)可形成集成電路裝置，諸如靜態(tài)隨機存取存儲器(SRAM)陣列或并入P型場效應(yīng)晶體管(PFET)和N型場效應(yīng)晶體管(NFET) 二者的其它裝置。一種用于在體半導(dǎo)體晶片(例如，P型晶片)上形成集成電路裝置的技術(shù)需要在外延生長半導(dǎo)體層之前在體晶片的頂表面上進行N+阱區(qū)和P+阱區(qū)的注入。隨后，在外延生長的半導(dǎo)體層中，在N+阱區(qū)上方形成PFET，而在P+阱區(qū)上方形成NFET，以使得P+阱區(qū)及N+阱區(qū)分別將NFET和PFET與體基底電性隔離。傳統(tǒng)上，淺溝槽隔離(STI)區(qū)用于任何所需的阱內(nèi)隔離(即，相同導(dǎo)電類型FET之間的隔離)，而雙倍深度溝槽隔離(DDTI)區(qū)用于阱間隔離(即，不同導(dǎo)電類型FET 之間的隔離)，該DDTI區(qū)包括延伸至阱水平下方的基底中的深溝槽隔離(DTI)區(qū)。然而，兼具有STI區(qū)與DDTI區(qū)可能極其昂貴。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，本發(fā)明公開了改進的集成電路裝置結(jié)構(gòu)(例如，靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)或并入P型裝置和N型裝置的其它集成電路裝置結(jié)構(gòu))和形成該結(jié)構(gòu)的方法的實施例，該方法將深溝槽隔離(DTI)區(qū)用于所有阱間和阱內(nèi)隔離，從而提供一種低成本隔離方案。因為只有DDTI區(qū)用于阱間和阱內(nèi)隔離，所以上述實施例避免了由于淺溝槽隔離(STI)-DTI未對準(zhǔn)引起的FET寬度變化，從而避免可能影響性能的閾值電壓變化。 此外，因為用于阱內(nèi)隔離的DTI區(qū)可有效地產(chǎn)生一些浮置阱區(qū)(S卩，隔離阱區(qū))，所述浮置阱區(qū)必須各自連接至電源電壓(例如，Vdd)以防止閾值電壓(Vt)變化，所以公開的集成電路裝置也包括到達相鄰裝置的擴散區(qū)與下面的浮置阱區(qū)之間的結(jié)的共享接觸。這個共享接觸消除了如果每一個浮置阱區(qū)需要分立的電源電壓接觸將產(chǎn)生的成本和面積損失。更具體地，本發(fā)明公開了一種集成電路裝置結(jié)構(gòu)的實施例。這種結(jié)構(gòu)包括具有第一導(dǎo)電類型的基底，并且還包括阱，其具有不同于第一導(dǎo)電類型的第二導(dǎo)電類型。半導(dǎo)體層 (例如，外延硅層)可設(shè)置在基底上。這個半導(dǎo)體層可包括裝置區(qū)，位于該阱上方，并且更具體地，位于該阱的浮置阱區(qū)上方。由深溝槽隔離(DTI)區(qū)限定該裝置區(qū)的相對側(cè)和相對端，該深溝槽隔離(DTI)區(qū)延伸至該阱的最大深度下方的基底中。在該裝置區(qū)中，該半導(dǎo)體層可包括第一裝置的第一擴散區(qū)以及第二裝置的第二擴
權(quán)利要求
1.一種集成電路裝置結(jié)構(gòu)，包括 基底，具有第一導(dǎo)電類型；阱，位于所述基底中，所述阱具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型； 半導(dǎo)體層，位于所述阱上方的所述基底上，所述半導(dǎo)體層包括 第一裝置的第一擴散區(qū)；第二裝置的第二擴散區(qū)，所述第一擴散區(qū)和所述第二擴散區(qū)均具有所述第一導(dǎo)電類型；以及第三擴散區(qū)，橫向設(shè)置在所述第一擴散區(qū)與所述第二擴散區(qū)之間，所述第三擴散區(qū)具有所述第二導(dǎo)電類型并且進一步垂直延伸至所述阱；以及導(dǎo)體層，位于所述半導(dǎo)體層上，所述導(dǎo)體層在所述第一擴散區(qū)、所述第三擴散區(qū)以及所述第二擴散區(qū)上方橫向延伸并且與其接觸。
2.根據(jù)權(quán)利要求1所述的集成電路裝置結(jié)構(gòu)，所述半導(dǎo)體層包括所述阱上方的裝置區(qū)，所述裝置區(qū)包含所述第一裝置和所述第二裝置，并且由深溝槽隔離區(qū)在相對側(cè)和相對端上限定，所述深溝槽隔離區(qū)延伸至所述阱下方的所述基底中。
3.根據(jù)權(quán)利要求1所述的集成電路裝置結(jié)構(gòu)，還包括所述導(dǎo)體層上的接觸，所述接觸連接至電源電壓。
4.根據(jù)權(quán)利要求1所述的集成電路裝置結(jié)構(gòu)，所述第一導(dǎo)電類型包括P型導(dǎo)電類型，而所述第二導(dǎo)電類型包括N型導(dǎo)電類型。
5.根據(jù)權(quán)利要求1所述的集成電路裝置結(jié)構(gòu)，所述導(dǎo)體層包括硅化物層。
6.根據(jù)權(quán)利要求1所述的集成電路裝置結(jié)構(gòu)，所述半導(dǎo)體層包括外延硅層。
7.一種靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)，包括 基底，具有第一導(dǎo)電類型；阱，位于所述基底中，所述阱具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型； 半導(dǎo)體層，位于所述阱上方的所述基底上，所述半導(dǎo)體層包括 第一存儲器單元的第一上拉場效應(yīng)晶體管的第一源極區(qū)；第二存儲器單元的第二上拉場效應(yīng)晶體管的第二源極區(qū)，所述第一源極區(qū)和所述第二源極區(qū)具有所述第一導(dǎo)電類型；以及摻雜區(qū)，橫向設(shè)置在所述第一源極區(qū)與所述第二源極區(qū)之間，所述摻雜區(qū)具有所述第二導(dǎo)電類型并且進一步垂直延伸至所述阱；以及導(dǎo)體層，位于所述半導(dǎo)體層上，所述導(dǎo)體層在所述第一源極區(qū)、所述摻雜區(qū)以及所述第二源極區(qū)上方橫向延伸并且與其接觸。
8.根據(jù)權(quán)利要求7所述的靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)，所述半導(dǎo)體層包括所述阱上方的裝置區(qū)，所述裝置區(qū)包括所述第一上拉場效應(yīng)晶體管和所述第二上拉場效應(yīng)晶體管，并且由深溝槽隔離區(qū)在相對側(cè)和相對端上限定，所述深溝槽隔離區(qū)延伸至所述阱下方的所述基底中。
9.根據(jù)權(quán)利要求7所述的靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)，還包括所述導(dǎo)體層上的接觸，所述接觸連接至正電源電壓(Vdd)。
10.根據(jù)權(quán)利要求7所述的靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)，所述第一導(dǎo)電類型包括P型導(dǎo)電類型，而所述第二導(dǎo)電包括N型導(dǎo)電類型。
11.根據(jù)權(quán)利要求7所述的靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)，所述導(dǎo)體層包括硅化物層。
12.根據(jù)權(quán)利要求7所述的靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)，所述半導(dǎo)體層包括外延硅層。
13.一種靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)，包括 P型基底；N+阱，位于所述基底中； 半導(dǎo)體層，位于所述基底上；深溝槽隔離區(qū)，延伸穿過所述半導(dǎo)體層到達所述基底中至所述N+阱下方，以在所述陣列中限定存儲器單元的裝置區(qū)，所述裝置區(qū)之一包括所述半導(dǎo)體層的一個區(qū)段，位于所述N+阱的一個區(qū)段上方，所述半導(dǎo)體層的所述區(qū)段包括第一存儲器單元的第一 P型上拉場效應(yīng)晶體管的第一 P型源極區(qū)； 第二存儲器單元的第二 P型上拉場效應(yīng)晶體管的第二 P型源極區(qū)，所述第二存儲器單元與所述第一存儲器單元相鄰；以及N型摻雜區(qū)，橫向設(shè)置在所述第一 P型源極區(qū)與所述第二 P型源極區(qū)之間，所述N型摻雜區(qū)進一步垂直延伸至所述N+阱的所述區(qū)段；導(dǎo)體層，位于所述半導(dǎo)體層上，所述導(dǎo)體層在所述第一 P型源極區(qū)、所述N型摻雜區(qū)以及所述第二P型源極區(qū)上方橫向延伸且與其接觸；以及接觸，位于所述導(dǎo)體層上，所述接觸連接至正電源電壓(Vdd)。
14.一種形成集成電路裝置結(jié)構(gòu)的方法，所述方法包括 提供具有第一導(dǎo)電類型的基底；在所述基底中形成阱，所述阱具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型； 在所述形成所述阱的步驟之后，在所述基底上形成半導(dǎo)體層；以及在所述阱、第一裝置的第一擴散區(qū)以及第二裝置的第二擴散區(qū)之間形成結(jié)，所述形成所述結(jié)的步驟包括在所述半導(dǎo)體層中形成所述第一擴散區(qū)和所述第二擴散區(qū)，使得所述第一擴散區(qū)和所述第二擴散區(qū)具有所述第一導(dǎo)電類型；在所述半導(dǎo)體層中形成第三擴散區(qū)，所述擴散區(qū)橫向設(shè)置在所述第一擴散區(qū)與所述第二擴散區(qū)之間，使得所述第三擴散區(qū)具有所述第二導(dǎo)電類型并且垂直延伸至所述阱；以及在所述半導(dǎo)體層上形成導(dǎo)體層，使得所述導(dǎo)體層在所述第一擴散區(qū)、所述第三擴散區(qū)以及所述第二擴散區(qū)上方橫向延伸且與其接觸。
15.根據(jù)權(quán)利要求14所述的方法，還包括在所述形成所述結(jié)的步驟之前，形成深溝槽隔離區(qū)，所述深溝槽隔離區(qū)延伸到所述基底中至所述阱下方，以在所述半導(dǎo)體層中限定多個裝置區(qū)，所述裝置區(qū)其中之一包括用于所述第一裝置和所述第二裝置的所述阱上方的指定區(qū)。
16.根據(jù)權(quán)利要求14所述的方法，還包括形成到達所述導(dǎo)體層的接觸，并且將所述接觸電性連接到電源電壓。
17.根據(jù)權(quán)利要求14所述的方法，所述第一導(dǎo)電類型包括P型導(dǎo)電類型，而所述第二導(dǎo)電包括N型導(dǎo)電類型。
18.根據(jù)權(quán)利要求14所述的方法，所述形成所述導(dǎo)體層的步驟包括形成硅化物層。
19.根據(jù)權(quán)利要求14所述的方法，所述形成所述半導(dǎo)體層的步驟包括外延生長硅層。
20.一種形成靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)的方法，所述方法包括提供具有第一導(dǎo)電類型的基底；在所述基底中形成阱，所述阱具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型；在所述形成所述阱的步驟之后，在所述基底上形成半導(dǎo)體層；以及在所述阱、第一存儲器單元的第一上拉場效應(yīng)晶體管的第一源極區(qū)以及第二存儲器單元的第二上拉場效應(yīng)晶體管的第二源極區(qū)之間形成結(jié)，所述形成所述結(jié)的步驟包括在所述半導(dǎo)體層中形成所述第一上拉場效應(yīng)晶體管的所述第一源極區(qū)和所述第二上拉場效應(yīng)晶體管的所述第二源極區(qū)，使得所述第一源極區(qū)和所述第二源極區(qū)具有所述第一導(dǎo)電類型；在所述半導(dǎo)體層中形成摻雜區(qū)，所述摻雜區(qū)橫向設(shè)置在所述第一源極區(qū)與所述第二源極區(qū)之間，使得所述摻雜區(qū)具有所述第二導(dǎo)電類型并且垂直延伸至所述阱；以及在所述半導(dǎo)體層上形成導(dǎo)體層，使得所述導(dǎo)體層在所述第一源極區(qū)、所述摻雜區(qū)以及所述第二源極區(qū)上方橫向延伸且與其接觸。
21.根據(jù)權(quán)利要求20所述的方法，在所述形成所述結(jié)的步驟之前，形成深溝槽隔離區(qū)， 所述深溝槽隔離區(qū)延伸到所述基底中至所述阱下方，以在所述半導(dǎo)體層中限定多個裝置區(qū)，所述裝置區(qū)其中之一包括用于所述第一上拉場效應(yīng)晶體管和所述第二上拉場效應(yīng)晶體管的所述阱上方的指定區(qū)。
22.根據(jù)權(quán)利要求20所述的方法，還包括形成到達所述導(dǎo)體層的接觸，并且將所述接觸電性連接到正電源電壓(Vdd)。
23.根據(jù)權(quán)利要求20所述的方法，所述第一導(dǎo)電類型包括P型導(dǎo)電類型，而所述第二導(dǎo)電包括N型導(dǎo)電類型。
24.根據(jù)權(quán)利要求20所述的方法，所述形成所述導(dǎo)體層的步驟包括形成硅化物層。
25.根據(jù)權(quán)利要求20所述的方法，所述形成所述半導(dǎo)體層的步驟包括外延生長硅層。
全文摘要
公開了改進的集成電路裝置結(jié)構(gòu)(200)(例如，靜態(tài)隨機存取存儲器(SRAM)陣列結(jié)構(gòu)或并入P型裝置和N型裝置的其它集成電路裝置結(jié)構(gòu))(121a和121b)和形成該結(jié)構(gòu)的方法的實施例，該方法將DTI區(qū)(160)用于所有阱間和阱內(nèi)隔離，從而提供一種低成本隔離方案，其避免了由于STI-DTI未對準(zhǔn)引起的FET寬度變化。此外，因為用于阱內(nèi)隔離的DTI區(qū)(160)可有效地產(chǎn)生一些浮置阱區(qū)(203)，所述浮置阱區(qū)必須各自連接至電源電壓(例如，Vdd)(280)以防止閾值電壓(Vt)變化，所以公開的集成電路裝置也包括相鄰裝置(121a和121b)的擴散區(qū)(221和222)與下面的浮置阱區(qū)(205)之間的結(jié)的共享接觸(280)。這個共享接觸(280)消除了如果每一個浮置阱區(qū)(205)需要分立的電源電壓接觸將產(chǎn)生的成本和面積損失。
文檔編號H01L27/11GK102428556SQ201080021329
公開日2012年4月25日 申請日期2010年5月4日 優(yōu)先權(quán)日2009年5月28日
發(fā)明者A.布賴恩特, B.A.安德森, E.J.諾瓦克 申請人:國際商業(yè)機器公司