專利名稱：一種三維多值非揮發(fā)存儲(chǔ)器的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子制造及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種具有三維集成特性、局域化存儲(chǔ)電荷的三維多值非揮發(fā)存儲(chǔ)器的制備方法。
背景技術(shù)：
目前的微電子產(chǎn)品主要分為邏輯器件與存儲(chǔ)器件兩大類，而現(xiàn)今幾乎所有的電子產(chǎn)品中都需要用到存儲(chǔ)器件，因而存儲(chǔ)器件在微電子領(lǐng)域占有非常重要的地位。存儲(chǔ)器件一般可分為揮發(fā)性存儲(chǔ)器與非揮發(fā)存儲(chǔ)器。非揮發(fā)性存儲(chǔ)器的主要特點(diǎn)是在不加電的情況下也能夠長(zhǎng)期保持存儲(chǔ)的信息。它既有只讀存儲(chǔ)器(ROM)的特點(diǎn)，又有很高的存取速度，而且易于擦除和重寫，功耗較小。隨著多媒體應(yīng)用、移動(dòng)通信等對(duì)大容量、低功耗存儲(chǔ)的需要， 非揮發(fā)性存儲(chǔ)器，特別是閃速存儲(chǔ)器(Flash)，所占半導(dǎo)體器件的市場(chǎng)份額變得越來越大， 也越來越成為一種相當(dāng)重要的存儲(chǔ)器類型。傳統(tǒng)的Flash存儲(chǔ)器是采用多晶硅薄膜浮柵結(jié)構(gòu)的硅基非揮發(fā)存儲(chǔ)器，器件隧穿介質(zhì)層(一般是氧化層)上的一個(gè)缺陷即會(huì)形成致命的放電通道。電荷俘獲型存儲(chǔ)器利用俘獲層中電荷局域化存儲(chǔ)的特性，實(shí)現(xiàn)分立電荷存儲(chǔ)，隧穿介質(zhì)層上的缺陷只會(huì)造成局部的電荷泄漏，這樣使電荷保持更加穩(wěn)定。更為重要的是，利用這種電荷局域化存儲(chǔ)特性，可在單個(gè)器件中實(shí)現(xiàn)多個(gè)相對(duì)獨(dú)立的物理存儲(chǔ)點(diǎn)，從而實(shí)現(xiàn)多值存儲(chǔ)，從根本上提高存儲(chǔ)密度。傳統(tǒng)的Flash存儲(chǔ)器采用平面結(jié)構(gòu)，垂直結(jié)構(gòu)存儲(chǔ)器可以有效利用側(cè)墻表面，形成垂直溝道，增大溝道面積，從而獲得更優(yōu)的器件性能。隨著微電子技術(shù)的迅猛發(fā)展，半導(dǎo)體器件的尺寸進(jìn)一步按比例縮小，除了對(duì)非揮發(fā)存儲(chǔ)器的編程、擦除、保持性能的要求不斷提高外，實(shí)現(xiàn)高密度存儲(chǔ)從而獲得更低的成本成為非揮發(fā)存儲(chǔ)器發(fā)展中的重點(diǎn)。三維集成技術(shù)是提高存儲(chǔ)密度的有效方法之一。專利號(hào)為US5825^6的專利描述了一種三維結(jié)構(gòu)只讀存儲(chǔ)器。專利號(hào)為US20080023747的專利公開了基于多疊層結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件陣列的構(gòu)成與制備方法。以上專利中所述存儲(chǔ)陣列存儲(chǔ)密度均有可進(jìn)一步提高的空間。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題有鑒于此，本發(fā)明的主要目的在于提供一種三維多值非揮發(fā)存儲(chǔ)器的制備方法， 以提高存儲(chǔ)密度，獲得性能優(yōu)的多值存儲(chǔ)器，并能與傳統(tǒng)的硅平面CMOS工藝相兼容，降低成本。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種三維多值非揮發(fā)存儲(chǔ)器的制備方法，該方法包括在半導(dǎo)體襯底上形成疊層結(jié)構(gòu)；形成溝道區(qū)域及源/漏摻雜區(qū)；
形成柵介質(zhì)層及柵極區(qū)；分別由源/漏摻雜區(qū)及柵極區(qū)引出位線及字線，形成三維多值非揮發(fā)存儲(chǔ)器。上述方案中，所述半導(dǎo)體襯底為硅片或鍺硅片。上述方案中，所述疊層結(jié)構(gòu)為二氧化硅與氮化硅。上述方案中，所述溝道區(qū)域，其采用的材料為外延生長(zhǎng)得到的單晶硅，或淀積形成的多晶硅，或者為無定形硅淀積后退火形成的多晶硅。上述方案中，所述源/漏摻雜區(qū)，其采用的材料為與溝道區(qū)摻雜類型相反的重?fù)诫s多晶硅，或者為經(jīng)處理后形成重?fù)诫s單晶硅。上述方案中，所述源/漏摻雜區(qū)，其摻雜條件相同，形成對(duì)稱的源區(qū)與漏區(qū)，且沿溝道區(qū)周期分布。上述方案中，所述柵介質(zhì)層，自溝道區(qū)由里向外，依次由隧穿介質(zhì)層、電荷存儲(chǔ)層、 電荷阻擋層構(gòu)成；其中隧穿介質(zhì)層為二氧化硅、高k材料或由多層材料堆疊而成的結(jié)構(gòu)；電荷存儲(chǔ)層采用的材料為氮化硅、高k材料或堆疊結(jié)構(gòu)；電荷阻擋層采用的材料二氧化硅、金屬氧化物或由多層材料堆疊而成的結(jié)構(gòu)。上述方案中，所述柵介質(zhì)層位于相鄰溝道區(qū)之間、堆疊結(jié)構(gòu)中移除氮化硅后的位置，堆疊結(jié)構(gòu)中的二氧化硅用于隔離上下柵極；所述柵極區(qū)采用的材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結(jié)構(gòu)。上述方案中，所述位線，由源/漏區(qū)域引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結(jié)構(gòu)。上述方案中，所述字線，由柵極區(qū)域上引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結(jié)構(gòu)。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、本發(fā)明提供的這種三維多值非揮發(fā)存儲(chǔ)器，綜合利用了電荷俘獲層中電荷局域化存儲(chǔ)的性質(zhì)和三維結(jié)構(gòu)的空間特性，在單個(gè)器件中獲得多個(gè)物理存儲(chǔ)點(diǎn)，實(shí)現(xiàn)多值存儲(chǔ)， 在存儲(chǔ)器件陣列上形成三維集成，從而根本上提高了存儲(chǔ)密度。2、本發(fā)明提供的這種三維多值非揮發(fā)存儲(chǔ)器，可獲得較優(yōu)的編程、擦除、保持等器件性能。3、本發(fā)明提供的這種三維多值非揮發(fā)存儲(chǔ)器，電荷俘獲型多值非揮發(fā)存儲(chǔ)器制備工藝與傳統(tǒng)的硅平面CMOS工藝兼容，可采用傳統(tǒng)存儲(chǔ)器陣列結(jié)構(gòu)集成，利于廣泛應(yīng)用。


圖1至圖10是本發(fā)明所述三維多值非揮發(fā)存儲(chǔ)器制備流程示意圖；圖11為本發(fā)明提供的三維多值非揮發(fā)存儲(chǔ)器單層等效電路圖；圖12為本發(fā)明提供的三維多值非揮發(fā)存儲(chǔ)器三維等效電路示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
圖1至圖10是用來說明本發(fā)明一個(gè)實(shí)施例的制備流程示意圖。圖1是本實(shí)施例中在半導(dǎo)體襯底上形成堆疊結(jié)構(gòu)的過程。半導(dǎo)體襯底101為硅片、鍺硅片、其他類似半導(dǎo)體材料或是包含外延硅層、鍺硅層的多層襯底材料。10h、102b、 102c、102d、102e為二氧化硅或其它具有類似性質(zhì)的材料，103a、103bU03cU03d為氮化硅或其它具有相似性質(zhì)的材料。如圖所示，二氧化硅或其它具有類似性質(zhì)的材料與氮化硅或其它具有相似性質(zhì)的材料依次堆疊，形成堆疊結(jié)構(gòu)。其工藝方法為化學(xué)氣相沉積(CVD)或原子層沉積(ALD)等。圖2是本實(shí)施例中刻蝕堆疊結(jié)構(gòu)的過程。201為刻蝕所形成的區(qū)域，可由光刻膠或硬質(zhì)掩模等定義201圖形，刻蝕后露出襯底101。圖3是本實(shí)施例中形成溝道區(qū)的過程。溝道區(qū)301填充刻蝕所打開的201區(qū)域， 采用多晶硅淀積后刻蝕的方法。圖4是本實(shí)施例中形成源/漏摻雜區(qū)的過程。源/漏摻雜區(qū)401材料為與溝道區(qū)摻雜類型相反的重?fù)诫s多晶硅。由光刻膠或硬質(zhì)掩模等定義401圖形，對(duì)溝道區(qū)刻蝕后露出襯底101，淀積源/漏摻雜區(qū)材料，填充刻蝕所打開的區(qū)域，平坦化。源/漏摻雜區(qū)摻雜條件相同，即形成了對(duì)稱的源區(qū)與漏區(qū)，沿溝道區(qū)周期分布。圖5是本實(shí)施例中形成打開堆疊區(qū)域的過程?？障?01位于相鄰溝道區(qū)之間，與溝道區(qū)平行，周期排布。由光刻膠或硬質(zhì)掩模等定義501圖形，對(duì)堆疊結(jié)構(gòu)進(jìn)行干法刻蝕， 至露出襯底101，形成打開的區(qū)域。圖6是本實(shí)施例中腐蝕堆疊結(jié)構(gòu)的過程。采用濕法腐蝕工藝，由于所選用的腐蝕液對(duì)二氧化硅與氮化硅材料的選擇刻蝕，可以在溝道區(qū)上去除氮化硅的同時(shí)留下二氧化硅，從而形成空間106a、106b、106c、106d。圖7為本實(shí)施例中形成柵介質(zhì)層的過程。自溝道區(qū)由里向外，依次淀積由隧穿介質(zhì)層、電荷存儲(chǔ)層、電荷阻擋層構(gòu)成的柵介質(zhì)層701。其中隧穿介質(zhì)層為二氧化硅、high-k 材料、其它具有類似性質(zhì)的材料或由多層材料堆疊具有類似性質(zhì)的結(jié)構(gòu)，電荷存儲(chǔ)層材料為氮化硅、high-k材料、其它具有電荷存儲(chǔ)能力的材料或堆疊結(jié)構(gòu)，電荷阻擋層材料二氧化硅、金屬氧化物、其它具有類似性質(zhì)的材料或由多層材料堆疊具有類似性質(zhì)的結(jié)構(gòu)。各薄層厚度可根據(jù)所用材料不同調(diào)整，并控制使柵介質(zhì)層未填滿空間106a、106b、106c、106d。圖8為本實(shí)施例中形成柵極區(qū)的過程。柵極材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊具有類似性質(zhì)的結(jié)構(gòu)。采用淀積方法填充空間106a、106b、106c、106d及501， 刻蝕后形成柵極區(qū)域108a、108b、108c、108d。由柵極區(qū)域上進(jìn)一步引出并按要求連接形成字線，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊具有類似性質(zhì)的結(jié)構(gòu)。圖9為本實(shí)施例中進(jìn)行柵極區(qū)隔離的過程。隔離介質(zhì)材料為二氧化硅或其它具有類似性質(zhì)的材料。采用淀積的方法以隔離介質(zhì)901填充前一步刻蝕打開的空間，再以CMP 工藝獲得平整的表面。圖10為本實(shí)施例中引出源/漏區(qū)形成位線的過程。位線由源/漏區(qū)引出，沿與溝道區(qū)垂直方向連接，llla、lllb、lllc、llld材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊具有類似性質(zhì)的結(jié)構(gòu)。由上述可知，在本發(fā)明的實(shí)施例中，綜合利用了電荷俘獲層中電荷局域化存儲(chǔ)的性質(zhì)和垂直堆疊結(jié)構(gòu)的空間特性，在單個(gè)器件中獲得多個(gè)物理存儲(chǔ)點(diǎn)，實(shí)現(xiàn)多值存儲(chǔ)，在存
5儲(chǔ)器件陣列上形成三維集成，從而根本上提高了存儲(chǔ)密度。同時(shí)本發(fā)明存儲(chǔ)器可獲得較優(yōu)的編程、擦除、保持等器件性能。本發(fā)明電荷俘獲型多值非揮發(fā)存儲(chǔ)器制備工藝與傳統(tǒng)的硅平面CMOS工藝兼容，可采用傳統(tǒng)存儲(chǔ)器陣列結(jié)構(gòu)集成，利于廣泛應(yīng)用。
以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，該方法包括在半導(dǎo)體襯底上形成疊層結(jié)構(gòu)；形成溝道區(qū)域及源/漏摻雜區(qū)；形成柵介質(zhì)層及柵極區(qū)；分別由源/漏摻雜區(qū)及柵極區(qū)引出位線及字線，形成三維多值非揮發(fā)存儲(chǔ)器。
2.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述半導(dǎo)體襯底為硅片或鍺硅片。
3.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述疊層結(jié)構(gòu)為二氧化硅與氮化硅。
4.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述溝道區(qū)域，其采用的材料為外延生長(zhǎng)得到的單晶硅，或淀積形成的多晶硅，或者為無定形硅淀積后退火形成的多晶硅。
5.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述源/漏摻雜區(qū)，其采用的材料為與溝道區(qū)摻雜類型相反的重?fù)诫s多晶硅，或者為經(jīng)處理后形成重?fù)诫s單晶硅。
6.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述源/漏摻雜區(qū)，其摻雜條件相同，形成對(duì)稱的源區(qū)與漏區(qū)，且沿溝道區(qū)周期分布。
7.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述柵介質(zhì)層，自溝道區(qū)由里向外，依次由隧穿介質(zhì)層、電荷存儲(chǔ)層、電荷阻擋層構(gòu)成；其中隧穿介質(zhì)層為二氧化硅、高k材料或由多層材料堆疊而成的結(jié)構(gòu)；電荷存儲(chǔ)層采用的材料為氮化硅、 高k材料或堆疊結(jié)構(gòu)；電荷阻擋層采用的材料二氧化硅、金屬氧化物或由多層材料堆疊而成的結(jié)構(gòu)。
8.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述柵介質(zhì)層位于相鄰溝道區(qū)之間、堆疊結(jié)構(gòu)中移除氮化硅后的位置，堆疊結(jié)構(gòu)中的二氧化硅用于隔離上下柵極；所述柵極區(qū)采用的材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述位線， 由源/漏區(qū)域引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1所述的三維多值非揮發(fā)存儲(chǔ)器的制備方法，其特征在于，所述字線，由柵極區(qū)域上引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結(jié)構(gòu)。
全文摘要
本發(fā)明公開了一種三維多值非揮發(fā)存儲(chǔ)器的制備方法，屬于微電子制造及存儲(chǔ)器技術(shù)領(lǐng)域。所述多值非揮發(fā)存儲(chǔ)器具有立體結(jié)構(gòu)，基于電荷局域存儲(chǔ)的特性，每個(gè)單元具有多個(gè)物理存儲(chǔ)點(diǎn)，從而實(shí)現(xiàn)多值存儲(chǔ)的特性?；趩蝹€(gè)器件的立體結(jié)構(gòu)，可以實(shí)現(xiàn)存儲(chǔ)器陣列三維集成，從而大幅度提高存儲(chǔ)密度。本發(fā)明三維多值非揮發(fā)存儲(chǔ)器密度高、易集成，采用現(xiàn)有存儲(chǔ)器制造工藝即可實(shí)現(xiàn)，有利于本發(fā)明的推廣和應(yīng)用。
文檔編號(hào)H01L21/8247GK102569203SQ201010597578
公開日2012年7月11日 申請(qǐng)日期2010年12月20日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者劉明, 朱晨昕, 王琴, 王艷花, 閆峰, 霍宗亮, 龍世兵 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所