亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

帶有很高的襯底-柵極擊穿和嵌入式雪崩箝位二極管的橫向超級(jí)結(jié)器件的制作方法

文檔序號(hào):6958327閱讀:240來源:國(guó)知局
專利名稱:帶有很高的襯底-柵極擊穿和嵌入式雪崩箝位二極管的橫向超級(jí)結(jié)器件的制作方法
技術(shù)領(lǐng)域
本發(fā)明主要涉及半導(dǎo)體功率器件。更確切地說,本發(fā)明是涉及制備橫向功率器件 的結(jié)構(gòu)和方法,該器件含有一個(gè)超級(jí)結(jié)結(jié)構(gòu),帶有形成在漏極襯底和柵極之間的雪崩箝位 二極管。這種橫向超級(jí)結(jié)結(jié)構(gòu)降低了導(dǎo)通電阻,同時(shí)結(jié)構(gòu)上的改進(jìn)提高了襯底和漏極之間 的擊穿電壓,改善了非箝位感應(yīng)開關(guān)(UIS)性能。
背景技術(shù)
MOSFET功率器件等傳統(tǒng)的帶有超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體功率器件,可以在維持高擊穿 電壓的同時(shí),顯著降低導(dǎo)通電阻,從而獲得性能上的提高。但是,要在MOSFET器件中制備超 級(jí)結(jié)結(jié)構(gòu)的制備技術(shù)和器件結(jié)構(gòu),仍然面臨許多制備能力上的難題。用于高壓應(yīng)用的帶有 超級(jí)結(jié)結(jié)構(gòu)的傳統(tǒng)的垂直功率器件,由于它們的結(jié)構(gòu)特點(diǎn)需要許多費(fèi)時(shí)、復(fù)雜和昂貴的制 備工藝,在制備能力和成本上仍然有所局限。按照目前方法的制備工藝要制成垂直結(jié)構(gòu),包 括很多連續(xù)的掩膜、植入和外延生長(zhǎng)過程。由于制備高密度的交替摻雜立柱會(huì)直接增加制 備步驟,因此不可能完成。要制備高密度的這種立柱,太多的因素會(huì)影響相鄰的交替摻雜立 柱之間的電荷平衡的準(zhǔn)確性,導(dǎo)致很窄的工藝范圍。Tatsuhiko Fujihira在《日本應(yīng)用物 理學(xué)雜志36 (1997)》6254-6262頁發(fā)表的題為“半導(dǎo)體超級(jí)結(jié)器件的理論”的論文中揭露, 圖IA表示MOSFET垂直超級(jí)結(jié)器件的一種典型設(shè)計(jì)。要制備圖IA所示的垂直電荷平衡的 交替摻雜立柱,不僅困難而且成本昂貴,高密度時(shí)尤其如此?;谏鲜鲈?,帶有超級(jí)結(jié)結(jié)構(gòu)的橫向JFET功率器件,伴有交替摻雜導(dǎo)電類型的 堆積式水平層形成,克服了這些困難。這種器件可以與低壓MOSFET配置級(jí)聯(lián),實(shí)現(xiàn)了傳統(tǒng) 器件的常閉操作。Coe在專利US 4,754,310中,提出了帶有電荷平衡的超級(jí)結(jié)結(jié)構(gòu)的橫向 功率器件,配置交替導(dǎo)電類型的堆積式水平層延伸到源極和漏極立柱之間。有效地制備堆 積式水平層的這種結(jié)構(gòu)無需使用掩模。但是,如圖IB所示的典型器件配置受到漏極-襯 底擊穿電壓的限制,以及來自難以提高非箝位感應(yīng)開關(guān)(UIS)的進(jìn)一步限制。圖IC表示 Tatsuhiko Fujihira在上述《半導(dǎo)體超級(jí)結(jié)器件的理論》一文中提出的另一種橫向超級(jí)結(jié) 器件的示例。這種器件將電流分布到堆積式η-型導(dǎo)電路徑中時(shí),要承載過多的通道電阻。因此,在功率半導(dǎo)體器件的設(shè)計(jì)和制備工藝中,仍然有必要提出形成橫向功率器 件的新穎的器件結(jié)構(gòu)和制備方法,從而使上述困難與局限得以解決。

發(fā)明內(nèi)容
因此,本發(fā)明的一個(gè)方面是提出了一種在P-外延層上形成結(jié)型場(chǎng)效應(yīng)管(JFET) 和MOSFET功率器件的新型的、改良的器件結(jié)構(gòu)和制備方法,P-外延層蝕刻中間半導(dǎo)體層, 在N襯底上方,構(gòu)成帶有在N型深立柱之間延伸的橫向超級(jí)結(jié)結(jié)構(gòu)的底部半導(dǎo)體層,起源極 和漏極立柱的作用,P+深立柱蝕刻JFET柵極。在這個(gè)結(jié)構(gòu)中,將漏極端移動(dòng)到襯底,以便將 兩個(gè)高電流端分開,將兩個(gè)平面分開,更好地分布電流。可以通過使漏極溝槽的深度比源極和柵極更深,實(shí)現(xiàn)上述目的,從而使漏極端穿過P外延區(qū),觸及N+襯底。這種結(jié)構(gòu)還會(huì)產(chǎn)生 凹的或鞍狀的N+漏極襯底-P-外延N+漏極立柱結(jié),獲得高襯底閉鎖電壓。另外,從N+漏 極襯底到P-外延層,一直到P+柵極立柱,所形成的N+-P-P+柵極-漏極雪崩箝位二極管, 蝕刻強(qiáng)大的高壓二極管,將雪崩電流轉(zhuǎn)移出該器件的超級(jí)結(jié)層。本發(fā)明的另一方面在于,提出了一種帶有低壓MOSFET與超級(jí)結(jié)JFET集成結(jié)構(gòu)的 常閉的半導(dǎo)體功率器件的新型的、改良的器件結(jié)構(gòu)和制備方法。低壓MOSFET設(shè)置在器件表 面附近,具有可以獲得制備常閉開關(guān)所需的級(jí)聯(lián)連接的結(jié)構(gòu)。閱讀以下較佳實(shí)施例的詳細(xì)說明并參照附圖之后,本發(fā)明的這些和其他的特點(diǎn)和 優(yōu)勢(shì),對(duì)于本領(lǐng)域的技術(shù)人員而言,無疑將顯而易見。


圖IA表示一種垂直超級(jí)結(jié)功率器件的傳統(tǒng)結(jié)構(gòu)的橫截面視圖。圖IB表示傳統(tǒng)的橫向功率器件的橫截面視圖。圖IC表示傳統(tǒng)的橫向超級(jí)結(jié)功率器件的橫截面視圖。圖2表示本發(fā)明所述的橫向超級(jí)結(jié)功率器件的橫截面視圖。圖3A至3N表示本發(fā)明所述的橫向超級(jí)結(jié)功率器件的制備方法的一系列橫截面視 圖。圖3A-1至3C-1表示制備本發(fā)明所述的橫向超級(jí)結(jié)功率器件的可選方法的一系列 橫截面視圖。圖4A至4C表示本發(fā)明所述的集成橫向超級(jí)結(jié)結(jié)構(gòu)的MOSFET的可能布局的俯視 圖。圖5A至5B表示本發(fā)明所述的集成橫向超級(jí)結(jié)結(jié)構(gòu)的MOSFET的透視圖的橫截面。圖5C表示圖5A和5B所示器件的俯視圖。圖5D至5F表示沿圖5B的A_A、B-B和C-C截面線的橫截面視圖。圖6A表示本發(fā)明所述的橫向超級(jí)結(jié)JFET的條紋結(jié)構(gòu)的俯視圖。圖6A-1至6A-3表示沿圖6A所示的D-D和E-E截面線的橫截面視圖。圖6B和圖6C表示圖6A所示的MOSFET與JFET的集成方式的俯視圖。圖6C-1表示沿圖6C所示的F-F截面線的橫截面視圖。圖6D表示條紋結(jié)構(gòu)中的JFET的多行俯視圖。圖7A表示本發(fā)明所述的橫向超級(jí)結(jié)JFET的封閉元件結(jié)構(gòu)的俯視圖。圖7A-1表示沿圖7A所示的G-G截面線的橫截面視圖。圖7B和7C表示圖7A所示的MOSFET與JFET的集成方式的俯視圖。圖7C-1表示沿圖7C所示的H-H截面線的橫截面視圖。圖8A至8Q表示MOSFET與本發(fā)明所述的橫向超級(jí)結(jié)JFET的集成方式的一系列橫 截面視圖。
具體實(shí)施例方式圖2表示本發(fā)明所述的具有底部漏極襯底的橫向超級(jí)結(jié)高壓(HV)JFET器件100 的橫截面視圖。該橫向JFET器件100支撐于作為漏極的N+襯底105上的P-外延層115,以及可選的N+襯底105上的N緩沖區(qū)106。橫向JFET器件100含有一個(gè)設(shè)置在襯底105 底部上的漏極金屬電極110。橫向功率器件100還包括一個(gè)N源極立柱120-S和N漏極立 柱120-D,分別作為第一和第二導(dǎo)電立柱,設(shè)置在第一溝槽和第二溝槽中,并且分別位于襯 底的兩個(gè)相對(duì)邊上。在本實(shí)施例中,這些源極和漏極溝槽都包括被N+摻雜區(qū)125包圍著的 溝槽中的導(dǎo)電材料(例如金屬填充物或多晶硅)。當(dāng)然,也可以使用其他方法制備N+漏極 和源極立柱120-D和120-S。N+源極立柱120-S通過氧化物107的開口,接觸頂面上的源 極金屬120-S-M。設(shè)置在溝槽中的漏極120-D,向下延伸接觸N+漏極襯底層105。源極溝 槽向下蝕刻到P外延層115中。P+摻雜區(qū)165設(shè)置在源極120-S下方,以便抑制寄生NPN 雙極晶體管的激活,該寄生晶體管從N+源極立柱120-S到P-外延層115,一直到N+襯底 105。P-外延層115中重?fù)诫s的P+區(qū)165,大幅降低了少數(shù)載流子的壽命,從而抑制了寄生 NPN晶體管。橫向JFET器件100還包括一個(gè)P+摻雜立柱130,設(shè)置在另一個(gè)溝槽中,當(dāng)作該橫 向功率器件的柵極。與N+源極和漏極立柱120-S和120-D類似,P+柵極立柱130也是由 被P+摻雜區(qū)135包圍著的溝槽構(gòu)成,該溝槽由金屬或多晶硅填充。進(jìn)一步設(shè)計(jì)P+柵極立 柱130和P-外延層115,以及可選的N-緩沖區(qū)106,制成雪崩二極管121,以便箝制擊穿電 壓。超級(jí)結(jié)器件通常難以抵御雪崩擊穿帶來的損害。如果雪崩擊穿發(fā)生在電荷平衡區(qū)中, 雪崩電流會(huì)在起始的小區(qū)域內(nèi)聚集并放大,對(duì)該區(qū)域造成永久性地?fù)p壞。雪崩二極管121 將雪崩電流路徑轉(zhuǎn)移出電荷平衡的超級(jí)結(jié)區(qū)域,使它改道流經(jīng)P+柵極立柱130和N+漏極 層105之間,從而提高了器件的穩(wěn)健性。P+柵極立柱130連接到頂面上的柵極金屬130-M。 源極和漏極120-S和120-D也可以由N+摻雜的多晶硅構(gòu)成,多晶硅填充在溝槽中,或者由 金屬插頭構(gòu)成,金屬插頭填充在帶有N+摻雜側(cè)壁的溝槽中。也可選擇,通過外延生長(zhǎng)填充 溝槽,或者通過其他方法制備溝槽。關(guān)鍵是要用N+摻雜的半導(dǎo)體材料構(gòu)成溝槽的側(cè)壁。橫向功率器件具有一個(gè)超級(jí)結(jié)結(jié)構(gòu),由多層相互交替的水平的摻雜層140和N摻 雜層150形成。這些相互交替的P摻雜層和N摻雜層,在源極120-S和漏極120-D之間,提 供多個(gè)電荷平衡的導(dǎo)電通道。電流沿著橫向傳導(dǎo),柵極130控制、導(dǎo)通/關(guān)閉功率器件。圖 1中的柵極130設(shè)置在與源極和漏極不同的平面,因此不會(huì)切斷在超級(jí)結(jié)結(jié)構(gòu)中伴隨有相 互交替的N和P摻雜層所形成的橫向通道。柵極立柱130和源極立柱120-S應(yīng)該比超級(jí)結(jié) 結(jié)構(gòu)還深,以便接觸P外延層115。柵極立柱130的深度可以與源極立柱120-S相同,或者 比源極立柱120-S還深。形成柵極立柱130的深度大于源極立柱120-S的話,有助于將雪 崩電流引導(dǎo)到柵極立柱130和雪崩二極管121上,而不是傳輸?shù)皆礃O立柱120-S下面的寄 生NPN晶體管上。橫向超級(jí)結(jié)JFET器件100的電路圖,表示出了器件終端的漏極金屬110、 源極金屬120-S-M以及柵極金屬130-M。雪崩二極管121形成在柵極和漏極之間。圖3A至30表示本發(fā)明所述的橫向超級(jí)結(jié)的JFET器件的制備過程的一系列橫截 面視圖。圖3A表示P-外延層215支撐于P+襯底205上,P-外延層215的摻雜濃度和層厚 能夠阻擋600伏的電壓。例如可以通過利用美國(guó)申請(qǐng)案12/592,619中的圖10至12所示的 一個(gè)工藝,使交替的P和N摻雜層240和250分別形成在P-外延層215的上方,形成電荷 平衡層。在圖3B中,形成硬掩膜層222,例如可以通過熱氧化過程,生長(zhǎng)一層厚約205埃的 氧化層,然后通過沉積氧化物,形成厚氧化層,作為硬掩膜層222。利用光致抗蝕劑掩膜,蝕 刻穿過硬掩膜222形成開口 223。在圖3C中,利用硅蝕刻工藝,打開柵極溝槽225,柵極溝槽225垂直穿過交替的P和N摻雜層240和250的超級(jí)結(jié)結(jié)構(gòu),延伸到P-外延層215,柵極 溝槽225的深度約為60微米,寬度約為10微米。為了便于制備該器件,柵極溝槽225可以 帶有88度的輕微斜度。在圖3D中,將帶有硼離子的P+植入到柵極溝槽中,形成P+區(qū)230, 包圍著柵極溝槽225。僅作示例,硼植入物的植入能量可約為40keV,濃度約為5E15cm-2, 傾斜角約為7度,作四次90度旋轉(zhuǎn),然后用相同的離子流量進(jìn)行垂直的硼離子植入。在圖 3E中,首先在柵極溝槽225的側(cè)壁和底面上,形成多晶硅襯里層235,然后將氧化層241填 充到柵極溝槽中。還可以向多晶硅層中摻雜P+,以降低柵極溝槽的電阻。然后,通過多晶硅 和氧化物回刻,除去頂面上方的多晶硅和氧化物。雖然多晶硅層235是任選的,但是在回刻 或化學(xué)機(jī)械拋光(CMP)氧化層241時(shí),它可以蝕刻一個(gè)合適的終點(diǎn)。也可以非摻雜地沉積 多晶硅235,然后用來自P+層230的P型摻雜物擴(kuò)散到多晶硅235中。在圖3F中,第二氧化層222’沉積在第一氧化層222上方。在圖3G中,利用源極 掩膜,通過氧化層222和222 ’打開溝槽開口 224。在圖3H中,通過超級(jí)結(jié)結(jié)構(gòu),將源極溝槽 245-S蝕刻到能夠觸及P-外延層215的深度。在一個(gè)實(shí)施例中,溝槽的深度約在40至44 微米之間,寬度約為10微米。無論如何,源極溝槽245-S都應(yīng)在P-外延層215中終結(jié)。然 后,制備工藝?yán)^續(xù)進(jìn)行,通過帶角度的N+植入(大約7度傾斜角)以及垂直N+植入,形成 N+區(qū)255,包圍著溝槽245-S的側(cè)壁和底部。在圖31中,利用垂直P+植入,在溝槽245-S 的底部形成P+區(qū)265。在圖3J中,首先沉積Ti/TiN層260覆蓋側(cè)壁、溝槽的底面以及氧化 物222’的頂面上方。然后,沉積一個(gè)6-8微米的厚金屬層251,填充溝槽245-S。通過化學(xué) 機(jī)械拋光(CMP)工藝,除去金屬層251和Ti/TiN層260的頂部,以便形成平整的頂面。在 圖3K中,利用漏極溝槽掩膜,在半導(dǎo)體材料中蝕刻漏極溝槽245-D,例如通過氧化物蝕刻和 硅蝕刻。漏極溝槽245-D向下穿過超級(jí)結(jié)結(jié)構(gòu)和P-外延層215,到達(dá)N+襯底245。N+區(qū) 255-1沿著漏極溝槽245-D的側(cè)壁形成。另一個(gè)Ti/TiN層260-1形成在溝槽的側(cè)壁上,如 果形成了金屬251-1,那么就將其置于Ti/TiN層260-1上。如圖2L所示,可以在金屬251-1 上方進(jìn)行化學(xué)機(jī)械拋光。第二金屬層沉積在頂面上方,覆蓋著Ti/TiN層260的上方。在沉 積金屬層270之前,可以選擇沉積另一個(gè)Ti/TiN層261。如圖3M所示,利用金屬掩膜,將金 屬層形成源極金屬270-S、柵極金屬(圖中沒有表示出)或有頂部漏極金屬(圖中沒有表示 出)的圖案。柵極230可以在第三個(gè)維度上,連接到柵極金屬(圖中沒有表示出)上。在 圖3N中,例如由標(biāo)準(zhǔn)的二氧化硅/氮化物/聚酰亞胺堆積構(gòu)成的鈍化層280,然后利用鈍 化掩膜形成鈍化層280的圖案,使源極金屬270-S裸露出來。在圖30中,通過背部研磨操 作,以及背部金屬化工藝,在P+襯底205的底面上形成一個(gè)底部漏極金屬層290,完成整個(gè) 制備過程。對(duì)于熟練本技術(shù)的人而言,本發(fā)明所述的橫向超級(jí)結(jié)JFET的形成顯然還有很多 可選方法。例如,有許多制備柵極、漏極和源極立柱的方法。一種可選方法從圖3A-1開始,首先在單一的P-型襯底215’上形成超級(jí)結(jié)結(jié) 構(gòu)——P型襯底215’與圖3A所示的P-外延層215類似,但不包含N+襯底205。一直到圖 30所示的背部研磨之前的所有制備過程都與之相同。此時(shí),如圖3B-1所示,P-型襯底215’ 的背面研磨到或接近漏極溝槽245-D的底部??梢酝ㄟ^將N+摻雜離子植入到器件的背面, 形成N+漏極205,,N+漏極205,連接到漏極溝槽245-D上,可以形成背部漏極金屬290。其 他可選技術(shù)將在本說明書中稍后進(jìn)行說明。
JFET是一種常態(tài)導(dǎo)通器件。在許多應(yīng)用中,人們更愿意選擇常態(tài)斷路功率開關(guān), 而不是常態(tài)導(dǎo)通功率開關(guān),其原因包括器件在電路啟動(dòng)時(shí)是關(guān)閉的、與已有的設(shè)計(jì)兼容、更 加熟悉等。圖4A-4C表示本發(fā)明所述的將低壓MOSFET與高壓橫向超級(jí)結(jié)JFET —起集成在 一個(gè)單一的半導(dǎo)體晶片上的三種可能的布局。MOSFET可以在級(jí)聯(lián)結(jié)構(gòu)中,與JFET排列在 一起,就像圖4A中所示的電路那樣,以便構(gòu)成一個(gè)常態(tài)導(dǎo)通的功率開關(guān)器件。在圖4A中, 半導(dǎo)體晶片390A含有本發(fā)明所述的高壓橫向超級(jí)結(jié)JFET 391A以及低壓MOSFET區(qū)392A。 在圖4B中,三個(gè)MOSFET區(qū)392B分布在整個(gè)單一的大型JFET區(qū)39IA上,以降低晶片390B 中的封裝電阻和電感。在圖4C中,MOSFET 392C集成在晶片390C中的JFET 391C的器件 元件等級(jí)上。如圖4C所示,MOSFET 392C與JFET 391C的每個(gè)元件集成。MOSFET和JFET 可以在級(jí)聯(lián)結(jié)構(gòu)中,內(nèi)部和/或外部互聯(lián)。低壓MOSFET是本領(lǐng)域中被人們所熟知的器件, 可以轉(zhuǎn)化成任何形式,包括橫向M0SFET、垂直M0SFET、溝槽柵極、平面柵極等等,而且在級(jí) 聯(lián)電路結(jié)構(gòu)中,將MOSFET連接到JFET上也有很多不同的封裝方式。當(dāng)然,MOSFET也可以與本發(fā)明所述的橫向超級(jí)結(jié)JFET共同封裝在一個(gè)具有分立 的MOSFET和超級(jí)結(jié)JFET半導(dǎo)體晶片的單一封裝中。該半導(dǎo)體晶片可以并排共同封裝,或 在一個(gè)堆積式結(jié)構(gòu)中共同封裝。圖5A表示本發(fā)明所述的MOSFET 470與高壓橫向超級(jí)結(jié)JFET 400集成的透視圖 的橫截面。在本實(shí)施例中,MOSFET 470集成在每個(gè)JFET 400元件中,就像圖4C所示的布局 中那樣。在本布局中,橫向低壓MOSFET 470位于第三維度上,垂直于橫向超級(jí)結(jié)JFET 400 的平面通道方向。JFET 400的結(jié)構(gòu)與圖2所示的橫向超級(jí)結(jié)JFET 100的結(jié)構(gòu)類似。在 這些圖中,JFET N+漏極和源極立柱以及JFET P+柵極立柱分別用簡(jiǎn)單的N和P摻雜立柱 (420-D、420-S、430)表示。摻雜立柱420_D、420_S和430的工作方式與JFET 100的N和 P立柱的工作方式相同。在本實(shí)施例中,MOSFET 470是由P本體區(qū)472中的N+源極區(qū)471 構(gòu)成。MOSFET N+源極471也兼任級(jí)聯(lián)電路的總源極。MOSFET 470還包括氧化物475中的 平面柵極473,平面柵極473兼任級(jí)聯(lián)電路的總柵極。MOSFET 470的N+漏極也兼任JFET 400的N+源極立柱420-S。JFET 400的橫向超級(jí)結(jié)結(jié)構(gòu)包括電荷平衡的交替堆積式P層 440和N層450,構(gòu)成橫向超級(jí)結(jié)漂流區(qū),從JFETN+源極立柱420-S延伸到JFET N+漏極立 柱420-D。超級(jí)結(jié)結(jié)構(gòu)位于N+漏極襯底405上方的P外延層415上。漏極立柱420-D向 下延伸到N+漏極襯底405。漏極金屬410可以位于N+漏極襯底405下方。JFET N+漏極 立柱420-D(和N+漏極襯底405以及漏極金屬410)兼任級(jí)聯(lián)電路的總漏極。JFET 400由 JFET P+柵極立柱430控制,JFET P+柵極立柱430穿過超級(jí)結(jié)P和N層440和450,向下 延伸到P-外延層415。按照該級(jí)聯(lián)電路,JFET P+柵極立柱430通過源極金屬488,短接到 MOSFET N+源極區(qū)471上。依據(jù)本發(fā)明,所形成的雪崩二極管421,從JFET P+柵極立柱430 穿過P-外延層415到N+漏極襯底405。雪崩二極管421將雪崩電流轉(zhuǎn)移遠(yuǎn)離由電荷平衡 交替堆積的N和P層450和440構(gòu)成的超級(jí)結(jié)結(jié)構(gòu)。正如電路圖中所示的那樣,MOSFET (MOS) 470在級(jí)聯(lián)結(jié)構(gòu)中連接到超級(jí)結(jié)JFET 400上。MOS 470的漏極與JFET源極420-S相連。JFET柵極430連接到MOS源極471上。 依據(jù)本發(fā)明,橫向超級(jí)結(jié)JFET 400還包括一個(gè)位于其柵極430和漏極420-D之間的雪崩二 極管421。盡管圖5B與圖5A相同,但它標(biāo)示出圖5D-5F所示的垂直橫截面的位置。圖5D表示A-A橫截面,源極金屬488連接到MOS N+源極471和JFET P+柵極立柱430上。源極 金屬488在第三維度上還連接MOS P本體472。圖5E表示B-B橫截面,N+JFET源極立柱 420-S以及N+JFET漏極立柱420-D。盡管P+JFET柵極立柱430是在第三維度上,但是橫截 面B-B表示出了橫向超級(jí)結(jié)JFET 400。在N+JFET源極立柱420-S下面形成P+植入物,以 抑制從N+源極立柱420-S到P-外延層415,一直到N+漏極襯底405所產(chǎn)生的寄生NPN晶 體管。圖5F表示C-C橫截面,示出低壓MOSFET 470。MOSFET是被人們所熟知的器件,顯然, 也可形成其他等效的器件結(jié)構(gòu)將MOSFET與本發(fā)明所述的橫向超級(jí)結(jié)JFET集成起來。圖5C表示圖5A和5B所示的橫向超級(jí)結(jié)JFET 400與MOSFET 470集成起來的俯 視圖。為清晰起見,圖中沒有表示出頂部絕緣層。源極金屬488的輪廓由虛點(diǎn)線表示。虛 線表示接觸開口 489的輪廓,用于使源極通過氧化物475 (圖中沒有表示出),接觸N+M0S源 極區(qū)471和P+JFET柵極立柱430。MOS柵極473使通道形成在下方的本體區(qū)472 (圖中沒 有表示出)中,從N+M0S源極區(qū)471到N+M0S漏極區(qū)/JFET源極立柱420-S。多晶硅柵極澆 道477將柵極473連接在一起。電流可以從N+JFET源極立柱420-S開始,穿過超級(jí)結(jié)結(jié)構(gòu) (頂部P層440下方的N層450),到達(dá)N+JFET漏極立柱420-S。根據(jù)級(jí)聯(lián)結(jié)構(gòu),JFET P+柵 極立柱430在接觸開口 489處,短接到MOS N+源極區(qū)471上,當(dāng)MOS柵極473關(guān)閉時(shí),為器 件提供高壓閉鎖。圖6A表示本發(fā)明所述的底部漏極橫向超級(jí)結(jié)JFET 500的俯視圖。圖6A表示的 是條紋結(jié)構(gòu)中的JFET 500。它具有N+JFET源極立柱520-S,形成一個(gè)條紋。P+JFET柵極立 柱530沿著N+JFET源極立柱520-S條紋斷斷續(xù)續(xù)地形成,就像一個(gè)虛條紋。P+JFET柵極立 柱530相互錯(cuò)開,使得從N+JFET源極立柱520-S到N+JFET漏極立柱520-D的電流路徑可 導(dǎo)通。圖6A的D-D橫截面由圖6A-1表示。P-外延層515位于N+襯底505上。P-外延層 上方,交替堆積的P層540和N層550構(gòu)成橫向超級(jí)結(jié)結(jié)構(gòu)。為P層540和N層550選擇 合適的摻雜濃度和厚度,使它們達(dá)到電荷平衡。N層550形成從N+JFET源極立柱520-S到 N+JFET漏極立柱520-D的橫向通路。斷路時(shí)P+JFET柵極立柱530夾斷電流。N+JFET漏極 立柱520-D向下延伸到N+漏極襯底505,形成底部漏極器件。P+區(qū)565可以形成在N+JFET 源極立柱520-S的下方,以抑制從N+源極立柱520-S到P-外延層515,一直到N+襯底505, 所形成的寄生NPN雙極晶體管。依據(jù)本發(fā)明,從P+柵極立柱530到N+襯底(經(jīng)由P-外延 層515),也可以形成雪崩二極管521。如圖6A-2的E-E橫截面所示,獨(dú)立的柵極立柱530也可以同淺P+表面植入物541 連接在一起。也可選用金屬條紋將P+柵極530連接到頂部。圖6A-3表示一個(gè)完整的JFET 500-3,從圖6A的D-D橫截面來看,源極金屬和柵極金屬在上面,漏極金屬在底部。源極金 屬521連接N+JFET源極立柱520-S,柵極金屬通過厚介質(zhì)層544 (例如氧化物或含有硼磷的 硅玻璃BPSG)中的開口,連接P+JFET柵極立柱530。漏極金屬510形成在N+襯底505的底 部。低壓MOSFET也可以與橫向超級(jí)結(jié)JFET 500集成,以便與超級(jí)結(jié)JFET在同一平面 上。MOSFET可以在級(jí)聯(lián)電路中連接到JFET 500上,使整個(gè)器件成為一個(gè)常態(tài)斷路器件。 圖6B表示圖6A之后制備MOSFET的下一步——在器件上方制備MOS柵極電極573 (例如多 晶硅)。薄柵極氧化物(圖6B中沒有表示出)使MOS柵極573與半導(dǎo)體表面絕緣。然后,在器件上方植入N+M0S源極571以及N+M0S漏極575區(qū),并且自對(duì)準(zhǔn)到MOS柵極573。如圖6C的俯視圖所示,形成P MOS本體區(qū)572,自對(duì)準(zhǔn)到MOS柵極573。P+JFET 柵極立柱530和N+JFET源極立柱520-S如圖中虛線所示。圖6C-1表示圖6C的F-F橫截面。N+M0S源極571位于P MOS本體區(qū)572中,它們 都自對(duì)準(zhǔn)到MOS柵極573。薄柵極電介質(zhì)574 (例如柵極氧化物)將MOS柵極573與半導(dǎo)體 表面分開。在MOS柵極573的另一側(cè),所形成的N+M0S漏極575也自對(duì)準(zhǔn)到MOS柵極573。 依據(jù)級(jí)聯(lián)電路結(jié)構(gòu),N+M0S漏極575連接到N+JFET源極立柱520-S上。源極金屬580,通過 厚介質(zhì)層576中的開口,連接N+M0S源極571和MOS P本體572。MOSP本體572連接P+JFET 柵極立柱530,因此,依據(jù)級(jí)聯(lián)電路結(jié)構(gòu),MOS的源極和JFET的柵極也連接在一起。于是,電 流受MOS柵極573的控制,從N+M0S源極571,流至N+M0S漏極575。電流可以從N+M0S漏 極575,繼續(xù)穿過N+JFET源極立柱520-S,到超級(jí)結(jié)N層550,橫向流至N+JFET漏極520-D。 在級(jí)聯(lián)結(jié)構(gòu)中,P+JFET柵極530短接到N+源極571上,因此當(dāng)MOSFET導(dǎo)通時(shí),JFET柵極 530的電勢(shì)與JFET源極520-S(以及MOS漏極757)的電勢(shì)基本相同,從而使電流流經(jīng)N層 550。電流可以向下通過N+JFET漏極立柱520-D,流至N+漏極襯底505,并到達(dá)漏極金屬 510下面。當(dāng)MOSFET斷路時(shí),JFET柵極530的電勢(shì)低于JFET源極520-S/M0S漏極575,從 而切斷電流,下文還將詳細(xì)說明。除去MOS柵極573偏壓,可斷開低壓M0SFET。在這種情 況下,給漏極終端510加載正向偏壓,將在N層550上產(chǎn)生正向偏壓,在JFET P柵極530上 產(chǎn)生相應(yīng)的反向偏壓,導(dǎo)致超級(jí)結(jié)N層550和P層540以及P-外延層515耗盡。在一定的 漏極偏壓下,相鄰的P層540的耗盡區(qū)會(huì)合并,夾斷JFET源極立柱520-S,不受多余的漏極 電壓的影響。這使得器件漏電流很低,可以閉鎖高壓。而且由于JFET夾斷后可以承受額外 電壓,則可以在級(jí)聯(lián)電路中,使用低壓M0SFET。當(dāng)P外延區(qū)515在高漏極偏壓下耗盡時(shí),它 所產(chǎn)生的電荷降低了 P+柵極530下方的峰值電場(chǎng),使器件結(jié)構(gòu)具有很高的襯底擊穿電壓。 盡管本文沒有闡述,但是MOS柵極573也可以連接到位于半導(dǎo)體芯片的另一部分上的柵極 金屬端上。如圖6D所示,源極和漏極條紋結(jié)構(gòu)和布局可以在整個(gè)半導(dǎo)體晶片上重復(fù)。圖7A表示封閉元件結(jié)構(gòu)的一種可選布局的俯視圖。更確切地說,它表示的是六邊 形封閉元件結(jié)構(gòu)?;镜臋M向超級(jí)結(jié)JFET 500’結(jié)構(gòu)的俯視圖如圖7A所示,橫截面視圖如 圖7A-1所示。N+JFET源極立柱520’ -S位于一個(gè)互聯(lián)的六邊形網(wǎng)絡(luò)中。在N+JFET源極 立柱520’ -S旁邊的是P+JFET柵極立柱530’。P+JFET柵極立柱530’相互錯(cuò)開,使電流流 經(jīng)它們之間。每個(gè)六邊形的中心是N+JFET柵極立柱520’-D。如圖7A-1的橫截面視圖所 示,JFET元件位于電荷平衡的堆積式P層540和N層550的超級(jí)結(jié)結(jié)構(gòu)中,P層540和N層 550位于N+襯底505上方的P-外延層515上方。在每個(gè)六邊形封閉元件中,電流從六邊 形邊緣處的N+JFET源極立柱520’-S開始,橫向穿過超級(jí)結(jié)N層550,流至六邊形中心處的 N+JFET漏極立柱520,-D。然后,電流向下穿過N+漏極立柱520,-D到達(dá)N+襯底505。在 N+JFET源極立柱520,-S下方形成一個(gè)NPN抑制P+區(qū),并從P+JFET柵極立柱530,到N+ 襯底505,形成一個(gè)雪崩二極管521,。類似圖6A-6D所示的條紋結(jié)構(gòu),可以在級(jí)聯(lián)電路結(jié)構(gòu)中,輕松地將MOSFET與圖7A 所示的JFET 500’集成起來,如圖7B-7C所示。在7B所示的俯視圖中,可見一個(gè)單一的六 邊形封閉元件的全貌,MOS柵極電極573’的網(wǎng)絡(luò)形成在晶片頂部上方。MOS柵極573’在 N+JFET源極立柱520,-S的旁邊。
在圖7C所示的俯視圖中,所形成的N+M0S源極571,和N+M0S漏極575,區(qū)自對(duì) 準(zhǔn)到MOS柵極573,。形成P MOS本體區(qū)572,,自對(duì)準(zhǔn)到MOS柵極573,,包圍著N+M0S源極 區(qū)571,。N+JFET源極立柱520,-S和P+JFET柵極立柱530,的輪廓如圖中虛線所示。如 圖7C-1的H-H橫截面所示,源極金屬580’通過厚電介質(zhì)576’中的開口,接觸N+M0S源極 571,和P MOS本體572,。依據(jù)級(jí)聯(lián)電路,源極金屬580,也通過P MOS本體572,,連接到 P+JFET柵極立柱530’上。N+M0S漏極575’形成在MOS柵極573’的另一邊。薄柵極電介 質(zhì)574’將MOS柵極573’與半導(dǎo)體表面絕緣。依據(jù)級(jí)聯(lián)電路結(jié)構(gòu),N+M0S漏極575’連接到 N+JFET 立柱 520,-S 上。圖8A-8Q表示MOSFET與本發(fā)明所述的橫向超級(jí)結(jié)JFET的集成在一起的制備方法 的一系列橫截面視圖。制備過程從圖8A開始,制備一個(gè)由交替堆積的電荷平衡的P型層 740和N型層750制成的橫向超級(jí)結(jié)結(jié)構(gòu)。該橫向超級(jí)結(jié)結(jié)構(gòu)形成在P-外延層715上方, P-外延層715形成在N+襯底705上方。然后,在上方制備一個(gè)硬掩膜722 (例如氧化物)并形成圖案。如圖8B所示,在半 導(dǎo)體材料中蝕刻?hào)艠O溝槽725。柵極構(gòu)成725向下穿過橫向超級(jí)結(jié)結(jié)構(gòu),延伸到P-外延層 715。在圖8C中,柵極溝槽725內(nèi)襯有P+植入(例如通過帶角度的植入),形成P+柵極立 柱730。在圖8D中,形成第二硬掩膜726,并形成圖案。第二硬掩膜材料也可以填充在柵極 溝槽725中(例如通過氧化物填充727)。源極溝槽745-S和中間的漏極溝槽745-D蝕刻 到半導(dǎo)體材料中,穿過P層740和N層750的橫向超級(jí)結(jié)結(jié)構(gòu),到達(dá)P-外延層715。中間 的漏極溝槽745-D比源極溝槽745-S窄得多。將源極溝槽745-S的側(cè)壁和中間的漏極溝槽 745-D植入N型,構(gòu)成N型源極立柱720-S和中間的N型漏極立柱720-D。在圖8E中,沿源 極溝槽745-S的側(cè)壁,形成的N+多晶硅墊片752。僅作示例,多晶硅墊片752的制備,可以 通過沉積一層多晶硅,然后各向異性地蝕刻多晶硅層,在源極溝槽745-S中留下多晶硅墊 片752。制備多晶硅墊片752的過程,還包括將N+多晶硅填充物753填充在較窄的中間漏 極溝槽745-D中。在圖8F中,利用垂直P+植入,在源極溝槽745-S底部的P-外延層715 中,形成P+區(qū)765。P+區(qū)765抑制了從N源極立柱720-S到P-外延層,一直到N襯底705, 所形成的寄生NPN晶體管。在圖8G中,在器件上方沉積氧化物723,并使其平整。再將氧化物填充到源極溝 槽745-S的剩余空間中。利用第三掩膜,形成氧化物723的圖案,在將要形成MOSFET的區(qū) 域中,將氧化物723向下蝕刻到半導(dǎo)體材料的平面。在裸露的半導(dǎo)體材料上形成薄柵極氧 化物774,然后形成柵極多晶硅773,并用第四掩膜在柵極氧化物774上方形成圖案,如圖8H 所示。在圖81中,將第五掩膜用作本體閉鎖掩膜。將本體閉鎖掩膜719、柵極多晶硅773和 氧化物723蝕刻掩膜,通過P本體植入形成P-本體區(qū)772。本體區(qū)772自對(duì)準(zhǔn)到柵極多晶 硅773。如圖柵極多晶硅773足夠長(zhǎng),例如柵極多晶硅773延伸到N源極立柱720-S,那么 可能并不需要本體阻擋掩膜719。然后,在圖8J中,通過無掩膜的N+植入,在柵極多晶硅773的對(duì)邊上形成N+M0S源 極區(qū)771以及N+M0S漏極區(qū)775。柵極多晶硅773在MOS源極771和MOS漏極775之間,形 成一個(gè)平面柵極,MOS源極771和MOS漏極775自對(duì)準(zhǔn)到柵極多晶硅773。N+M0S漏極775 連接到N JFET源極立柱720-S,P-本體區(qū)772連接到P+JFET柵極立柱730。如圖8K所示,BPSG(含有硼磷的硅玻璃)等絕緣材料776形成在上方,隔絕器件的頂面。在圖8L中,利用第六掩膜,通過穿過BPSG 776蝕刻到半導(dǎo)體材料中,形成接觸孔 777。接觸孔777應(yīng)穿過N+M0S源極771,蝕刻到P-本體772??梢栽诮佑|孔777的底部, 例如通過垂直植入,形成P+本體接觸區(qū)778。如圖8M所示,沉積源極金屬780并形成圖案, 使得源極金屬780填充到接觸孔777中,并接觸N+M0S源極771和P-本體772 (通過P+本 體接觸區(qū)778)。依據(jù)級(jí)聯(lián)電路結(jié)構(gòu),源極金屬780也通過P本體772,連接到P JFET柵極 立柱730。在第三維度上,也可以形成柵極墊(圖中沒有表示出),用于到MOS柵極多晶硅 773的外部連接。僅作示例,源極金屬780可以是鋁。在圖8N中,利用第八掩膜,在中間的JFET漏極立柱720-D處,形成漏極溝槽781。 通過中間的JFET漏極立柱720-D蝕刻漏極溝槽781。向下穿過P-外延層715,到N+襯底 705中。在圖80中,例如通過制備N+多晶硅墊片、N+外延生長(zhǎng)或通過溝槽裸露的側(cè)壁,將N 型區(qū)779襯在漏極溝槽781內(nèi)側(cè)。如圖8P所示,在漏極溝槽781中形成金屬783。蝕刻示 例,金屬783可以是鍍銅,在漏極溝槽中蝕刻金屬783,在源極金屬780上方,蝕刻金屬782。 最后,在圖8Q中,將晶片/N+襯底705的背部減薄,在底部形成底部漏極金屬790。綜上所述,有許多制備JFET源極、柵極和漏極立柱的方法,包括摻雜半導(dǎo)體、蝕刻 溝槽然后填充摻雜的多晶硅、蝕刻溝槽然后內(nèi)襯植入的摻雜物或摻雜的多晶硅并用導(dǎo)電材 料或氧化物填充剩余溝槽,等等。更多的可選方法包括蝕刻溝槽,通過外延生長(zhǎng)形成摻雜的 側(cè)壁,從頂面植入,植入的同時(shí)制備外延層和超級(jí)結(jié)層,等等。盡管上述實(shí)施例是以硅為例做的說明,但是業(yè)內(nèi)人員應(yīng)理解,該技術(shù)也可用于碳 化硅(SiC)、鍺(Ge)、金剛石、砷化鎵(GaAs)或氮化鎵(GaN)等任一種半導(dǎo)體材料。而且應(yīng) 理解,N+和P+立柱含有源極、漏極和柵極立柱,可以由多種不同的方式制成。雖然本發(fā)明 闡述的是一種N-通道JFET,但是通過轉(zhuǎn)換P型和N型半導(dǎo)體區(qū)域的導(dǎo)電類型,本發(fā)明也可 用于P-通道JFET。盡管已經(jīng)就現(xiàn)有的較佳實(shí)施例對(duì)本發(fā)明做了說明,但應(yīng)理解這些內(nèi)容并不應(yīng)蝕刻 局限。閱讀上述說明后,各種變化和修正對(duì)于本領(lǐng)域的技術(shù)人員而言無疑將顯而易見。因 此,所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明真實(shí)意圖和范圍內(nèi)的全部變化和修正。
權(quán)利要求
1.一個(gè)半導(dǎo)體功率器件,包括一個(gè)含有超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體襯底,所述的超級(jí)結(jié)結(jié)構(gòu)設(shè)置在所述的半導(dǎo)體襯底的頂 面附近,其中所述的超級(jí)結(jié)結(jié)構(gòu)是由多個(gè)第一和第二導(dǎo)電類型交替的橫向堆積層構(gòu)成的, 從源極立柱橫向延伸到漏極立柱,其中所述的源極立柱和漏極立柱為第一導(dǎo)電類型,向下 延伸穿過所述的超級(jí)結(jié)結(jié)構(gòu);以及一個(gè)第二導(dǎo)電類型的柵極立柱,向下延伸穿過所述的超級(jí)結(jié)結(jié)構(gòu),以便在超級(jí)結(jié)結(jié)構(gòu) 上加載電壓,以控制在所述的源極和所述的漏極立柱之間,橫向穿過所述的超級(jí)結(jié)結(jié)構(gòu)的 電流;以及半導(dǎo)體襯底還包括一個(gè)第一導(dǎo)電類型的底部半導(dǎo)體層,其中所述的漏極立柱向下延 伸,連接到所述的底部半導(dǎo)體層。
2.如權(quán)利要求1所述的半導(dǎo)體功率器件,其特征在于所述的半導(dǎo)體襯底還包括一個(gè)第二導(dǎo)電類型的中間半導(dǎo)體層,所述中間半導(dǎo)體層設(shè)置 在所述的超級(jí)結(jié)結(jié)構(gòu)下方,以在所述的底部半導(dǎo)體層上方。
3.如權(quán)利要求2所述的半導(dǎo)體功率器件,其特征在于所述的柵極立柱向下延伸到中間半導(dǎo)體層中,構(gòu)成一個(gè)由從底部半導(dǎo)體層,穿過中間 半導(dǎo)體層,到達(dá)柵極立柱的組合所形成的嵌入式柵極_漏極雪崩箝位二極管。
4.如權(quán)利要求2所述的半導(dǎo)體功率器件,其特征在于源極立柱延伸到所述的中間半導(dǎo)體層中,源極立柱還包括一個(gè)在中間半導(dǎo)體層中的雙 極抑制區(qū),位于源極立柱底部;所述的雙極抑制區(qū)摻雜了第二導(dǎo)電類型。
5.如權(quán)利要求2所述的半導(dǎo)體功率器件,其特征在于,所述的柵極立柱延伸深度大于 源極立柱。
6.如權(quán)利要求2所述的半導(dǎo)體功率器件,其特征在于,所述的源極、漏極和柵極立柱構(gòu) 成一個(gè)JFET,其中,半導(dǎo)體功率器件還包括一個(gè)與所述的JFET —起連接成級(jí)聯(lián)電路結(jié)構(gòu)的M0SFET。
7.如權(quán)利要求6所述的半導(dǎo)體功率器件,其特征在于所述的MOSFET在器件的單元層 級(jí)上與所述的JFET集成。
8.如權(quán)利要求7所述的器件,其特征在于,所述的MOSFET還包括一個(gè)源極區(qū)、一個(gè)本體 區(qū)、一個(gè)柵極和一個(gè)漏極區(qū),其中源極區(qū)沿平行于源極立柱的方向延伸,并被設(shè)置在源極區(qū) 和源極立柱之間的本體區(qū)分開。
9.如權(quán)利要求8所述的器件,其特征在于,配置所述的MOSFET柵極,以便在MOSFET所 述的源極區(qū)和所述的源極立柱之間,構(gòu)成一個(gè)反轉(zhuǎn)通道。
10.如權(quán)利要求2所述的半導(dǎo)體功率器件,其特征在于,源極、漏極和柵極立柱設(shè)置成 條紋,穿過半導(dǎo)體襯底水平延伸。
11.如權(quán)利要求2所述的半導(dǎo)體功率器件,其特征在于,將源極、漏極和柵極立柱構(gòu)成 一個(gè)封閉元件布局結(jié)構(gòu),穿過半導(dǎo)體襯底的水平方向。
12.如權(quán)利要求11所述的半導(dǎo)體功率器件,其特征在于,所形成的源極立柱位于沿封 閉元件布局結(jié)構(gòu)的外圍,所形成的漏極立柱位于每個(gè)元件的中心。
13.如權(quán)利要求12所述的半導(dǎo)體功率器件,其特征在于,柵極立柱在源極立柱的旁邊 交錯(cuò)設(shè)置。
14.一種制備一個(gè)半導(dǎo)體功率器件的方法,其包括制備一個(gè)第一導(dǎo)電類型的底部半導(dǎo)體層,以及在所述的底部半導(dǎo)體層上方制備一個(gè)第 二導(dǎo)電類型的中間半導(dǎo)體層,然后通過制備第一和第二導(dǎo)電類型交替的橫向堆積層,在半 導(dǎo)體襯底的頂面附近,形成一個(gè)超級(jí)結(jié)結(jié)構(gòu);制備一個(gè)第二導(dǎo)電類型的柵極立柱,穿過超級(jí)結(jié)結(jié)構(gòu)向下延伸;制備第一導(dǎo)電類型的源極立柱和漏極立柱,穿過超級(jí)結(jié)結(jié)構(gòu),所述的漏極立柱穿過超 級(jí)結(jié)結(jié)構(gòu)延伸,電連接到底部半導(dǎo)體層。
15.如權(quán)利要求14所述的方法,其特征在于,制備超級(jí)結(jié)結(jié)構(gòu)的步驟還包括通過外延 生長(zhǎng),在所述的中間半導(dǎo)體層上方,制備所述的超級(jí)結(jié)結(jié)構(gòu)。
16.如權(quán)利要求14所述的制備半導(dǎo)體器件的方法,其特征在于,還包括制備中間半導(dǎo)體層、底部半導(dǎo)體層和柵極立柱,以便形成一個(gè)從柵極立柱穿過中間半 導(dǎo)體層,到達(dá)底部半導(dǎo)體層的嵌入式柵極_漏極雪崩箝位二極管。
17.如權(quán)利要求16所述的方法,其特征在于,制備源極立柱的步驟包括,制備到達(dá)中間 半導(dǎo)體層的源極立柱,并在源極立柱底部的中間半導(dǎo)體層中,形成一個(gè)第二導(dǎo)電類型的雙 極抑制區(qū)。
18.如權(quán)利要求16所述的方法,其特征在于,制備所述的源極、漏極或柵極立柱的步驟 包括在半導(dǎo)體襯底中蝕刻溝槽,然后將溝槽的側(cè)壁內(nèi)襯具有合適導(dǎo)電類型的半導(dǎo)體材料。
19.如權(quán)利要求18所述的方法,其特征在于,內(nèi)襯側(cè)壁的步驟還包括摻雜在溝槽中裸 露部分的半導(dǎo)體襯底。
20.如權(quán)利要求18所述的方法,其特征在于,內(nèi)襯側(cè)壁的步驟還包括在溝槽的側(cè)壁 上,沉積預(yù)定導(dǎo)電類型的多晶硅。
21.如權(quán)利要求18所述的方法,其特征在于,還包括用絕緣材料或?qū)w材料填充剩余 的溝槽。
22.如權(quán)利要求16所述的方法,其特征在于,還包括將源極、柵極和漏極立柱配置成JFET ;以及在所述的半導(dǎo)體器件中制備一個(gè)MOSFET與所述的JFET成級(jí)聯(lián)電路結(jié)構(gòu)。
23.一個(gè)半導(dǎo)體功率器件包括一個(gè)含有超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體襯底,所述超級(jí)結(jié)結(jié)構(gòu)設(shè)置在所述的半導(dǎo)體襯底的頂面 附近,其中,所述的超級(jí)結(jié)結(jié)構(gòu)是由多個(gè)第一和第二導(dǎo)電類型交替的橫向堆積層構(gòu)成的,從 源極立柱橫向延伸到漏極立柱,其中,所述的源極立柱和漏極立柱為第一導(dǎo)電類型,向下延 伸穿過所述的超級(jí)結(jié)結(jié)構(gòu);一個(gè)第二導(dǎo)電類型的柵極立柱,向下延伸穿過所述的超級(jí)結(jié)結(jié)構(gòu),以便在超級(jí)結(jié)結(jié)構(gòu) 上加載電壓,以控制在所述的源極和所述的漏極立柱之間,橫向穿過所述的超級(jí)結(jié)結(jié)構(gòu)的 電流;以及一個(gè)設(shè)置在所述的半導(dǎo)體襯底的底面附近,位于其中一個(gè)所述的柵極立柱和所述的漏 極立柱的下方的嵌入式柵極_漏極雪崩箝位二極管。
24.如權(quán)利要求23所述的半導(dǎo)體功率器件,其特征在于,還包括一個(gè)設(shè)置在超級(jí)結(jié)結(jié)構(gòu)下方的底部半導(dǎo)體層,其中一個(gè)所述的柵極立柱或所述的漏極立柱,與所述的底部半導(dǎo)體層界面形成一個(gè)PN結(jié),從而在半導(dǎo)體襯底的底面附近,構(gòu)成所述的嵌入式柵極-漏極雪崩箝位二極管。
25.如權(quán)利要求24所述的半導(dǎo)體功率器件,其特征在于,還包括至少一個(gè)所述的柵極 立柱和漏極立柱向下延伸,電連接到所述的底部半導(dǎo)體層。
全文摘要
本發(fā)明公開了一種帶有很高的襯底-柵極擊穿和嵌入式雪崩箝位二極管的橫向超級(jí)結(jié)器件,在位于N+襯底上的P-外延層上方,通過堆積式交替的P型和N型半導(dǎo)體層,構(gòu)成一個(gè)橫向超級(jí)結(jié)JFET。N+漏極立柱向下延伸,穿過超級(jí)結(jié)結(jié)構(gòu)和P-外延層,連接到N+襯底,從而構(gòu)成一個(gè)底部漏極器件。N+源極立柱和P+柵極立柱穿過超級(jí)結(jié)延伸,但是在P-外延層終止。從底部P+柵極立柱開始,穿過P-外延層,到N+漏極襯底,形成一個(gè)柵極-漏極雪崩箝位二極管。
文檔編號(hào)H01L21/336GK102104073SQ20101057653
公開日2011年6月22日 申請(qǐng)日期2010年11月29日 優(yōu)先權(quán)日2009年11月30日
發(fā)明者哈姆扎·依瑪茲, 安荷·叭剌, 管靈鵬, 馬督兒·博德 申請(qǐng)人:萬國(guó)半導(dǎo)體股份有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1