一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的制作方法
【專利摘要】本發(fā)明公開了一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，與低壓差線性穩(wěn)壓器相連接并對(duì)其進(jìn)行過流保護(hù)，所述的低壓差線性穩(wěn)壓器包括電壓輸入端、功率管、驅(qū)動(dòng)電壓端、電壓輸出端，所述低壓差線性穩(wěn)壓器的過流保護(hù)電路包括采樣管,電流比較電路，過流保護(hù)執(zhí)行電路，過流保護(hù)執(zhí)行電路的輸出端與驅(qū)動(dòng)電壓端相連接。本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的電路結(jié)構(gòu)簡單，無需使用比較器即可實(shí)現(xiàn)過流判斷，且采樣電流與輸出電流均流向芯片外，不流至芯片地，因此在各種輸出電流下均可實(shí)現(xiàn)比較小的芯片地端靜態(tài)電流，有效地降低了芯片的靜態(tài)功耗。本發(fā)明作為一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，可廣泛應(yīng)用于低壓差線性穩(wěn)壓器領(lǐng)域。
【專利說明】
一種低壓差線性穩(wěn)壓器的過流保護(hù)電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及低壓差線性穩(wěn)壓器領(lǐng)域，尤其是一種低壓差線性穩(wěn)壓器的過流保護(hù)電路。
【背景技術(shù)】
[0002]隨著集成電路的飛速發(fā)展，電源及電源管理芯片的市場(chǎng)越來越廣闊。低壓差線性穩(wěn)壓器作為電源管理的一種結(jié)構(gòu)，占據(jù)市場(chǎng)重要的一席。作為低壓差線性穩(wěn)壓器中核心器件的功率管，具有較弱的承受短時(shí)過載的能力。當(dāng)工作中因過流而使功率管內(nèi)能量聚集時(shí)，極易引起雪崩擊穿并損壞器件。因此在實(shí)際應(yīng)用中需要設(shè)計(jì)過流保護(hù)電路，確保功率器件可靠、穩(wěn)定地工作。由于低壓差線性穩(wěn)壓器一般用于便攜式電子產(chǎn)品的供電系統(tǒng)中，所以要求低壓差線性穩(wěn)壓器的功耗必須足夠小才能延長供電時(shí)間。作為嵌入功能電路中的過流保護(hù)電路，除了提供可靠的電路保護(hù)功能，其附加的功耗也必須盡量小。
[0003]在以PMOS為功率管的低壓差線性穩(wěn)壓器中，常見的過流保護(hù)電路是利用一個(gè)采樣管以一定比例采樣功率管上的電流，將該采樣電流與電阻相乘得到一個(gè)與輸出電流成正比的電壓，然后將該電壓與基準(zhǔn)電壓做比較，通過邏輯電路控制功率管的柵極，減小功率管的柵極-源極電壓Vgs，從而將功率管的輸出電流限制在某個(gè)值。
[0004]參考圖1，圖1為一種典型的低壓差線性穩(wěn)壓器過流保護(hù)電路。穩(wěn)壓器的PMOS功率管Ml的源極接輸入電壓VIN，漏極接輸出電壓V0UT，柵極和PMOS采樣管M2的柵極接共同的驅(qū)動(dòng)電壓Vdrive，PM0S管M3和M4接成電流鏡結(jié)構(gòu)，保證PMOS功率管Ml和PMOS采樣管M2的漏極-源極電壓Vds相等，從而保證采樣電流的高精度。電流源Il為PMOS管M3提供偏置電流，電阻Rl與采樣電流的乘積通過比較器與基準(zhǔn)電壓VREF做比較，再經(jīng)過邏輯電路控制Vdrive。當(dāng)輸出電流大于一定值時(shí)，將Vdr i ve拉高，從而實(shí)現(xiàn)過流保護(hù)功能。該方法中采樣電流與輸出電流成正比，且全部經(jīng)過采樣電阻Rl流到芯片地，因此隨著輸出電流增大，芯片地端的靜態(tài)電流也增大，增加了芯片的靜態(tài)功耗。

【發(fā)明內(nèi)容】

[0005]為了解決上述技術(shù)問題，本發(fā)明的目的是提供一種利用電流比較實(shí)現(xiàn)過流保護(hù)的低壓差線性穩(wěn)壓器的過流保護(hù)電路，所述過流保護(hù)電路可以降低芯片的靜態(tài)功耗。
[0006]本發(fā)明所采用的技術(shù)方案是:一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，與低壓差線性穩(wěn)壓器相連接并對(duì)其進(jìn)行過流保護(hù)，所述的低壓差線性穩(wěn)壓器包括電壓輸入端、源極與電壓輸入端相連接的功率管、與功率管的柵極相連接的驅(qū)動(dòng)電壓端、與功率管的漏極相連接的電壓輸出端，
所述低壓差線性穩(wěn)壓器的過流保護(hù)電路包括柵極與功率管的柵極、漏極與功率管的漏極分別相連接的采樣管，第一輸入端與電壓輸入端相連接、第二輸入端與采樣管的源極相連接的電流比較電路，輸入端與電流比較電路的輸出端相連接的過流保護(hù)執(zhí)行電路，過流保護(hù)執(zhí)行電路的輸出端與驅(qū)動(dòng)電壓端相連接。
[0007]進(jìn)一步地，所述電流比較電路包括第一電阻、第二電阻、第一 PNP管、第二 PNP管、為所述第一PNP管和第二PNP管提供1:1的偏置電流的偏置電流電路，所述第一電阻的上端與第二電阻的上端相連接，所述第二電阻的上端作為電流比較電路的第一輸入端，所述第一電阻的下端作為電流比較電路的第二輸入端，所述第一電阻的下端與第一 PNP管的發(fā)射極相連接，所述第一 PNP管的基極與第二 PNP管的基極相連接，所述第一 PNP管的基極與集電極相連接，所述第二 PNP管的發(fā)射極與第二電阻的下端連接，所述第二 PNP管的集電極作為電流比較電路的輸出端，所述偏置電流電路的第一輸出端與第一 PNP管的集電極連接，所述偏置電流電路的第二輸出端與第二 PNP管的集電極連接。
[0008]進(jìn)一步地，所述過流保護(hù)執(zhí)行電路包括第一偏置電流端、柵極與第二PNP管的集電極相連接的第一匪OS管、第二WOS管、第一 PMOS管、發(fā)射極與驅(qū)動(dòng)電壓端相連接的第一 NPN管，所述第一匪OS管的漏極與第一偏置電流端相連接，所述第一 NMOS管的源極與第二匪OS管的源極相連接，所述第二 NMOS管的柵極與第一 NMOS管的漏極相連接，所述第二匪OS管的柵極與第一 PMOS管的柵極相連接，所述第二匪OS管的漏極與第一 PMOS管的漏極相連接，所述第二 NMOS管的漏極與第一 NPN管的基極相連接，所述第一 NPN管的集電極與第一 PMOS管的源極相連接，所述第一 PMOS管的源極與電壓輸入端相連接。
[0009]進(jìn)一步地，所述偏置電流電路包括第二偏置電流端、偏置電壓端、漏極與第二偏置電流端相連接的第三匪OS管、第四匪OS管、漏極與第一 PNP管的集電極相連接的第五匪OS管、第六NMOS管、漏極與第二 PNP管的集電極相連接的第七NMOS管、源極與第一 NMOS管的源極相連接的第八匪OS管，所述第三匪OS管的源極與第四匪OS管的漏極相連接，所述第四匪OS管的柵極與第二偏置電流端相連接，所述第三NMOS管的柵極與偏置電壓端相連接，所述第三NMOS管的柵極與第五匪OS管的柵極相連接，所述第五NMOS管的源極與第六NMOS管的漏極相連接，所述第六匪OS管的柵極與第四匪OS管的柵極相連接，所述第六NMOS管的柵極與第八匪OS管的柵極相連接，所述第八WOS管的漏極與第七NMOS管的源極相連接，所述第七NMOS管的柵極與第五NMOS管的柵極相連接，所述第四NMOS管、第六NMOS管、第八NMOS管的源極接地。
[0010]進(jìn)一步地，所述功率管和采樣管為寬長比成比例的PMOS管。
[0011]本發(fā)明的有益效果是:本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的采樣管采樣輸出電流，電流比較電路通過電流比較的方式實(shí)現(xiàn)過流判斷，過流保護(hù)執(zhí)行電路實(shí)現(xiàn)過流保護(hù)，本發(fā)明的電路結(jié)構(gòu)簡單，無需使用比較器即可實(shí)現(xiàn)過流判斷，且通過將采樣管與功率管的漏極接在電壓輸出端VOUT上，使得采樣電流與輸出電流均流向芯片外，不流至芯片地，因此在各種輸出電流下均可實(shí)現(xiàn)比較小的芯片地端靜態(tài)電流，有效地降低了芯片的靜態(tài)功耗。
【附圖說明】
[0012]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步說明:
圖1是現(xiàn)有技術(shù)的電路原理圖；
圖2是本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的電路原理圖；
圖3是本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的一具體電路原理圖。
【具體實(shí)施方式】
[0013]需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0014]一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，與低壓差線性穩(wěn)壓器相連接并對(duì)其進(jìn)行過流保護(hù)，參考圖2，圖2是本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的電路原理圖，所述的低壓差線性穩(wěn)壓器包括電壓輸入端VIN、源極與電壓輸入端VIN相連接的功率管MP、與功率管MP的柵極相連接的驅(qū)動(dòng)電壓端Vdrive、與功率管MP的漏極相連接的電壓輸出端VOUT，
所述低壓差線性穩(wěn)壓器的過流保護(hù)電路包括柵極與功率管MP的柵極、漏極與功率管MP的漏極分別相連接的米樣管MS,第一輸入端與電壓輸入端VIN相連接、第二輸入端與米樣管MS的源極相連接的電流比較電路，輸入端與電流比較電路的輸出端相連接的過流保護(hù)執(zhí)行電路，過流保護(hù)執(zhí)行電路的輸出端與驅(qū)動(dòng)電壓端Vdrive相連接。
[0015]采樣管MS采樣輸出電流1UT并將采樣電流Isample送至電流比較電路，電流比較電路通過比較采樣電流Isample和預(yù)設(shè)電流的大小以產(chǎn)生不同的數(shù)字信號(hào)，所述不同的數(shù)字信號(hào)輸入過流保護(hù)執(zhí)行電路，當(dāng)采樣電流Isample小于預(yù)設(shè)電流時(shí)，過流保護(hù)執(zhí)行電路不導(dǎo)通;當(dāng)采樣電流Isample大于預(yù)設(shè)電流時(shí)，過流保護(hù)執(zhí)行電路導(dǎo)通使功率管MP的柵極電壓增大，從而限制低壓差線性穩(wěn)壓器的輸出電流1UT繼續(xù)增大，實(shí)現(xiàn)過流保護(hù)。本發(fā)明通過將采樣管MS與功率管MP的漏極接在電壓輸出端VOUT上，使得采樣電流I samp I e與輸出電流1UT均流向芯片外，不流至芯片地，因此在各種輸出電流下均可實(shí)現(xiàn)比較小的地端靜態(tài)電流，有效地降低了芯片的靜態(tài)功耗。
[0016]作為技術(shù)方案的進(jìn)一步改進(jìn)，參考圖2，圖2是本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的電路原理圖，所述電流比較電路包括第一電阻R1、第二電阻R2、第一PNP管Q1、第二PNP管Q2、為所述第一PNP管Ql和第二PNP管Q2提供1:1的偏置電流的偏置電流電路，所述第一電阻Rl的上端與第二電阻R2的上端相連接，所述第二電阻R2的上端作為電流比較電路的第一輸入端，所述第一電阻Rl的下端作為電流比較電路的第二輸入端，所述第一電阻Rl的下端與第一 PNP管Ql的發(fā)射極相連接，所述第一 PNP管Ql的基極與第二 PNP管Q2的基極相連接，所述第一 PNP管Ql的基極與集電極相連接，所述第二 PNP管Q2的發(fā)射極與第二電阻R2的下端連接，所述第二 PNP管Q2的集電極作為電流比較電路的輸出端，所述偏置電流電路的第一輸出端I與第一 PNP管Ql的集電極連接，所述偏置電流電路的第二輸出端2與第二 PNP管Q2的集電極連接。
[0017]在本實(shí)施例中，輸出電流1UT從電壓輸入端VIN經(jīng)過功率管MP流向電壓輸出端VOUT，采樣管MS以一定比例η采樣輸出電流1UT，得到采樣電流I sample ,Isample= 1UT/η。采樣電流I sample流過電阻Rl時(shí)產(chǎn)生壓降Vsample=I sample*Rl。第一PNP管Ql和第二 PNP管Q2組成PNP鏡像管，偏置電流電路為PNP鏡像管提供偏置電流。當(dāng)1ut較小時(shí)，Vsample也較小，圖2中的A點(diǎn)電壓VA較高，圖2中的B點(diǎn)電壓VB也較高，因此第二PNP管Q2的基極-發(fā)射極電壓VBE較小，第二 PNP管Q2的集電極電流IC也較小，當(dāng)?shù)诙?PNP管Q2的集電極電流IC小于偏置電流電路產(chǎn)生的偏置電流時(shí)，圖2中的C點(diǎn)輸出低電平，過流保護(hù)執(zhí)行電路不導(dǎo)通，不影響Vdrive的狀態(tài);隨著1UT的增大，Vsample增大，圖2中的A點(diǎn)電壓VA減小，圖2中的B點(diǎn)電壓VB也減小，第二 PNP管Q2的基極-發(fā)射極電壓VBE增大，第二 PNP管Q2的集電極電流IC增大，當(dāng)?shù)诙NP管Q2的集電極電流IC大于偏置電流電路產(chǎn)生的偏置電流時(shí)，圖2中的C點(diǎn)輸出高電平，過流保護(hù)執(zhí)行電路導(dǎo)通并輸出電壓將Vdrive拉高，降低功率管MP的柵極-源極電壓VGS，從而限制輸出電流1UT的繼續(xù)增大，起到過流保護(hù)的作用。
[0018]在上述工作過程中，由于采樣電流Isample經(jīng)過采樣管MS和電壓輸出端VOUT流向片外，因此不增加芯片的地端靜態(tài)電流，降低了芯片的靜態(tài)功耗。
[0019]作為技術(shù)方案的進(jìn)一步改進(jìn)，所述功率管MP和采樣管MS為寬長比成比例的PMOS管。這樣，可實(shí)現(xiàn)采樣管MS以一定比例η采樣功率管MP的電流，即輸出電流10UT。所述一定比例η為功率管MP與采樣管MS的寬長比之比。
[0020]作為技術(shù)方案的進(jìn)一步改進(jìn)，參考圖3，圖3是本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的一具體電路原理圖，所述過流保護(hù)執(zhí)行電路包括第一偏置電流端Ibl、柵極與第二 PNP管Q2的集電極相連接的第一 NMOS管N1、第二匪OS管Ν2、第一 PMOS管Ml、發(fā)射極與驅(qū)動(dòng)電壓端Vdrive相連接的第一 NPN管Q3，所述第一 NMOS管NI的漏極與第一偏置電流端Ibl相連接，所述第一 NMOS管NI的源極與第二 NMOS管Ν2的源極相連接，所述第二匪OS管Ν2的柵極與第一 NMOS管NI的漏極相連接，所述第二匪OS管Ν2的柵極與第一 PMOS管Ml的柵極相連接，所述第二 NMOS管Ν2的漏極與第一 PMOS管Ml的漏極相連接，所述第二 NMOS管Ν2的漏極與第一NPN管Q3的基極相連接，所述第一 NPN管Q3的集電極與第一 PMOS管Ml的源極相連接，所述第一PMOS管Ml的源極與電壓輸入端VIN相連接。
[0021]在本實(shí)施例中，當(dāng)?shù)诙NP管Q2的集電極電流IC小于偏置電流電路產(chǎn)生的偏置電流，圖3中的C點(diǎn)為低電平，第一匪OS管NI輸出為高電平，第一 PMOS管Ml和第二 NMOS管Ν2組成的反相器輸出低電平，第一NPN管Q3關(guān)斷，不影響驅(qū)動(dòng)電壓端Vdrive的信號(hào)；當(dāng)?shù)诙NP管Q2的集電極電流IC大于偏置電流電路產(chǎn)生的偏置電流時(shí)，圖3中的C點(diǎn)從低電平變?yōu)楦唠娖?，第?NPN管Q3輸出變?yōu)榈碗娖?，第?PMOS管Ml和第二 NMOS管Ν2組成的反相器輸出高電平，第一NPN管Q3導(dǎo)通，通過第一NPN管Q3的基極-發(fā)射極電壓VBE將功率管MP的驅(qū)動(dòng)電壓拉高，減小了功率管MP的柵極-源極電壓VGS，從而限制輸出電流1UT繼續(xù)增大，實(shí)現(xiàn)過流保護(hù)。
[0022]作為技術(shù)方案的進(jìn)一步改進(jìn)，參考圖3，圖3是本發(fā)明一種低壓差線性穩(wěn)壓器的過流保護(hù)電路的一具體電路原理圖，所述偏置電流電路包括第二偏置電流端Ib2、偏置電壓端Vbias、漏極與第二偏置電流端Ib2相連接的第三NMOS管N3、第四匪OS管N4、漏極與第一 PNP管Ql的集電極相連接的第五NMOS管N5、第六NMOS管N6、漏極與第二 PNP管Q2的集電極相連接的第七NMOS管N7、源極與第一匪OS管NI的源極相連接的第八匪OS管N8，所述第三匪OS管N3的源極與第四匪OS管N4的漏極相連接，所述第四NMOS管N4的柵極與第二偏置電流端Ib2相連接，所述第三NMOS管N3的柵極與偏置電壓端Vbias相連接，所述第三NMOS管N3的柵極與第五匪OS管N5的柵極相連接，所述第五匪OS管N5的源極與第六NMOS管N6的漏極相連接，所述第六NMOS管N6的柵極與第四匪OS管N4的柵極相連接，所述第六NMOS管N6的柵極與第八NMOS管N8的柵極相連接，所述第八匪OS管N8的漏極與第七匪OS管N7的源極相連接，所述第七匪OS管N7的柵極與第五匪OS管N5的柵極相連接，所述第四匪OS管N4、第六匪OS管N6、第八NMOS管N8的源極接地。
[0023]在本實(shí)施例中，第三匪OS管N3和第四NMOS管N4、第五匪OS管N5和第六匪OS管N6、第七匪OS管N7和第八NMOS管N8組成共源共柵結(jié)構(gòu)為第一 PNP管Ql和第二 PNP管Q2提供精確的1:1的偏置電流。
[0024]以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，與低壓差線性穩(wěn)壓器相連接并對(duì)其進(jìn)行過流保護(hù)，所述的低壓差線性穩(wěn)壓器包括電壓輸入端、源極與電壓輸入端相連接的功率管、與功率管的柵極相連接的驅(qū)動(dòng)電壓端、與功率管的漏極相連接的電壓輸出端，其特征在于， 所述低壓差線性穩(wěn)壓器的過流保護(hù)電路包括柵極與功率管的柵極、漏極與功率管的漏極分別相連接的采樣管，第一輸入端與電壓輸入端相連接、第二輸入端與采樣管的源極相連接的電流比較電路，輸入端與電流比較電路的輸出端相連接的過流保護(hù)執(zhí)行電路，過流保護(hù)執(zhí)行電路的輸出端與驅(qū)動(dòng)電壓端相連接。2.根據(jù)權(quán)利要求1所述的一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，其特征在于，所述電流比較電路包括第一電阻、第二電阻、第一 PNP管、第二 PNP管、為所述第一 PNP管和第二 PNP管提供1:1的偏置電流的偏置電流電路，所述第一電阻的上端與第二電阻的上端相連接，所述第二電阻的上端作為電流比較電路的第一輸入端，所述第一電阻的下端作為電流比較電路的第二輸入端，所述第一電阻的下端與第一 PNP管的發(fā)射極相連接，所述第一 PNP管的基極與第二 PNP管的基極相連接，所述第一 PNP管的基極與集電極相連接，所述第二 PNP管的發(fā)射極與第二電阻的下端連接，所述第二 PNP管的集電極作為電流比較電路的輸出端，所述偏置電流電路的第一輸出端與第一 PNP管的集電極連接，所述偏置電流電路的第二輸出端與第二 PNP管的集電極連接。3.根據(jù)權(quán)利要求2所述的一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，其特征在于，所述過流保護(hù)執(zhí)行電路包括第一偏置電流端、柵極與第二 PNP管的集電極相連接的第一 NMOS管、第二匪OS管、第一 PMOS管、發(fā)射極與驅(qū)動(dòng)電壓端相連接的第一 NPN管，所述第一 NMOS管的漏極與第一偏置電流端相連接，所述第一 NMOS管的源極與第二匪OS管的源極相連接，所述第二NMOS管的柵極與第一 NMOS管的漏極相連接，所述第二 NMOS管的柵極與第一 PMOS管的柵極相連接，所述第二WOS管的漏極與第一 PMOS管的漏極相連接，所述第二匪OS管的漏極與第一NPN管的基極相連接，所述第一 NPN管的集電極與第一 PMOS管的源極相連接，所述第一 PMOS管的源極與電壓輸入端相連接。4.根據(jù)權(quán)利要求3所述的一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，其特征在于，所述偏置電流電路包括第二偏置電流端、偏置電壓端、漏極與第二偏置電流端相連接的第三NMOS管、第四NMOS管、漏極與第一 PNP管的集電極相連接的第五NMOS管、第六NMOS管、漏極與第二PNP管的集電極相連接的第七匪OS管、源極與第一WOS管的源極相連接的第八NMOS管，所述第三WOS管的源極與第四WOS管的漏極相連接，所述第四NMOS管的柵極與第二偏置電流端相連接，所述第三匪OS管的柵極與偏置電壓端相連接，所述第三NMOS管的柵極與第五匪OS管的柵極相連接，所述第五NMOS管的源極與第六NMOS管的漏極相連接，所述第六NMOS管的柵極與第四NMOS管的柵極相連接，所述第六匪OS管的柵極與第八匪OS管的柵極相連接，所述第八NMOS管的漏極與第七匪OS管的源極相連接，所述第七NMOS管的柵極與第五NMOS管的柵極相連接，所述第四NMOS管、第六NMOS管、第八NMOS管的源極接地。5.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的一種低壓差線性穩(wěn)壓器的過流保護(hù)電路，其特征在于，所述功率管和采樣管為寬長比成比例的PMOS管。
【文檔編號(hào)】G05F1/565GK106020317SQ201610362624
【公開日】2016年10月12日
【申請(qǐng)日】2016年5月26日
【發(fā)明人】尚林林, 陳家隆, 陽云霄, 趙鵬, 蘭云鵬, 裴國旭
【申請(qǐng)人】深圳市國微電子有限公司