包括用于漏電流抑制的可開(kāi)關(guān)電路的dc線性電壓調(diào)節(jié)器的制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了包括用于漏電流抑制的可開(kāi)關(guān)電路的DC線性電壓調(diào)節(jié)器。本發(fā)明在一個(gè)方面涉及用于基于DC輸入電壓來(lái)產(chǎn)生調(diào)節(jié)的DC輸出電壓的DC線性電壓調(diào)節(jié)器電路。DC線性電壓調(diào)節(jié)器電路包括DMOS傳輸晶體管，該DMOS傳輸晶體管包括漏極端子、柵極端子、源極端子和體端子，其中漏極端子與調(diào)節(jié)器輸出連接，調(diào)節(jié)器輸出配置成供給調(diào)節(jié)的DC輸出電壓，源極端子與用于接收DC輸入電壓的調(diào)節(jié)器輸入連接。DC線性電壓調(diào)節(jié)器電路包括可開(kāi)關(guān)防泄漏電路，其與DMOS傳輸晶體管的體端子連接，并且配置成自動(dòng)檢測(cè)且中斷從調(diào)節(jié)器輸出到體端子的漏電流的流動(dòng)。
【專(zhuān)利說(shuō)明】
包括用于漏電流抑制的可開(kāi)關(guān)電路的DC線性電壓調(diào)節(jié)器
技術(shù)領(lǐng)域
[0001] 本發(fā)明在一個(gè)方面設(shè)及用于基于DC輸入電壓來(lái)產(chǎn)生調(diào)節(jié)的DC輸出電壓的DC線性 電壓調(diào)節(jié)器電路。DC線性電壓調(diào)節(jié)器電路包括DMOS傳輸晶體管，該DMOS傳輸晶體管包括漏 極端子、柵極端子、源極端子和體端子，其中漏極端子與調(diào)節(jié)器輸連接，該調(diào)節(jié)器輸出配置 為供給調(diào)節(jié)的DC輸出電壓，源極端子與用于接受DC輸入電壓的調(diào)節(jié)器輸入連接。DC線性電 壓調(diào)節(jié)器電路可開(kāi)關(guān)防泄漏電路，其與DMOS傳輸晶體管的體端子連接且配置為自動(dòng)地檢測(cè) 且中斷從調(diào)節(jié)器輸出到體端子的漏電流流動(dòng)。
【背景技術(shù)】
[0002] 本發(fā)明設(shè)及用于基于DC輸入電壓產(chǎn)生調(diào)節(jié)的DC輸出電壓的DC線性電壓調(diào)節(jié)器電 路。該DC線性電壓調(diào)節(jié)器電路包括可開(kāi)關(guān)防泄漏電路，其配置為自動(dòng)地檢測(cè)且中斷從調(diào)節(jié) 器輸出到調(diào)節(jié)器的DMOS傳輸晶體管的體端子的漏電流流動(dòng)?；贒MOS的DC線性電壓調(diào)節(jié)器 的一些類(lèi)型的應(yīng)用要求，外部DC電壓源能夠在如下工作條件下施加到調(diào)節(jié)器輸出：調(diào)節(jié)器 輸入處的DC電壓，即DC線性調(diào)節(jié)器電路的電源電壓為零或者比強(qiáng)制施加到調(diào)節(jié)器輸出上的 DC電壓小得多。將運(yùn)種類(lèi)型的反向電壓工作條件應(yīng)用于現(xiàn)有技術(shù)的基于DMOS的DC線性電壓 調(diào)節(jié)器經(jīng)常導(dǎo)致從調(diào)節(jié)器輸出流入DMOS傳輸晶體管的巨大的且不可接受的反向漏電流。運(yùn) 導(dǎo)致了在反向工作條件下DC線性電壓調(diào)節(jié)器電路中的嚴(yán)重的功率浪費(fèi)并且另外可能由于 過(guò)熱而損壞DC線性電壓調(diào)節(jié)器的各種有源和無(wú)源組件。存在至少兩個(gè)導(dǎo)致該非期望的漏電 流反向流動(dòng)的機(jī)制。漏電流的大部分正流經(jīng)DMOS傳輸晶體管器件的塊體，因?yàn)閴K體連與調(diào) 節(jié)器輸入連接，而調(diào)節(jié)器輸入在DC線性電壓調(diào)節(jié)器正常工作期間與DC輸入電壓連接。另外， 漏電流的另一部分可能流經(jīng)DMOS傳輸晶體管的溝道，因?yàn)楫?dāng)DC輸入電壓為零時(shí)，用于DMOS 傳輸晶體管的驅(qū)動(dòng)器或誤差放大器W及DMOS傳輸晶體管的柵極端子上的齊納保護(hù)二極管 的輸出接地柵極端子。即使DMOS在漏極與源極之間不對(duì)稱(chēng)，也可能在DMOS傳輸晶體管中形 成支持大的反向電流流動(dòng)的溝道。
[0003] 因此，有益的是提供如下的基于DMOS的DC線性電壓調(diào)節(jié)器電路:其能夠承受上述 的反向工作條件，而不會(huì)遇到從與調(diào)節(jié)器輸出禪合的外部DC電壓源進(jìn)入DMOS傳輸晶體管的 反向漏電流的巨流。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的第一方面設(shè)及用于基于DC輸入電壓來(lái)產(chǎn)生調(diào)節(jié)的DC輸出電壓的DC線性 電壓調(diào)節(jié)器電路。DC線性電壓調(diào)節(jié)器電路包括DMOS傳輸晶體管，該DMOS傳輸晶體管包括漏 極端子、柵極端子、源極端子和體端子，其中漏極端子與調(diào)節(jié)器輸出連接，該調(diào)節(jié)器輸出配 置成供給調(diào)節(jié)后的DC輸出電壓，源極端子與用于接收DC輸入電壓的調(diào)節(jié)器輸入連接。DC線 性電壓調(diào)節(jié)器電路的誤差放大器響應(yīng)于誤差放大器的第一輸入與第二輸入之間的電壓或 電流差而在DMOS傳輸晶體管的柵極端子處產(chǎn)生誤差電壓，并且DC參考電壓發(fā)生器被配置成 將DC參考電壓供給到誤差放大器的第一輸入。電壓調(diào)節(jié)環(huán)禪合在調(diào)節(jié)后的DC輸出電壓與誤 差放大器的第二輸入之間。DC線性電壓調(diào)節(jié)器電路另外地包括可開(kāi)關(guān)防泄漏電路，其與 DMOS傳輸晶體管的體端子連接，并且被配置成自動(dòng)檢測(cè)并中斷從調(diào)節(jié)器輸出到體端子的漏 電流的流動(dòng)。
[0005] 可開(kāi)關(guān)防泄漏電路能夠抑制或消除在DC線性電壓調(diào)節(jié)器的反向電壓工作條件下 從調(diào)節(jié)器輸出到DMOS傳輸晶體管的體端子的上述巨流的漏電流。當(dāng)由與調(diào)節(jié)器輸出禪合的 外部DC電壓源產(chǎn)生的DC電壓超過(guò)調(diào)節(jié)器輸入處的DC電壓諸如一個(gè)二極管電壓降的一定量 時(shí)，通常達(dá)到運(yùn)些反向電壓工作條件。運(yùn)些反向電壓工作條件可能由于各種原因而達(dá)到，例 如由于將DC輸入電壓輸送到調(diào)節(jié)器輸入的DC電壓源的無(wú)功率狀態(tài)或故障。DMOS傳輸晶體管 可W包括PDMOS晶體管或NDMOS晶體管，取決于DC輸入電壓和調(diào)節(jié)后的DC輸出電壓相對(duì)于DC 線性電壓調(diào)節(jié)器電路的接地電位的極性。
[0006] 可開(kāi)關(guān)防泄漏電路優(yōu)選地包括一個(gè)或多個(gè)可控半導(dǎo)體開(kāi)關(guān)，每個(gè)可控半導(dǎo)體開(kāi)關(guān) 均包括至少一個(gè)PMOS和/或醒OS晶體管。一個(gè)或多個(gè)可控晶體管開(kāi)關(guān)可W與DMOS傳輸晶體 管的體端子連接W將體端子與DC線性電壓調(diào)節(jié)器電路的不同電路節(jié)點(diǎn)電連接，取決于調(diào)節(jié) 器輸入和調(diào)節(jié)器輸出處的DC電壓的相對(duì)大小。
[0007] 在DC線性電壓調(diào)節(jié)器電路的一個(gè)實(shí)施方案中，可開(kāi)關(guān)泄漏防護(hù)電路包括：
[0008] -第一開(kāi)關(guān)狀態(tài)，其將所述DMOS傳輸晶體管的體端子與調(diào)節(jié)器輸入連接;W及
[0009] -第二開(kāi)關(guān)狀態(tài)，其將DMOS傳輸晶體管的體端子與調(diào)節(jié)器輸出連接W及將DMOS傳 輸晶體管的柵極端子與調(diào)節(jié)器輸出連接。運(yùn)可W通過(guò)兩個(gè)、=個(gè)或更多個(gè)單獨(dú)的半導(dǎo)體開(kāi) 關(guān)布置的適當(dāng)配置和控制來(lái)實(shí)現(xiàn)。運(yùn)些單獨(dú)的半導(dǎo)體開(kāi)關(guān)布置中的每一個(gè)均可W包括一個(gè) W上的可控半導(dǎo)體開(kāi)關(guān)，諸如PMOS晶體管和/或NMOS晶體管。
[0010] 根據(jù)一個(gè)運(yùn)樣的實(shí)施方案，可開(kāi)關(guān)泄漏保護(hù)電路包括第一和第二半導(dǎo)體開(kāi)關(guān)布 置，第一和第二半導(dǎo)體開(kāi)關(guān)布置配置成選擇性地根據(jù)可開(kāi)關(guān)泄漏防護(hù)電路的第一開(kāi)關(guān)狀態(tài) 和第二開(kāi)關(guān)狀態(tài)而將DMOS傳輸晶體管的體端子與調(diào)節(jié)器輸入和調(diào)節(jié)器輸出連接。第=半導(dǎo) 體開(kāi)關(guān)布置進(jìn)一步配置成根據(jù)可開(kāi)關(guān)泄漏保護(hù)電路的第一開(kāi)關(guān)狀態(tài)和第二開(kāi)關(guān)狀態(tài)而將 DMOS傳輸晶體管的調(diào)節(jié)器輸出和柵極端子連接W及斷開(kāi)連接，如下文參考附圖進(jìn)一步詳述 的。
[0011] 本領(lǐng)域技術(shù)人員將理解，在正常工作條件下調(diào)節(jié)器輸入處的DC輸入電壓可W相對(duì) 于DC線性電壓調(diào)節(jié)器電路的接地電位為均正的或者均為負(fù)的。調(diào)節(jié)的DC輸出電壓的絕對(duì)值 小于DC輸入電壓的絕對(duì)值，例如至少小0.5V或1. OV，而允許適當(dāng)?shù)钠珘嚎鏒MOS傳輸晶體管。
[0012] 可開(kāi)關(guān)泄漏防護(hù)電路可配置成：
[0013] 響應(yīng)于DC輸入電壓的絕對(duì)值超過(guò)調(diào)節(jié)的DC輸出電壓的絕對(duì)值而選擇第一開(kāi)關(guān)狀 態(tài)；W及
[0014] 響應(yīng)于DC輸入電壓的絕對(duì)值小于調(diào)節(jié)的DC輸出電壓的絕對(duì)值而選擇第二開(kāi)關(guān)狀 態(tài)?？砷_(kāi)關(guān)泄漏防護(hù)電路可W例如當(dāng)DC輸入電壓的絕對(duì)值降一定量到調(diào)節(jié)的DC輸出電壓的 絕對(duì)值W下例如0.7伏時(shí)而選擇第二開(kāi)關(guān)狀態(tài)。
[0015] 第一半導(dǎo)體開(kāi)關(guān)布置可W包括禪合在DMOS傳輸晶體管的體端子與源極端子之間 的DMOS晶體管開(kāi)關(guān)。DMOS開(kāi)關(guān)晶體管的體端子優(yōu)選地與DMOS開(kāi)關(guān)晶體管的漏極端子電連 接，如下文參考圖4進(jìn)一步詳述的。
[0016] 第二半導(dǎo)體開(kāi)關(guān)布置可W包括連接在DMOS傳輸晶體管的體端子與調(diào)節(jié)器輸出之 間的多個(gè)級(jí)聯(lián)的低壓MOS晶體管。第二半導(dǎo)體開(kāi)關(guān)布置可W另外包括電阻器串，電阻器串包 括連接在調(diào)節(jié)器輸入與DC線性電壓調(diào)節(jié)器電路的接地電位或負(fù)供電軌之間的多個(gè)級(jí)聯(lián)的 晶體管。電阻器串包括與多個(gè)級(jí)聯(lián)的低壓MOS晶體管的相應(yīng)的柵極端子連接的多個(gè)插入的 電壓分接節(jié)點(diǎn)，如下文參考圖5進(jìn)一步詳述的。
[0017]第；半導(dǎo)體開(kāi)關(guān)布置可從包括低壓PMOS晶體管，其包括與DMOS傳輸晶體管的柵極 端子連接的漏極端子、與多個(gè)級(jí)聯(lián)的低壓MOS晶體管的一對(duì)低壓MOS晶體管之間的中間禪合 節(jié)點(diǎn)連接的源極端子。電壓PMOS晶體管另外地包括與調(diào)節(jié)器輸入連接的柵極端子W及與 DMOS傳輸晶體管的體端子連接的體端子。低壓PMOS晶體管在可開(kāi)關(guān)泄漏防護(hù)電路的第二開(kāi) 關(guān)狀態(tài)下導(dǎo)電/導(dǎo)通，對(duì)應(yīng)反向電壓工作條件，使得DMOS傳輸晶體管的柵極端子和漏極端子 通過(guò)低壓PMOS晶體管的相對(duì)小的導(dǎo)通電阻而互連。DMOS傳輸晶體管的柵極端子和漏極端子 也與調(diào)節(jié)器輸出禪合。
[0018] DC線性電壓調(diào)節(jié)器電路的W下實(shí)施方案可W進(jìn)一步包括齊納二極管，其連接在調(diào) 節(jié)器輸入與DMOS傳輸晶體管的柵極端子之間W保護(hù)DMOS傳輸晶體管免于過(guò)大柵極源電壓 破壞，例如在DMOS傳輸金臺(tái)搞的最大安全工作限值之上的柵極源電壓。齊納二極管的陰極 可W與調(diào)節(jié)器輸入連接，齊納二極管的陽(yáng)極與DMOS傳輸晶體管的柵極端子連接，如下文參 考圖6和圖7進(jìn)一步詳述的。由于第=半導(dǎo)體開(kāi)關(guān)布置響應(yīng)于反向電壓工作條件而將DMOS傳 輸晶體管的柵極端子與調(diào)節(jié)器輸出電連接，所W例如當(dāng)調(diào)節(jié)器輸出處的DC電壓超過(guò)DC輸入 電壓近似0.7VW上時(shí)，該作用可施加正向偏壓到齊納二極管上。該工作條件可導(dǎo)致通過(guò)齊 納二極管的非期望的泄漏或過(guò)電流的流動(dòng)，除非采取預(yù)防措施來(lái)阻擋該過(guò)電流通路。第= 半導(dǎo)體開(kāi)關(guān)布置的一個(gè)實(shí)施方案包括運(yùn)樣的預(yù)防措施:其為低壓MOS晶體管的形式，該低壓 MOS晶體管與齊納二極管串聯(lián)地連接在調(diào)節(jié)器輸入與DMOS傳輸金臺(tái)搞的柵極端子之間W便 選擇性地分別在第一開(kāi)關(guān)狀態(tài)和第二開(kāi)關(guān)狀態(tài)下使能和禁止流經(jīng)齊納二極管的電流。該有 益特征將在下文中參考圖6和圖7進(jìn)行進(jìn)一步詳述。
[0019] 本發(fā)明的第二方面設(shè)及用于保護(hù)DC線性電壓調(diào)節(jié)器電路的調(diào)節(jié)器輸出免于反向 漏電流破壞的方法。DC線性電壓調(diào)節(jié)器電路包括禪合在調(diào)節(jié)器輸入與調(diào)節(jié)器輸出之間的 DMOS傳輸晶體管，保護(hù)DC線性電壓調(diào)節(jié)器電路的調(diào)節(jié)器輸出的方法包括W下步驟：
[0020] a)包括將調(diào)節(jié)器輸出處的DC電壓的絕對(duì)值與調(diào)節(jié)器輸入處的DC電壓的絕對(duì)值進(jìn) 行比較，
[0021] b)當(dāng)調(diào)節(jié)器輸入處的DC電壓的絕對(duì)值超過(guò)調(diào)節(jié)器輸出處的DC電壓的絕對(duì)值時(shí)，通 過(guò)自動(dòng)選擇可開(kāi)關(guān)泄漏防護(hù)電路的第一開(kāi)關(guān)狀態(tài)來(lái)將DMOS傳輸晶體管的體端子與調(diào)節(jié)器 輸入連接，
[0022] C)當(dāng)調(diào)節(jié)器輸入處的DC電壓的絕對(duì)值小于調(diào)節(jié)器輸出處的DC電壓的絕對(duì)值時(shí)，通 過(guò)自動(dòng)選擇可開(kāi)關(guān)泄漏防護(hù)電路的第二開(kāi)關(guān)狀態(tài)來(lái)將DMOS傳輸晶體管的體端子與調(diào)節(jié)器 輸出連接。
[0023] 該方法可包括另外的步驟：
[0024] d)當(dāng)調(diào)節(jié)器輸入處的DC電壓的絕對(duì)值小于調(diào)節(jié)器輸出處的DC電壓的絕對(duì)值時(shí)，經(jīng) 由可開(kāi)關(guān)泄漏防護(hù)電路將DMOS傳輸晶體管的柵極端子與調(diào)節(jié)器輸出連接，
[0025] e)當(dāng)調(diào)節(jié)器輸入處的DC電壓的絕對(duì)值超過(guò)調(diào)節(jié)器輸出處的DC電壓的絕對(duì)值時(shí)，通 過(guò)第=半導(dǎo)體開(kāi)關(guān)布置將DMOS傳輸晶體管的柵極端子與調(diào)節(jié)器輸出斷開(kāi)連接。
[0026] 本發(fā)明的第S方面設(shè)及根據(jù)集成了上述實(shí)施方案中的任一個(gè)的包括DC線性電壓 調(diào)節(jié)器電路的半導(dǎo)體襯底或裸片。半導(dǎo)體襯底可W除了 DMOS晶體管外僅包括低壓NMOS和 PMOS晶體管的適合的DMOS半導(dǎo)體工藝來(lái)制作。
【附圖說(shuō)明】
[0027] 下面將結(jié)合附圖額外詳細(xì)地描述本發(fā)明的優(yōu)選實(shí)施方案，在附圖中：
[0028] 圖1是典型的現(xiàn)有技術(shù)DC線性電壓調(diào)節(jié)器電路的示意性電路圖；
[0029] 圖2是經(jīng)受反向電壓工作條件的現(xiàn)有技術(shù)的DC線性電壓調(diào)節(jié)器電路的示意性電路 圖，
[0030] 圖3A示出了在正常工作條件下工作的根據(jù)本發(fā)明第一實(shí)施方案的DC線性電壓調(diào) 節(jié)器電路的簡(jiǎn)化示意電路圖，
[0031] 圖3B示出了在反向電壓工作條件下根據(jù)第一實(shí)施方案工作的DC線性電壓調(diào)節(jié)器 電路的簡(jiǎn)化示意電路圖，
[0032] 圖4示出了根據(jù)本發(fā)明的第一實(shí)施方案的DC線性電壓調(diào)節(jié)器電路的簡(jiǎn)化示意電路 圖，進(jìn)一步圖示出與DMOS傳輸晶體管的體端子連接的第一半導(dǎo)體開(kāi)關(guān)布置的實(shí)現(xiàn)細(xì)節(jié)，
[0033] 圖5示出了根據(jù)本發(fā)明的第一實(shí)施方案的DC線性電壓調(diào)節(jié)器電路的簡(jiǎn)化示意電路 圖，進(jìn)一步圖示出與DMOS傳輸晶體管的體端子連接的第二半導(dǎo)體開(kāi)關(guān)布置的實(shí)現(xiàn)細(xì)節(jié)，
[0034] 圖6示出了根據(jù)本發(fā)明的第一實(shí)施方案的DC線性電壓調(diào)節(jié)器電路的簡(jiǎn)化示意電路 圖，進(jìn)一步圖示出與DMOS傳輸晶體管的柵極端子連接的第S半導(dǎo)體開(kāi)關(guān)布置的實(shí)現(xiàn)細(xì)節(jié)； W及
[0035] 圖7示出了根據(jù)本發(fā)明的第二實(shí)施方案的DC線性電壓調(diào)節(jié)器電路的簡(jiǎn)化示意電路 圖，進(jìn)一步圖示出與DMOS傳輸晶體管的柵極端子連接的替選的第=半導(dǎo)體開(kāi)關(guān)布置的實(shí)現(xiàn) 細(xì)節(jié)。
【具體實(shí)施方式】
[0036] 圖1是典型的現(xiàn)有技術(shù)的DC線性電壓調(diào)節(jié)器電路100的示意電路圖，其工作于正常 條件下W基于例如從如圖示意性示出的DC電壓源Vsup施加到調(diào)節(jié)器輸入的DC輸入電壓Vinp 而生成調(diào)節(jié)的DC輸出電壓。調(diào)節(jié)的DC輸出電壓供給到調(diào)節(jié)器輸出Vout,在該調(diào)節(jié)器輸出，在 DC線性電壓調(diào)節(jié)器電路100的正常工作期間有源或無(wú)源電負(fù)載是連接的。DMOS傳輸晶體管 Ml充當(dāng)現(xiàn)有技術(shù)的DC線性電壓調(diào)節(jié)器電路100的調(diào)節(jié)元件且包括與調(diào)節(jié)器輸入Vinp連接的 源極端子108W及與調(diào)節(jié)的DC輸出連接的漏極端子。DMOS傳輸晶體管Ml的體端子106與源極 端子108連接，源極端子108在正常工作條件下位于電壓調(diào)節(jié)器電路100的最高電位。DC線性 電壓調(diào)節(jié)器電路100的負(fù)供電軌或端子101與負(fù)DC軌或接地電位連接。DC電壓源Vsup可W在 調(diào)節(jié)器輸入Vinp處產(chǎn)生并施加在IOV與50V之間的DC電壓。DC線性電壓調(diào)節(jié)器電路100可配置 成供給固定值或預(yù)定值的調(diào)節(jié)后DC輸出電壓，諸如在3V與IOV之間的DC電壓，基本上與調(diào)節(jié) 器輸入Vinp處的實(shí)際DC電壓無(wú)關(guān)。因此，抑制DC電壓源Vsup的慢速的DC電壓變化W及DC電壓 源Vsup上的噪聲和波紋電壓成分。
[0037] 圖2是通過(guò)外部DC電壓源120經(jīng)過(guò)反向電壓工作條件的上述典型的現(xiàn)有技術(shù)的DC 線性電壓調(diào)節(jié)器電路100的示意電路圖。因?yàn)镈C電壓源Vsup被關(guān)斷而使得施加到調(diào)節(jié)器輸入 Vinp的DC輸入電壓大約為零，如與調(diào)節(jié)器輸入Vinp禪合的接地電位示意性圖示的，所W實(shí)現(xiàn) DC線性電壓調(diào)節(jié)器電路100的反向電壓工作條件。同時(shí)，與調(diào)節(jié)器輸出Vout禪合的外部DC電 壓源120保持活躍。在調(diào)節(jié)器電路100的調(diào)節(jié)器輸出Vout與包括外部DC電壓源120的另一電壓 供給裝置并聯(lián)連接的實(shí)際應(yīng)用中可W實(shí)現(xiàn)運(yùn)些反向電壓工作條件。在該并聯(lián)禪合中，期望 能夠關(guān)斷或去除對(duì)調(diào)節(jié)器電路100的電力或電壓供給而使得并聯(lián)布置的電壓供給裝置超馳 在正常工作條件下由調(diào)節(jié)器電路提供的調(diào)節(jié)后DC輸出電壓的布置。然而，外部DC電壓源120 的DC電壓例如5V的施加致使大的漏電流122流經(jīng)DMOS傳輸晶體管Ml的體端子106且順著到 達(dá)Ml的接地的漏極端子。該非期望的漏電流122的流動(dòng)是由于如下事實(shí)引起的:PN二極管結(jié) 是由DMOS傳輸晶體管Ml的漏極和體擴(kuò)散而形成的。該P(yáng)N二極管結(jié)在DC線性電壓調(diào)節(jié)器電路 100的反向電壓工作條件下變成正向偏置的，因?yàn)镈MOS傳輸晶體管Ml的漏極端子位于比體 端子106高的電壓電位。流經(jīng)體端子106的大的漏電流122或者在反向工作條件下Ml的擴(kuò)散 代表了大的功率浪費(fèi)且會(huì)由于過(guò)熱而破壞DC線性電壓調(diào)節(jié)器100的各個(gè)有源和無(wú)源組件。
[0038] 圖3A示出了在正常工作條件下根據(jù)本發(fā)明的第一實(shí)施方案的DC線性電壓調(diào)節(jié)器 電路300的簡(jiǎn)化的示意電路圖。圖3B示出了在有源外部DC電壓源320與調(diào)節(jié)器輸出Vout禪合 的反向電壓工作條件下工作的DC線性電壓調(diào)節(jié)器電路300的簡(jiǎn)化的示意電路圖。
[0039] 在如圖3A所示的DC線性電壓調(diào)節(jié)器電路300的正常工作條件下，電路300基于例如 從如圖示意性示出的DC電壓源Vsup施加到調(diào)節(jié)器輸入Vinp的DC輸入電壓來(lái)產(chǎn)生調(diào)節(jié)后DC輸 出電壓。調(diào)節(jié)后DC輸出電壓在調(diào)節(jié)器輸出Vout處供給，在調(diào)節(jié)器輸出處由負(fù)載電阻器化示意 性地指示的有源或無(wú)源電負(fù)載在調(diào)節(jié)器電路300正常工作期間連接。DMOS傳輸晶體管Ml充 當(dāng)電壓調(diào)節(jié)器電路300的調(diào)節(jié)元件并且包括與調(diào)節(jié)器輸入Vinp連接的源極端子308W及與調(diào) 節(jié)器輸出Vout連接的漏極端子。DMOS傳輸晶體管Ml的體端子306與源極端子308連接。源極端 子308在圖示的正常工作條件下位于電壓調(diào)節(jié)器電路300的最高電位。電壓調(diào)節(jié)器電路300 可W包括與負(fù)DC軌或接地電位連接的負(fù)供電軌或端子(未示出）。電壓調(diào)節(jié)器電路300可適 應(yīng)各種DC輸入和DC輸出電壓特性，取決于任何特定的應(yīng)用。在本發(fā)明的一些實(shí)施方案中，DC 輸入和DC輸出電壓可W均相對(duì)于接地電位為負(fù)DC電壓。電壓調(diào)節(jié)器電路300可W配置成W 調(diào)節(jié)器輸入Vinp處的在IOV與50V之間的DC電壓下工作。DC線性電壓調(diào)節(jié)器電路100可配置成 在調(diào)節(jié)器輸出Vout處固定值和預(yù)定值的調(diào)節(jié)后DC輸出電壓，諸如3V與IOV之間的DC電壓。電 壓調(diào)節(jié)器電路300的電壓調(diào)節(jié)特性確保了調(diào)節(jié)后DC輸出電壓保持基本上與在電路的標(biāo)定DC 輸入電壓范圍內(nèi)的調(diào)節(jié)器輸入Vinp處的實(shí)際DC輸入電壓無(wú)關(guān)。因此，電壓調(diào)節(jié)器電路300起 到在調(diào)節(jié)后DC輸出電壓下抑制DC電壓源Vsup的緩慢DC電壓變化W及在調(diào)節(jié)器輸入Vinp處抑 制DC電壓源Vsup上的噪聲和波紋電壓成分。
[0040] 電壓調(diào)節(jié)器電路300另外地包括誤差放大器(未示出）W及位于控制電路塊(驅(qū)動(dòng) 器)302內(nèi)的DC參考電壓發(fā)生器(未示出）。誤差放大器可W包括第一輸入和第二輸入W及供 給響應(yīng)于第一輸入與第二輸入之間的電壓差或電流差的輸出電壓的輸出。誤差放大器的第 一輸入與DC參考電壓發(fā)生器的輸出禪合，使得固定或可編程DC參考電壓施加到誤差放大器 的第一輸入。誤差放大器的第二輸入經(jīng)由反饋電壓調(diào)節(jié)環(huán)與調(diào)節(jié)器電路300的調(diào)節(jié)后DC輸 出電壓禪合。誤差放大器的第二輸入可W例如經(jīng)由與調(diào)節(jié)后DC輸出電壓禪合的電壓調(diào)節(jié)環(huán) 的適合的電阻性或電容性的分壓器來(lái)感測(cè)或采樣調(diào)節(jié)后DC輸出電壓的小部分。例如，調(diào)節(jié) 后DC輸出電壓的該小部分可W經(jīng)由控制電路塊302的感測(cè)或反饋輸入305而傳送給誤差放 大器的第二輸入。誤差放大器的輸出電壓可因此起到產(chǎn)生誤差電壓的作用，誤差電壓代表 了調(diào)節(jié)后DC輸出電壓與施加到誤差放大器的相應(yīng)的第一輸入和第二輸入的固定或可編程 DC參考電壓之間的瞬時(shí)電壓或電流差。該誤差電壓經(jīng)由信號(hào)線或?qū)Ь€304施加到或者禪合 到DMOS傳輸晶體管Ml的柵極端子，強(qiáng)制Ml根據(jù)誤差電壓的極性和大小來(lái)增加或降低對(duì)有源 或無(wú)源電負(fù)載RL的調(diào)節(jié)電流和電壓的供給。DC參考電壓發(fā)生器可W例如基于帶隙電壓參考 電路(未示出）。本領(lǐng)域技術(shù)人員將理解，誤差放大器、電壓調(diào)節(jié)環(huán)和電壓采樣或感測(cè)電路可 W工作于模擬域或數(shù)字域中的信號(hào)上或者工作于來(lái)自?xún)蓚€(gè)域的信號(hào)的混合上。電壓調(diào)節(jié)環(huán) 可W例如包括用于感測(cè)調(diào)節(jié)后DC輸出電壓的A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、布置在A/D轉(zhuǎn)換器與D/ A轉(zhuǎn)換器之間用于控制誤差放大器等的數(shù)字控制器。
[0041] 電壓調(diào)節(jié)器電路300另外地包括可開(kāi)關(guān)防泄漏電路，優(yōu)選地包括=個(gè)單個(gè)的半導(dǎo) 體開(kāi)關(guān)布置Sl，S2，和S3，它們配置成自動(dòng)地檢測(cè)且中斷或抑制從調(diào)節(jié)器輸出到DMOS傳輸晶 體管Ml的體端子或擴(kuò)散306的非期望的漏電流流動(dòng)，如上文結(jié)合現(xiàn)有技術(shù)的基于DMOS的電 壓調(diào)節(jié)器電路100的缺點(diǎn)所論述的。根據(jù)本發(fā)明的可開(kāi)關(guān)防泄漏電路可配置成自動(dòng)地將可 開(kāi)關(guān)防泄漏電路在第一開(kāi)關(guān)狀態(tài)與第二開(kāi)關(guān)狀態(tài)之間切換，取決于DC輸入電壓和調(diào)節(jié)后DC 輸出電壓的相對(duì)值?？砷_(kāi)關(guān)防泄漏電路可配置成響應(yīng)于DC輸入電壓的絕對(duì)值超過(guò)調(diào)節(jié)器輸 出處的DC輸出電壓的絕對(duì)值而自動(dòng)地在可開(kāi)關(guān)防泄漏的第一開(kāi)關(guān)狀態(tài)下將DMOS傳輸晶體 管Ml的體端子306與調(diào)節(jié)器輸入ViNP( W及與Ml的源端子308)電連接或禪合。該DC輸入和DC 輸出電壓范圍對(duì)應(yīng)于電壓調(diào)節(jié)器電路300的正常工作條件，在該條件下電壓調(diào)節(jié)器電路300 提供其對(duì)DC輸入電壓的預(yù)期的調(diào)節(jié)，如上文所述。DMOS傳輸晶體管Ml在電壓調(diào)節(jié)器電路300 的運(yùn)些正常工作條件下在其有源區(qū)域中工作。另一方面，如果可開(kāi)關(guān)防泄漏電路檢測(cè)到DC 輸入電壓的絕對(duì)值降到DC輸出電壓的絕對(duì)值W下或小于DC輸出電壓的絕對(duì)值，則可開(kāi)關(guān)防 泄漏電路可配置成通過(guò)選擇可開(kāi)關(guān)防泄漏的第二開(kāi)關(guān)狀態(tài)來(lái)自動(dòng)地將DMOS傳輸晶體管Ml 的體端子306與調(diào)節(jié)器輸出V〇uT( W及與Ml的體端子)電連接或禪合。該DC輸入和DC輸出電壓 范圍對(duì)應(yīng)于電壓調(diào)節(jié)器電路300的上述的反向電壓工作條件，在該反向電壓工作條件下電 壓調(diào)節(jié)器電路300不能起作用，因?yàn)閼?yīng)對(duì)通過(guò)DMOS傳輸晶體管Ml的體漏電流的流動(dòng)的預(yù)期 的W及防護(hù)性的措施是有益的。反向電壓工作條件的存在示出在圖3B中，其中有源外部DC 電壓源320與調(diào)節(jié)器輸出Vout禪合，而調(diào)節(jié)器輸入Vinp未被供給功率，例如置于零伏/接地電 位。由于各種原因，例如由于外部DC電壓源Vsup的無(wú)功率狀態(tài)或故障，調(diào)節(jié)器輸入Vinp可能未 被供給功率。
[0042] 如上文簡(jiǎn)要提到的，可開(kāi)關(guān)防泄漏電路優(yōu)選地包括=個(gè)單個(gè)的半導(dǎo)體開(kāi)關(guān)布置 Sl，S2和S3,它們根據(jù)如可開(kāi)關(guān)防泄漏電路的第一開(kāi)關(guān)狀態(tài)和第二開(kāi)關(guān)狀態(tài)所限定的其相 應(yīng)的開(kāi)關(guān)控制信號(hào)而工作在導(dǎo)電/導(dǎo)通狀態(tài)與非導(dǎo)電/關(guān)斷狀態(tài)之間。=個(gè)單個(gè)的半導(dǎo)體開(kāi) 關(guān)布置Sl，S2和S3中的每一個(gè)可W包括一個(gè)或多個(gè)低壓PMOS和/或NMOS晶體管，其作為開(kāi)關(guān) 元件工作，如下文進(jìn)一步詳述的。例如包括=個(gè)單個(gè)的半導(dǎo)體開(kāi)關(guān)布置Sl，S2和S3的可開(kāi)關(guān) 防泄漏電路優(yōu)選地配置成執(zhí)行漏電流的自動(dòng)檢測(cè)和中斷，而不使用用于監(jiān)視和評(píng)估例如調(diào) 節(jié)器輸入Vinp和調(diào)節(jié)器輸出Vout處的電壓的數(shù)字邏輯電路或數(shù)字控制器/處理器。該特征提 供了良好的可靠性且利于使用少量的組件的緊湊電路布局W及最小的半導(dǎo)體裸片面積。
[0043] 第一半導(dǎo)體開(kāi)關(guān)布置Sl和第二半導(dǎo)體開(kāi)關(guān)布置S2分別配置成，在對(duì)應(yīng)于如圖3A所 示意性示出的電壓調(diào)節(jié)器電路300的正常工作條件的可開(kāi)關(guān)防泄漏電路的第一開(kāi)關(guān)狀態(tài) 下，將Ml的體端子或擴(kuò)散306與調(diào)節(jié)器輸入Vinp連接，W及因此還與Ml的源極端子308連接。 第一半導(dǎo)體開(kāi)關(guān)布置Sl和第二半導(dǎo)體開(kāi)關(guān)布置S2分別配置成，在如圖3B上示意性示出的電 壓調(diào)節(jié)器電路300的反向電壓工作條件下，將Ml的體端子或擴(kuò)散306選擇性地連接到調(diào)節(jié)器 輸出Vout, W及因此連接到Ml的漏極端子。本領(lǐng)域技術(shù)人員將理解，可開(kāi)關(guān)防泄漏電路的第 一開(kāi)關(guān)狀態(tài)和第二開(kāi)關(guān)狀態(tài)可W通過(guò)在電壓調(diào)節(jié)器電路300的正常工作條件下選擇Sl的導(dǎo) 電/導(dǎo)通狀態(tài)W及S2的非導(dǎo)電/關(guān)斷狀態(tài)來(lái)實(shí)現(xiàn)，反之在反向電壓工作條件下也是如此。Sl 的第一和第二開(kāi)關(guān)端子311a，3Ub在Sl的導(dǎo)電/導(dǎo)通狀態(tài)下經(jīng)由Sl的相對(duì)小的導(dǎo)通電阻而 電連接，在Sl的非導(dǎo)電/關(guān)斷狀態(tài)下經(jīng)由極大的關(guān)斷電阻而斷開(kāi)連接。同樣，S2的第一和第 二開(kāi)關(guān)端子312a，312b在S2的導(dǎo)電/導(dǎo)通狀態(tài)下經(jīng)由S2的相對(duì)小的導(dǎo)通電阻而電連接，在S2 的非導(dǎo)電/關(guān)斷狀態(tài)下經(jīng)由S2的極大的關(guān)斷電阻而斷開(kāi)連接?？砷_(kāi)關(guān)防泄漏電路的第=半 導(dǎo)體開(kāi)關(guān)布置S3配置成在第二開(kāi)關(guān)狀態(tài)下將調(diào)節(jié)器輸出Vout連接到Ml的柵極端子304,通過(guò) 斷開(kāi)S3的第一和第二開(kāi)關(guān)端子313a，313b之間的電連接而在可開(kāi)關(guān)防泄漏電路的第一開(kāi)關(guān) 狀態(tài)下將調(diào)節(jié)器輸出Vqut與柵極端子304斷開(kāi)連接。
[0044] 本領(lǐng)域技術(shù)人員將理解，包括上述可開(kāi)關(guān)防泄漏電路的電壓調(diào)節(jié)器電路300優(yōu)選 地集成在用DMOS兼容工藝制造的單個(gè)MOS半導(dǎo)體襯底或裸片上。在電壓調(diào)節(jié)器電路300的特 別有利的實(shí)施方案中，僅低壓對(duì)稱(chēng)PMOS和NMOS晶體管用于實(shí)現(xiàn)可開(kāi)關(guān)防泄漏電路的第一、 第二和第=半導(dǎo)體開(kāi)關(guān)布置Sl，S2和S3，如下文參考圖4、圖5、圖6和圖7進(jìn)一步詳述的。該特 征是有益的，因?yàn)楸究砷_(kāi)關(guān)防泄漏電路能夠集成在基于DMOS的電壓調(diào)節(jié)器電路中，并且在 反向工作條件下提供應(yīng)對(duì)上述反向漏電流的充分的保護(hù)措施，雖然通過(guò)高壓對(duì)稱(chēng)PMOS和 NMOS晶體管不可用的若干DMOS工藝之一來(lái)制作。
[0045] 圖4示出了電壓調(diào)節(jié)器電路300的簡(jiǎn)化的示意電路圖，示出了根據(jù)第一半導(dǎo)體開(kāi)關(guān) 布置Sl的示例性實(shí)施方案的實(shí)現(xiàn)細(xì)節(jié)。第一半導(dǎo)體開(kāi)關(guān)布置Sl包括單個(gè)DMOS晶體管開(kāi)關(guān) 311，其源極端子311a和漏極端子311b連接在DMOS傳輸晶體管Ml的體端子306與源極端子 308之間。DMOS晶體管開(kāi)關(guān)311的體擴(kuò)散或端子W及漏極端子311b永久地電連接。在可開(kāi)關(guān) 防泄漏電路的第一開(kāi)關(guān)狀態(tài)下，DMOS晶體管開(kāi)關(guān)311導(dǎo)通/導(dǎo)電，因?yàn)槠鋿艠O端子311c與下 文進(jìn)一步詳述的S2開(kāi)關(guān)布置(參見(jiàn)圖5)的中間禪合節(jié)點(diǎn)G連接。中間禪合節(jié)點(diǎn)G處于比經(jīng)由 調(diào)節(jié)器輸入Vinp連接到有源DC電壓源Vsup的源極端子311a低的電位，使得Sl的第一和第二開(kāi) 關(guān)端子311a，3Ub經(jīng)由上述Sl的小的導(dǎo)通電阻而電連接。另一方面，在可開(kāi)關(guān)防泄漏電路的 第二開(kāi)關(guān)狀態(tài)下，即，在電壓調(diào)節(jié)器電路300的反向電壓工作條件下，DMOS晶體管開(kāi)關(guān)311處 于關(guān)斷/非導(dǎo)電，因?yàn)槠湓礃O端子311a處于零伏，并且柵極端子311c具有與調(diào)節(jié)后輸出Vout 近似相同的電位。此外，由于Sl的體端子和漏極端子311b經(jīng)由S2聯(lián)合地連接到調(diào)節(jié)后輸出 Vout,所WSl的體端子在Sl的非導(dǎo)電狀態(tài)下也是反向偏置的或阻擋。
[0046] 圖5示出了電壓調(diào)節(jié)器電路300的簡(jiǎn)化的示意電路圖，示出了第二半導(dǎo)體開(kāi)關(guān)布置 S2的示例性實(shí)施方案的實(shí)現(xiàn)細(xì)節(jié)。第二半導(dǎo)體開(kāi)關(guān)布置S2包括連接在DMOS傳輸晶體管Ml的 體端子306與調(diào)節(jié)器輸出Vout之間的四個(gè)單個(gè)的且級(jí)聯(lián)的低壓PMOS晶體管。本領(lǐng)域技術(shù)人員 將理解，在本發(fā)明的替代實(shí)施方案中可W使用更少或額外的級(jí)聯(lián)的低壓PMOS晶體管，例如 取決于最大要求DC輸入電壓，并且低壓PMOS晶體管的擊穿電壓是任何特定的CMOS半導(dǎo)體工 藝。第二半導(dǎo)體開(kāi)關(guān)布置S2進(jìn)一步包括電阻器串，該電阻器串包括連接在調(diào)節(jié)器輸入Vinp與 DC線性電壓調(diào)節(jié)器電路300的接地電位或負(fù)供電軌之間的四個(gè)級(jí)聯(lián)的電阻器。級(jí)聯(lián)電阻的 數(shù)量可W對(duì)應(yīng)于級(jí)聯(lián)的低壓PMOS晶體管的數(shù)量。技術(shù)人員將理解，可W在替選方案中使用 級(jí)聯(lián)電容器的對(duì)應(yīng)的電容器串。如圖所示，電阻器串包括多個(gè)插入的電壓分接節(jié)點(diǎn)D、C、B、 A，它們連接到四個(gè)級(jí)聯(lián)的電壓MOS晶體管的相應(yīng)的柵極端子。S2的外禪合節(jié)點(diǎn)是對(duì)應(yīng)于S2 本身的輸入端子和輸出端子的312a，312b，而四個(gè)級(jí)聯(lián)的低壓PMOS晶體管之間的中間禪合 節(jié)點(diǎn)已被分配了節(jié)點(diǎn)附圖標(biāo)記G、F、E。
[0047] 為了示出第二半導(dǎo)體開(kāi)關(guān)布置S2的操作，下文參考表1示出具體的實(shí)施例，其中電 壓調(diào)節(jié)器電路300已經(jīng)配置成在調(diào)節(jié)器輸出Vout處提供5V的調(diào)節(jié)后輸出電壓。在電路300的 正常工作條件下，調(diào)節(jié)器輸入Vinp處的DC輸入電壓在該實(shí)施例中為16V。
[0048] 表1示出了分別在列3和列2中的正常工作條件和反向電壓工作條件下電壓調(diào)節(jié)器 電路300中的節(jié)點(diǎn)或端子DC電壓。在該實(shí)施例中，電阻器串的電阻器的電阻假設(shè)基本相同。 在正常工作條件下，可開(kāi)關(guān)防泄漏電路的第一開(kāi)關(guān)狀態(tài)被選擇，S巧自導(dǎo)電/關(guān)斷，而S2導(dǎo)電/ 導(dǎo)通，使得Ml的體端子被拉至調(diào)節(jié)器輸入Vinp處的近似16V。運(yùn)意味著，開(kāi)關(guān)S2的外禪合節(jié)點(diǎn) 312a被拉到16V，并且最上的低壓PMOS晶體管315的柵極端子同樣是16V。然而，電阻器串的 分接節(jié)點(diǎn)C處于12V，如表1所指示，運(yùn)是由于電阻器串的分壓作用，使得最上的低壓PMOS晶 體管315具有大約OV的柵極-源極電壓，將最上方的低壓PMOS晶體管315置于其關(guān)斷狀態(tài)。剩 余的S個(gè)級(jí)聯(lián)的低壓PMOS晶體管同樣處于它們相應(yīng)的關(guān)斷狀態(tài)，運(yùn)從表1所示的DC節(jié)點(diǎn)電 壓是顯然的。通過(guò)該方式，在電路300的正常工作條件下，整個(gè)S2布置在輸入端子312a與輸 出端子31化之間關(guān)斷或非導(dǎo)電，允許之前論述的Sl將Ml的體端子拉至近似16V。此外，電阻 器串的標(biāo)定W及低壓PMOS晶體管的級(jí)聯(lián)確保了，對(duì)于電路300的正常工作期間的運(yùn)些低壓 晶體管類(lèi)型，跨四個(gè)低壓PMOS晶體管中的每一個(gè)的漏極至源極電壓不超過(guò)大約5V的安全電 壓上限。
[0049] 在反向電壓工作條件下，可開(kāi)關(guān)防泄漏電路的第二開(kāi)關(guān)狀態(tài)被選擇，S2導(dǎo)電或?qū)?通，而Sl非導(dǎo)電，使得Ml的體端子被拉至Ml的漏極端子和調(diào)節(jié)器輸出Vout處的近似5V。電阻 器串的每個(gè)分接節(jié)點(diǎn)0，(：，8,4處的0(：電壓為零，因?yàn)樵谡{(diào)節(jié)器輸入￥1^處的0巧俞入電壓為(^ 或接地電位。因?yàn)樽畹偷牡蛪篜MOS晶體管的源極端子被外部DC電壓源拉至調(diào)節(jié)器輸出Vout 處的5V，所W最低的低壓PMOS晶體管導(dǎo)電。最低的低壓PMOS晶體管的導(dǎo)電狀態(tài)將中間禪合 節(jié)點(diǎn)E拉至5V，運(yùn)又通過(guò)負(fù)的柵極-源極電壓將次最低的低壓PMOS晶體管置于其導(dǎo)電狀態(tài)。 該過(guò)程在兩個(gè)剩余的低壓PMOS晶體管中重復(fù)，使得全部四個(gè)級(jí)聯(lián)的低壓PMOS晶體管導(dǎo)通/ 導(dǎo)電。結(jié)果，在電壓調(diào)節(jié)器電路300的反向電壓工作條件下，S2布置的輸入端子312a和輸出 端子31化通過(guò)四個(gè)級(jí)聯(lián)的低壓PMOS晶體管的上述相對(duì)小的總的導(dǎo)通電阻而電連接，使得Ml 的體端子被拉至調(diào)節(jié)器輸出Vout處的近似5V。
[(K)加 ]
[0化1 ]
[0052] 表 1
[0053] 圖6示出了電壓調(diào)節(jié)器電路300的簡(jiǎn)化的示意電路圖，其中示出了第S半導(dǎo)體開(kāi)關(guān) 布置S3的示例性實(shí)現(xiàn)的一些實(shí)現(xiàn)細(xì)節(jié)。S2開(kāi)關(guān)布置還描繪在圖中W更好地示出S3開(kāi)關(guān)布置 與S2開(kāi)關(guān)布置的一些組件之間的相互作用。S3開(kāi)關(guān)布置包括連接在DMOS傳輸晶體管Ml的漏 極端子與柵極端子(線304)之間的低壓PMOS晶體管313dS3開(kāi)關(guān)布置的兩個(gè)開(kāi)關(guān)端子313曰， 313b相應(yīng)地對(duì)應(yīng)于低壓PMOS晶體管313的源極端子和漏極端子。S3開(kāi)關(guān)布置包括被布置成 與齊納二極管312串聯(lián)的額外的半導(dǎo)體開(kāi)關(guān)(未顯示在圖6中），如下文參考圖7進(jìn)一步詳述 的。低壓PMOS晶體管313的體端子連接到S2開(kāi)關(guān)布置的最外的節(jié)點(diǎn)312a，而低壓PMOS晶體管 313的源極端子連接到S2開(kāi)關(guān)布置的中間禪合節(jié)點(diǎn)G。
[0054] 在可開(kāi)關(guān)防泄漏電路的第一開(kāi)關(guān)狀態(tài)下，S3的低壓PMOS晶體管313關(guān)斷且S2開(kāi)關(guān) 布置同樣關(guān)斷，原因如上所述。S3的低壓PMOS晶體管313非導(dǎo)電，因?yàn)闁艠O端子313c被拉至 調(diào)節(jié)器輸入Vinp處的近似16V，而源極端子313b與中間禪合節(jié)點(diǎn)G電連接，中間禪合節(jié)點(diǎn)G具 有近似12V的DC電壓，原因如上文所論述的W及表2中所表明的。運(yùn)些條件提供了大約4V的 正的柵極-源極電壓W切斷低壓PMOS晶體管313。最后，低壓PMOS晶體管313的體端子連接到 比源極端子313b高的電位，使得源極-體結(jié)反向偏置而放置任何體漏電流流經(jīng)低壓PMOS晶 體管313。
[0055] 在可開(kāi)關(guān)防泄漏電路的第二開(kāi)關(guān)狀態(tài)下，對(duì)應(yīng)于反向電壓工作條件，S3的低壓 PMOS晶體管313導(dǎo)電，S2開(kāi)關(guān)布置同樣導(dǎo)電，原因如上文詳述的。低壓PMOS晶體管313導(dǎo)電， 因?yàn)闁艠O端子313c被拉至調(diào)節(jié)器輸入Vinp處的近似OV或接地，而源極端子313b與中間禪合 節(jié)點(diǎn)G電連接，中間禪合節(jié)點(diǎn)G被拉至調(diào)節(jié)器輸出Vout處的近似5V的DC電壓，原因如上文所 述，W及如表1中所表明的，使得柵極-源極電壓為大約負(fù)5V。最后，低壓PMOS晶體管313的體 端子也連接到調(diào)節(jié)器輸出Vout處的5V DC，使得低壓PMOS晶體管313的源極-體結(jié)被偏置到近 似0V。運(yùn)使得源極-體結(jié)非導(dǎo)電并且因此在反向電壓工作條件下消除了任何流經(jīng)PMOS晶體 管313的體漏電流。
[0056] 由于S3的低壓PMOS晶體管313在電壓調(diào)節(jié)器電路300的反向電壓工作條件下導(dǎo)電， 所W在包括該齊納二極管312作為Ml的保護(hù)性措施的電壓調(diào)節(jié)器電路300的實(shí)施方案中，運(yùn) 會(huì)導(dǎo)致齊納二極管312的正向偏壓狀態(tài)，帶有經(jīng)過(guò)齊納二極管312的伴隨的W及非期望的漏 電流流動(dòng)。然而，經(jīng)過(guò)齊納二極管312的該非期望的漏電流的流動(dòng)可通過(guò)在如圖7所示的S3 開(kāi)關(guān)布置中添加防護(hù)性的組件或措施來(lái)進(jìn)行消除或抑制。
[0057] 圖7示出了根據(jù)本發(fā)明的第二實(shí)施方案的DC線性電壓調(diào)節(jié)器電路700的簡(jiǎn)化的示 意性電路圖，示出了根據(jù)其替選實(shí)施方案的第=不同開(kāi)關(guān)布置S3的實(shí)現(xiàn)細(xì)節(jié)。電壓調(diào)節(jié)器 電路300的上述第一實(shí)施方案和調(diào)節(jié)器電路700的當(dāng)前實(shí)施方案的相同特征已經(jīng)被提供了 對(duì)應(yīng)的附圖標(biāo)記W便于比較。與上述的S3開(kāi)關(guān)布置相比，S3開(kāi)關(guān)布置包括與齊納二極管312 串聯(lián)地禪合的另外的低壓NMOS晶體管312a。
[0058] 下面的表2示出了分別在列3和列2中的正常工作條件和反向電壓工作條件下電壓 調(diào)節(jié)器電路700的節(jié)點(diǎn)和端子的示范性的DC電壓。S3的低壓PMOS晶體管313如上所述工作于 電壓調(diào)節(jié)器電路700的正常工作條件模式W及反向電壓工作模式下。然而，在低壓PMOS晶體 管313導(dǎo)電的反向電壓工作條件或模式下，低壓MOS晶體管312a處于非導(dǎo)電狀態(tài)或關(guān)斷狀 態(tài)，因?yàn)槠鋿艠O端子與調(diào)節(jié)器輸入Vinp處的OV禪合，而源極端子與調(diào)節(jié)器輸出Vout處的近似 5V禪合。結(jié)果，低壓NMOS晶體管312a關(guān)斷或者非導(dǎo)電，因此在電壓調(diào)節(jié)器電路700的反向電 壓工作條件下阻擋非期望的漏電流流經(jīng)齊納二極管312。布置在低壓NMOS晶體管312a的漏 極端子與齊納二極管312之間的中間節(jié)點(diǎn)J具有近似OV的電位，因?yàn)榱鹘?jīng)齊納二極管312的 電流為零。布置在低壓NMOS晶體管312a的源極端子與S3的開(kāi)關(guān)端子313a之間的中間節(jié)點(diǎn)H 與連接到Ml的柵極端子的信號(hào)線304連接。
[0059] 在電壓調(diào)節(jié)器電路700的正常工作條件下，其中選擇可開(kāi)關(guān)泄漏防護(hù)電路的第一 開(kāi)關(guān)狀態(tài)，低壓PMOS晶體管313關(guān)斷或非導(dǎo)通，而低壓NMOS晶體管312a切換到導(dǎo)通狀態(tài)，因 為NMOS晶體管312a的柵極端子與16V的調(diào)節(jié)器輸入Vinp禪合而源極端子與Ml的近似的柵極 端子禪合，運(yùn)通常具有在DC輸入電壓W下0-5V的電壓。結(jié)果，低壓NMOS晶體管312a導(dǎo)通且代 表了相對(duì)小的串聯(lián)電阻，例如在100 Q與IOK Q之間，與齊納二極管312串聯(lián)而使得齊納二極 管312能夠正常地起作用且通過(guò)根據(jù)所選的齊納二極管的齊納電壓特性限制Ml的電壓來(lái)保 護(hù)Ml免于過(guò)大的柵極源電壓破壞。將節(jié)點(diǎn)H在Ml的柵極端子處添加到圖7。 「00601
【主權(quán)項(xiàng)】
1. DC電壓調(diào)節(jié)器電路，包括： DMOS晶體管，其設(shè)在電源電壓與所述電壓調(diào)節(jié)器電路的輸出端子之間的電路通路中， 所述DMOS晶體管具有柵極端子、源極端子、漏極端子和體端子， 漏電流防護(hù)電路，包括耦合在所述DMOS晶體管的源極端子與體端子之間的第一開(kāi)關(guān)以 及耦合在所述DMOS晶體管的體端子與漏極端子之間的第二開(kāi)關(guān)。2. 如權(quán)利要求1所述的電路，其中開(kāi)關(guān)接收在所述調(diào)節(jié)器電路的普通工作條件下使得 所述第一開(kāi)關(guān)變得導(dǎo)通以及所述第二開(kāi)關(guān)變得非導(dǎo)通并且在反向電壓工作條件下使得所 述第一開(kāi)關(guān)變得非導(dǎo)通以及所述第二開(kāi)關(guān)變得導(dǎo)通的相應(yīng)的控制信號(hào)。3. 如權(quán)利要求1所述的電路，其中所述第一開(kāi)關(guān)包括DMOS晶體管。4. 如權(quán)利要求1所述的電路，其中所述第二開(kāi)關(guān)包括PM0S晶體管的源極-漏極連接鏈。5. 如權(quán)利要求1所述的電路，其中所述第二開(kāi)關(guān)包括具有比所述DMOS晶體管和電阻器 串的定額低的電壓定額的M0S晶體管。6. 如權(quán)利要求1所述的電路，其中所述第二開(kāi)關(guān)包括具有比所述DMOS晶體管和多個(gè)電 容器低的電壓定額的M0S晶體管。7. 如權(quán)利要求1所述的電路，進(jìn)一步包括耦合在所述DMOS晶體管的漏極端子與柵極端 子之間的第三開(kāi)關(guān)。8. 如權(quán)利要求7所述的電路，其中所述第三開(kāi)關(guān)是具有比所述DMOS晶體管的定額低的 電壓定額的M0S晶體管，并且所述電路進(jìn)一步包括耦合在所述DMOS晶體管的源極端子與柵 極端子之間的齊納二極管。9. 如權(quán)利要求1所述的電路，進(jìn)一步包括驅(qū)動(dòng)器電路，所述驅(qū)動(dòng)器電路包括誤差放大 器，所述誤差放大器具有用于參考電壓的第一輸入以及用于從所述輸出端子處的電壓取得 的測(cè)試電壓的第二輸入。10. 保護(hù)DC電壓調(diào)節(jié)器電路的方法，包括： 在所述調(diào)節(jié)器電路的普通工作條件期間， 使得DMOS晶體管的源極端子與體端子之間的第一電流通路導(dǎo)通，所述DMOS晶體管位于 電源電壓和所述調(diào)節(jié)器電路的輸出端子之間的電路通路中，以及 使得所述DMOS晶體管的所述體端子與漏極端子之間的第二電流通路非導(dǎo)通；以及 在所述調(diào)節(jié)器電路的反向電壓工作條件期間： 使得所述第一電流通路非導(dǎo)通，以及 使得所述第二電流通路導(dǎo)通。11. 如權(quán)利要求10所述的方法，其中： 當(dāng)所述電源電壓的量值超過(guò)所述調(diào)節(jié)器電路的輸出端子處的電壓的量值時(shí)，發(fā)生所述 普通工作條件， 當(dāng)所述電源電壓的量值小于所述調(diào)節(jié)器電路的輸出端子處的電壓的量值時(shí)，發(fā)生所述 反向電壓工作條件。12. 如權(quán)利要求10所述的方法，進(jìn)一步包括： 在所述調(diào)節(jié)器電路的所述普通工作條件期間，使得所述DMOS晶體管的所述漏極端子與 柵極端子之間的第三電流通路非導(dǎo)通；以及 在所述反向電壓工作條件期間，使得所述第三電流通路導(dǎo)通。13. 如權(quán)利要求10所述的方法，進(jìn)一步包括將控制信號(hào)驅(qū)動(dòng)到所述DMOS晶體管的柵極， 所述控制信號(hào)由所述調(diào)節(jié)器電路的輸出端子處的電壓與參考電壓之間的比較而形成。14. 如權(quán)利要求10所述的方法，其中通過(guò)將控制信號(hào)驅(qū)動(dòng)到相應(yīng)的電流通路內(nèi)的開(kāi)關(guān)， 使得所述第一電流通路和第二電流通路導(dǎo)通以及非導(dǎo)通，當(dāng)所述控制信號(hào)使得所述第二電 流通路中的開(kāi)關(guān)變得非導(dǎo)通時(shí)，所述控制信號(hào)使得所述第一電流通路中的開(kāi)關(guān)變得導(dǎo)通， 當(dāng)所述控制信號(hào)使得所述第二電流通路中的開(kāi)關(guān)變得導(dǎo)通時(shí)，所述控制信號(hào)進(jìn)一步使得所 述第一電流通路中的開(kāi)關(guān)變得非導(dǎo)通。15. 如權(quán)利要求10所述的方法，進(jìn)一步包括： 根據(jù)所述電源電壓與所述輸出端子之間的電壓差的測(cè)量來(lái)感測(cè)所述反向電壓工作條 件，以及 響應(yīng)于所述感測(cè)，驅(qū)動(dòng)所述第二電流通路中的多個(gè)級(jí)聯(lián)連接的M0S晶體管變得導(dǎo)通。16. 如權(quán)利要求15所述的方法，其中通過(guò)耦合在所述電源電壓與所述輸出端子之間的 電阻器串而發(fā)生所述感測(cè)。17. 如權(quán)利要求15所述的方法，其中通過(guò)耦合在所述電源電壓與所述輸出端子之間的 電容器串而發(fā)生所述感測(cè)。18. 如權(quán)利要求10所述的方法，進(jìn)一步包括： 根據(jù)所述電源電壓與輸出端子之間的電壓差的測(cè)量，感測(cè)所述普通工作條件，以及 響應(yīng)于所述感測(cè)，驅(qū)動(dòng)所述第一電流通路中的DM0S晶體管變得導(dǎo)通。
【文檔編號(hào)】G05F1/565GK106020316SQ201610184605
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2016年3月29日
【發(fā)明人】U·S·維斯馬, K·Q·恩古因
【申請(qǐng)人】亞德諾半導(dǎo)體集團(tuán)