專利名稱：：相位內(nèi)插器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明總體上涉及電子電路，尤其但并非排他地涉及相位內(nèi)插器。
背景技術(shù)：
：在許多數(shù)據(jù)通信配置中，在數(shù)據(jù)流的發(fā)射機(jī)和數(shù)據(jù)流的接收機(jī)之間不傳輸獨立的時鐘信號。這樣需要在接收端從數(shù)據(jù)流恢復(fù)時鐘以便隨后恢復(fù)數(shù)據(jù)。在穿過一個或多個時鐘定時域傳輸數(shù)字?jǐn)?shù)據(jù)時常常發(fā)生這個問題。下面的情況并不少見在下層頻率時鐘幾乎相同、但相位彼此不同或變化的時鐘定時域之間傳輸數(shù)字?jǐn)?shù)據(jù)。接收端可以從數(shù)據(jù)流導(dǎo)出抽樣信號，然后使用該抽樣信號在抽樣時間對所接收的數(shù)據(jù)進(jìn)行抽樣以產(chǎn)生最優(yōu)數(shù)據(jù)恢復(fù)。以這種方法可以使數(shù)據(jù)恢復(fù)誤差最小化。需要準(zhǔn)確定時控制技術(shù)來實現(xiàn)和維持最優(yōu)抽樣時間，在所接收的數(shù)據(jù)流具有高數(shù)據(jù)速率(例如數(shù)據(jù)速率為每秒數(shù)吉比特)時尤其如此。這種定時控制包括控制抽樣信號的相位和頻率，所述抽樣信號用于對所接收的數(shù)據(jù)信號進(jìn)行抽樣。隨著所接收的數(shù)據(jù)速率增加到每秒數(shù)吉比特的范圍，有效控制接收機(jī)中的抽樣相位的難度相應(yīng)增大。在數(shù)吉比特頻率處這一問題進(jìn)一步嚴(yán)重，因為數(shù)據(jù)眼寬(可以對所接收的數(shù)據(jù)進(jìn)行有效抽樣的時間段)隨著頻率增加而減小。常使用相位內(nèi)插器將抽樣相位精確定位在所接收的數(shù)據(jù)眼的中心。為了使建立和保持時間容限(timemargin)最大化，應(yīng)當(dāng)以高精度和最小化的抖動來定位抽樣時鐘。此外，由于芯片性能受到供給功率的限制，因此減小相位內(nèi)插器的功耗有助于實現(xiàn)高性能的抽樣。參考以下附圖描述本發(fā)明的非限制性和非窮舉性的實施例，其中除非另作說明在各圖中相同的附圖標(biāo)記表示相同的部分。圖1是示出根據(jù)本發(fā)明實施例的相位內(nèi)插器的功能框圖；圖2包括用于示出根據(jù)本發(fā)明實施例的相位內(nèi)插的相位圖3A是示出根據(jù)本發(fā)明實施例的用于相位內(nèi)插器選擇信號的編碼方案的表格；圖3B是示出根據(jù)本發(fā)明實施例的用于相位混合器選擇信號的溫度計編碼(thermometercoding)方案的表格；圖4是示出根據(jù)本發(fā)明實施例的相位內(nèi)插器的操作過程的流程圖5是示出根據(jù)本發(fā)明實施例的相位混合器的功能框圖6是示出根據(jù)本發(fā)明實施例的電流驅(qū)動器支路的電路圖7是示出根據(jù)本發(fā)明實施例的用于生成PMOS偏置信號的補(bǔ)償邏輯的電路圖8A是示出用于實施本發(fā)明實施例的系統(tǒng)的功能框圖8B是示出根據(jù)本發(fā)明實施例對所接收的數(shù)據(jù)流抽樣的時序圖9是示出根據(jù)本發(fā)明實施例確定抽樣相位的過程的流程圖。具體實施例方式這里對用于相位內(nèi)插的設(shè)備和方法的實施例進(jìn)行了說明。在以下說明書中，闡述了很多具體細(xì)節(jié)，以便對本發(fā)明的實施例有透徹的理解。然而，相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識到，可以在沒有一個或多個這樣的具體細(xì)節(jié)的情況下，或者可以利用其他方法、部件、材料等實施這里所述的技術(shù)。在其他情況下，沒有詳細(xì)展示或說明公知的結(jié)構(gòu)、材料或操作以免使某些方面難以理解。在整個申請中提到"一個實施例"或"實施例"表示結(jié)合實施例描述的特定的特征、結(jié)構(gòu)或特點包括在本發(fā)明的至少一個實施例中。因此，出現(xiàn)在整個本申請中的不同之處的短語"在一個實施例中"或"在實施例中"未必全是指同樣的實施例。此外，可以在一個或多個實施例中以任何適當(dāng)?shù)姆绞浇M合特定的特征、結(jié)構(gòu)或特點。圖l是示出根據(jù)本發(fā)明實施例的相位內(nèi)插器("PI")ioo的功能框圖。所示的PI100的實施例包括相位混合器105、延遲鎖定環(huán)("DLL")110、多路復(fù)用器("MUX")115、解碼器120、控制電路125和補(bǔ)償邏輯130。相位內(nèi)插用于從時鐘信號中提取若干中間相位。PI100實施相位內(nèi)插功能，該功能可以結(jié)合各種應(yīng)用來使用。例如，PI100可以用于將抽樣相位精確定位在所接收的數(shù)據(jù)流的眼寬中心。參考圖2，示出時鐘信號200。將時鐘信號200分成八個均勻分隔的相位間隔205(僅標(biāo)示出一個)，其范圍是從O。到45°，從45°到90°，從90°到135°，從135°到180°，從180°至U225°，從225°到270°，從270°到315°以及從315°到360°。利用諸如DLL110的DLL可以從時鐘信號200產(chǎn)生具有相位間隔205的相位延遲信號210(僅標(biāo)示出一部分)。因此，在一個實施例中，DLL110從各自具有不同相位延遲的時鐘信號200產(chǎn)生八個DLL時鐘信號(DLL—CLK—0、DLL—CLK—45、DLL_CLK—卯、DLL—CLK—135、DLL—CLK—180、DLL—CLK—225、DLLCLK—225、DLL—CLK—270和DLL—CLK—315)。應(yīng)當(dāng)認(rèn)識到，DLL110可以產(chǎn)生更多或更少的DLL時鐘信號，并且DLL時鐘信號之間的相位間隔205不必是均勻的。然而，如果希望從時鐘信號200提取的相位延遲信號的數(shù)量大于可從DLL110所合理提取的相位延遲信號的數(shù)量，則可以使用DLL時鐘信號之間的相位內(nèi)插來實現(xiàn)更大的相位粒度(phasegranularity)?？梢杂肞I100實施的相位內(nèi)插來提取具有比粗相位間隔205更細(xì)的相位間隔220的相位延遲信號215。在所示的實施例中，示出了具有均勻分隔的相位間隔220的八個相位延遲信號215;然而，應(yīng)當(dāng)認(rèn)識到其他實施例可以內(nèi)插更多或更少的具有均勻分隔或不均勻分隔的相位間隔220的相位延遲信號215。通常，為了利用相位內(nèi)插實現(xiàn)均勻分隔的相位間隔220，被內(nèi)插的兩個信號應(yīng)當(dāng)具有重疊的波形。例如，如果用內(nèi)插在DLL—CLK—135和DLL一CLKJ80之間提供間隔更精細(xì)的相位延遲信號，則DLL—CLKJ35的前沿230的相位應(yīng)當(dāng)與DLL一CLK一180的后沿235的相位重疊。因此，在一個實施例中，基于信號200的上升時間來選擇由DLL110產(chǎn)生的粗相位延遲信號210的數(shù)量，以實現(xiàn)重疊的邊沿(overlappingedge)。返回圖1，將所示的PI100的部件進(jìn)行如下互連。將控制電路125耦合到解碼器120以便為解碼器120提供相位內(nèi)插器選擇("PISEL")信號。由控制電路125輸出PISEL信號，以選擇從相位混合器105輸出的特定加權(quán)的相位延遲信號("PHOUT")。在所示的實施例中，PISEL信號是6比特二進(jìn)制編碼信號?？刂齐娐?25可以是狀態(tài)機(jī)、運行可執(zhí)行代碼的處理器或其他。將解碼器120進(jìn)一步耦合到相位混合器105和MUX115。解碼器120對PISEL信號進(jìn)行解碼并作為響應(yīng)，向MUX115輸出MUXSELO信號和MUXSEL1信號，并且向相位混合器105輸出相位混合器選擇("PMSEL")信號。MUXSELO信號選擇向MUX115的輸出端轉(zhuǎn)發(fā)哪一個DLL時鐘信號作為給相位混合器105的相位輸入信號(PHINO)。相應(yīng)地，MUXSELl信號選擇向MUX115的輸出端轉(zhuǎn)發(fā)哪一個DLL時鐘信號作為給相位混合器105的相位輸入信號(PHIN1)。在圖3A所示的表格405中列出了PISEL信號以及MUXSELO和MUXSELl信號的示例性編碼。將PMSEL信號從解碼器120耦合到相位混合器105中，以配置相位混合器105的內(nèi)部電路，用于在PHIN0和PHIN1之間進(jìn)行選擇性內(nèi)插。在一個實施例中，PMSEL信號為如何組合PHINO和PHIN1這兩個信號設(shè)置加權(quán)因子，以產(chǎn)生從相位混合器105輸出的加權(quán)相位延遲信號(PHOUT)。換言之，PMSEL信號通過設(shè)置組合PHINO和PHIN1這兩個信號的相位延遲時的加權(quán)因子a和e，來確定在PHINO和PHIN1的相位之間的內(nèi)插量。相位混合器105通過混合PHINO和PHIN1的加權(quán)組合來產(chǎn)生加權(quán)相位延遲信號PHOUT。在一個實施例中，根據(jù)關(guān)系式1，加權(quán)相位延遲信號PHOUT的輸出相位與輸入信號PHINO和PHIN1的相位有關(guān)。ZPHOUT=cKZPHIN0+P.(ZPHIN1)(關(guān)系式1)其中ZPHOUT表示PHOUT的相位，ZPHINO表示PHINO的相位，ZPHIN1表示PHIN1的相位，且其中oi+e=1。在一個實施例中，相位混合器105經(jīng)由ZPHINO和ZPHIN1之間的加權(quán)相位內(nèi)插產(chǎn)生具有ZPHOUT的PHOUT。補(bǔ)償邏輯130耦合到相位混合器105，以向其提供補(bǔ)償信號NBIAS和PBIAS。將NBIAS和PBIAS信號耦合到相位混合器105中以補(bǔ)償各種因素(例如工作溫度、工藝技術(shù)(例如晶體管類型、尺寸和材料)、工作電壓等)的變化，以便即使這些因素有變化也能維持相對恒定的相位內(nèi)插(例如相位間隔210的大小)。在一個實施例中，將PBIAS信號耦合到相位混合器105中以調(diào)節(jié)相位混合器105中的各上拉路徑的導(dǎo)電性，而NBIAS信號調(diào)節(jié)相位混合器105中的各下拉路徑的導(dǎo)電性。圖4是示出根據(jù)本發(fā)明實施例的PI100的操作過程400的流程圖。不應(yīng)認(rèn)為一些或全部過程塊出現(xiàn)的次序是限制性的。相反，受益于本公開的本領(lǐng)域的普通技術(shù)人員將會理解，可以用各種未示出的次序執(zhí)行一些過程塊。在過程塊405中，向PI100加電和/或使PI100復(fù)位。在過程塊410中，補(bǔ)償邏輯130產(chǎn)生用于偏置相位混合器105中的上拉和下拉路徑的PBIAS和NBIAS信號。由補(bǔ)償邏輯130產(chǎn)生PBIAS和NBIAS以便即使PI100的工作電壓和溫度有波動也能維持PHOUT的相對恒定的幅度。此外，將PBIAS和NBIAS信號用于補(bǔ)償可以用來實施PI100的實施例的不同工藝技術(shù)?？梢匀鐖D所示在DLL110的外部實現(xiàn)補(bǔ)償邏輯130，或者可以將補(bǔ)償邏輯130作為DLL110的子部件物理地實現(xiàn)在DLL110的內(nèi)部。在一個實施例中，從DLL110的電荷泵浦輸出導(dǎo)出NBIAS信號?；蛘撸梢院唵蔚赝ㄟ^施加固定電壓來產(chǎn)生PBIAS和NBIAS。在過程塊415中，DLL110從時鐘信號200產(chǎn)生DLL時鐘信號。在所示的實施例中，DLL110產(chǎn)生八個DLL時鐘信號DLL—CLK—0、DLLCLK45、DLL—CLK_90、DLL—CLK—135、DLL—CLK180、DLL一CLK一225、DLL—CLK_270和DLL—CLK—315，它們分別具有間隔均勻的相位延遲O。、45°、90°、135°、180°、225°、270°和315°。在其他實施例中，DLL110可以從時鐘信號200產(chǎn)生更多或更少的DLL時鐘信號。應(yīng)當(dāng)認(rèn)識到在一些實施例中，可以同時進(jìn)行DLL時鐘信號的產(chǎn)生和PBIAS與NBIAS補(bǔ)償信號的產(chǎn)生。因此，過程塊410和415可以同時發(fā)生。在過程塊420中，控制電路125設(shè)置PISEL信號，以選擇粗相位間隔并在粗相位間隔內(nèi)選擇內(nèi)插的相位。在一個實施例中，對PISEL進(jìn)行編碼，從而用三個最高有效位("MSB")來選擇粗相位間隔(例如相位間隔205的任何一個)，而用三個最低有效位("LSB")來選擇所選粗相位間隔之間的內(nèi)插相位(例如相位延遲信號215的任何一個)。實質(zhì)上，三個MSB用作粗相位調(diào)節(jié)，而三個LSB用作細(xì)相位調(diào)節(jié)。在過程塊425中，通過解碼器120對PISEL信號的三個MSB〈5:3〉進(jìn)行解碼以產(chǎn)生MUXSELO和MUXSELl信號。MUXSELO信號配置MUX115，以選擇哪一個DLL信號通過MUX115而成為PHINO信號。MUXSEL1信號配置MUX115，以選擇哪一個DLL信號通過MUX115而成為PHIN1信號。從MUX115向相位混合器105輸出PHINO和PHIN1這兩個信號。雖然MUX115被示為單個8X2多路復(fù)用器塊，但應(yīng)當(dāng)認(rèn)識到MUX115可以提供兩個分開且物理上獨立的4X1多路復(fù)用器。在過程塊430中，通過解碼器120對PISEL信號的三個LSB〈2:0進(jìn)行解碼以產(chǎn)生PMSEL信號。將PMSEL信號耦合到相位混合器105中以選擇PHINO和PHIN1之間的內(nèi)插相位。在一個實施例中，PMSEL信號是圖3B所示的溫度計編碼信號(如下所述)。在過程塊435中，相位混合器105根據(jù)PMSEL信號在PHINO和PHIN1之間進(jìn)行內(nèi)插并產(chǎn)生加權(quán)相位延遲信號PHOUTo圖5是示出根據(jù)本發(fā)明實施例的相位混合器500的功能框圖。相位混合器500是圖1所示的相位混合器105的一個可能實施例。所示的相位混合器5O0的實施例包括多路復(fù)用器M0到M7(統(tǒng)稱為MUX505)、電流驅(qū)動器("CD")L0至UL7(統(tǒng)稱為CD510)和輸出驅(qū)動器515。CD510也可以被稱為電流驅(qū)動器支路(currentdriverleg)。如下對相位混合器500的部件進(jìn)行互連。MUX505各自包括兩個輸入端口、輸出端口和控制端口。將每個MUX505的輸入端口之一耦合到MUX115以接收PHINO，而將另一個輸入端口耦合到MUX115以接收PHINl。耦合每個MUX505的控制端口以接收PMSEL信號的一個比特。在所示的實施例中，PMSEL信號是8比特信號，每個比特對應(yīng)于MUX505之一的控制端口。每個MUX505的控制端口響應(yīng)于PMSEL信號而選擇將哪一個輸入端口耦合到輸出端口。CD510各自包括輸入端口(IN1)、輸出端口(Ol)、Pbias端口(PB1)和Nbias端口(NB1)。MUX505的輸出端口各自耦合到相應(yīng)的輸入端口INI。耦合Pbias端口PB1以從補(bǔ)償邏輯130接收PBIAS信號，耦合Nbias端口NB1以從補(bǔ)償邏輯130接收NBIAS信號。CD510的輸出端口Ol耦合到單個節(jié)點Nl。輸出驅(qū)動器515包括輸入端口(IN2)、輸出端口(02)、Pbias端口(PB2)和Nbias端口(NB2)。輸入端口IN2耦合到節(jié)點Nl，并因此耦合到所有CD510的輸出端口Ol。耦合Pbias端口PB2和Nbias端口NB2以分別從補(bǔ)償邏輯130接收PBIAS和NBIAS信號。在工作期間，每個MUX505基于PMSEL信號選擇性地將PHIN0和PHFN1中的一個傳遞到其相應(yīng)的CD510。因此，一些CD510可以接收具有第一相位(ZPHINO)的PHINO，一些CD501可以接收具有第二相位(ZPHIN1)的PHIN1。在一個實施例中，PMSEL信號是圖3B所示的溫度計編碼信號。在所示的實施例中，PMSEL信號的每個比特位置控制MUX505中的一個，因此確定是否耦合每個CD510以接收具有相位ZPHINO的PHINO或具有相位ZPHIN1的PHIN1。CD510各自輸出相位延遲電流，在節(jié)點N1處將該相位延遲電流與來自其他CD510的相位延遲電流組合。組合的相位延遲電流產(chǎn)生加權(quán)相位延遲信號PHOUT，該信號具有從相位ZPHINO和ZPHIN1的加權(quán)組合內(nèi)插的相位ZPHOUT。因此，如果PMSEL信號使得大部分CD510接收PHIN0，則PHOUT的內(nèi)插相位ZPHOUT將更接近PHINO。如果PMSEL信號使得大部分CD510接收PHIN1，貝UPHOUT的內(nèi)插相位ZPHOUT將更接近PH脆。在一個實施例中，設(shè)計CD510，使得以下關(guān)系式成立a-(ZP麵O)+p■(ZP蘭1)(關(guān)系式2)吾-(ZPH畫)+^(ZPHIN1)(關(guān)系式3)(關(guān)系式4)(關(guān)系式5)(關(guān)系式6)其中N等于CD510的總數(shù)(圖5中示出了8個)，x表示被耦合以經(jīng)由MUX505接收PHINO的CD510的數(shù)量，y表示被耦合以經(jīng)由MUX505接收PHIN1的CD510的數(shù)量。因此，a和P是可選擇的加權(quán)因子，用于根據(jù)PMSEL信號的選定值組合ZPHINO和ZPHIN1。在一個實施例中，設(shè)計CD510的輸出驅(qū)動強(qiáng)度，從而可以在節(jié)點N1處選擇性地組合由CD510輸出ZPHOUT=ZPHOUT-xa=—NNx+y=N的相位延遲電流，以在ZPHIN0和ZPHIN1之間生成基本相等的相位內(nèi)插間隔220。圖6是示出根據(jù)本發(fā)明實施例的電流驅(qū)動器("CD")支路600的電路圖。CD支路600是圖5所示的CD510的一個可能實施例。所示的CD支路600的實施例包括串聯(lián)耦合在高壓軌VCC和低壓軌GND之間的四個晶體管Tl、T2、T3和T4。晶體管Tl和T2是正金屬氧化物半導(dǎo)體("PMOS")晶體管，晶體管T3和T4是負(fù)金屬氧化物半導(dǎo)體("NMOS")晶體管。T2和T3的柵極耦合到一起，在輸入端口IN1和輸出端口01之間形成類似反相器的結(jié)構(gòu)。晶體管T1的柵極耦合到Pbias端口PB1以從補(bǔ)償邏輯130接收PBIAS信號。晶體管T4的柵極耦合到Nbias端口NB1，以從補(bǔ)償邏輯130接收NBIAS信號。晶體管Tl用于響應(yīng)于PBIAS信號控制上拉路徑605的導(dǎo)電性。類似地，晶體管T4用于響應(yīng)于NBIAS信號控制下拉路徑610的導(dǎo)電性。通過控制上拉和下拉路徑的導(dǎo)電性，PBIAS和NBIAS信號可以補(bǔ)償工作溫度和電壓的波動以及不同的制造工藝技術(shù)，以在這些變化的因素之下保持輸出端口Ol處的驅(qū)動電流基本恒定。例如，如果PI100的工作溫度在工作期間升高，則補(bǔ)償邏輯130可以降低PBIAS信號的電壓并提高NBIAS信號的電壓，以保持輸出端口01處的相位延遲電流的恒定幅度。如上所述，在一些實施例中，配置CD510，以響應(yīng)于PMSEL信號的加權(quán)溫度計編碼產(chǎn)生基本相等的內(nèi)插相位間隔220。下面的表1示出用于利用PMSEL信號的加權(quán)溫度計編碼而實現(xiàn)基本相等的內(nèi)插相位間隔220的示例性的晶體管Tl和T4的相對大小。表l:CD支路T4相對大小Tl相對大小IX1.6X0.75X1.2X0.75X1.2X130.9X1.4Xux1.8X1.6X2.6X14<table>tableseeoriginaldocumentpage15</column></row><table>表1示出用于時鐘信號200的大致等于3.2GHz的工作頻率的示例性的晶體管Tl和T4的相對大小。如圖所示，可以利用標(biāo)準(zhǔn)互補(bǔ)金屬氧化物半導(dǎo)體("CMOS")技術(shù)制造CD支路600。因而，CD支路600幾乎不消耗功率，其消耗的功率基本是在切換期間消耗的(動態(tài)功耗)。換言之，由于其CMOS互補(bǔ)性，CD支路600幾乎不消耗靜態(tài)功率。因此，PI100提供了低功率、高頻率的相位內(nèi)插功能。現(xiàn)有技術(shù)的相位內(nèi)插器通常是用差分信號裝置實現(xiàn)的，因此消耗比PI100大得多的功率(動態(tài)和靜態(tài)功耗)，而且適當(dāng)?shù)卦O(shè)計上拉路徑605和下拉路徑610中的晶體管的相對大小。在一個實施例中，CD510是匹配的電流驅(qū)動器。在如下意義上CD510是匹配的在經(jīng)由每個CD510的下拉路徑610下拉節(jié)點Nl時流經(jīng)節(jié)點Nl的組合電流的幅度基本等于在經(jīng)由每個CD510的上拉路徑605上拉節(jié)點Nl時流經(jīng)節(jié)點N1的組合電流的幅度。換言之，在本實施例中，由相位混合器105產(chǎn)生的相位延遲信號215的上升時間和下降時間是基本對稱的，因為在加權(quán)相位延遲信號PHOUT的上升和下降階段期間由CD510產(chǎn)生的流經(jīng)節(jié)點N1的組合驅(qū)動電流的幅度是基本相等的。在一個實施例中，可以通過PBIAS和NBIAS信號的適當(dāng)偏置實現(xiàn)PHOUT的上升和下降時間的匹配。在所示的實施例中，CD支路600包括分別跨接晶體管Tl和T4的柵極和源極耦合的旁路電容器CI和C2。這些旁路電容器通過濾除高壓軌VCC和低壓軌GND上的噪聲來降低PHOUT上的抖動。如果噪聲尖峰在高壓軌VCC上傳播，則旁路電容器C1將會把該噪聲尖峰傳遞到晶體管T1的柵極上，由此保持晶體管Tl的恒定柵極-源極電壓Vgs并保持上拉路徑605的導(dǎo)電性相對恒定。類似地，如果噪聲尖峰在低壓軌GND上傳播，則旁路電容器C2將會把該噪聲尖峰傳遞到晶體管T4的柵極上，由此保持晶體管T4的恒定柵極-源極電壓Vgs并保持下拉路徑610的導(dǎo)電性相對恒定。通過這種方式，旁路電容器CI和C2用于將輸出端口01與在電壓軌和偏置端口PB1和NB1上傳播的噪聲隔離開。圖7是示出根據(jù)本發(fā)明實施例的用于產(chǎn)生PBIAS信號的補(bǔ)償邏輯700的電路圖。所示的補(bǔ)償邏輯700的實施例是圖1所示的補(bǔ)償邏輯130的一個可能實施例。所示的補(bǔ)償邏輯700的實施例包括比較器705以及串聯(lián)在高壓軌VCC和低壓軌GND之間的晶體管T5、T6、T7和T8。耦合比較器705的負(fù)輸入端以接收等于由高壓軌提供的電壓的一半(即VCC/2)的電壓?？梢允褂煤唵蔚姆謮浩麟娐穪懋a(chǎn)生VCC/2。比較器705的正輸入端耦合到晶體管T6和T7的漏極之間的中間節(jié)點N2。晶體管T5的柵極耦合到比較器705的輸出端，晶體管T6的柵極耦合到低壓軌，晶體管T7的柵極耦合到高壓軌，并且耦合晶體管T8的柵極以從DLL110的電荷泵(未示出)接收NBIAS信號。在比較器705的輸出端和高壓軌VCC之間進(jìn)一步耦合電容器C3。圖8A是示出用于實施本發(fā)明實施例的系統(tǒng)800的功能框圖，耦合所述系統(tǒng)800以彼此通信。系統(tǒng)800包括兩個裝置805和810。裝置805和810可以表示任何處理裝置，包括計算機(jī)、網(wǎng)絡(luò)元件(例如交換機(jī)、路由器等)、便攜式通信裝置(例如手機(jī))等。裝置805包括數(shù)據(jù)處理單元820(例如微處理器、中央處理單元等)、發(fā)射器825和隨機(jī)存取存儲器("RAM")830。裝置810包括數(shù)據(jù)處理單元820、RAM830、接收器835、抽樣器840和PI100。RAM830可以包括諸如動態(tài)RAM("DRAM")、同步DRAM("SDRAM")、雙倍數(shù)據(jù)速率SDRAM("DDRSDRAM")、靜態(tài)RAM("SRAM")等RAM類型。如圖所示，裝置805將發(fā)射器825輸出的數(shù)據(jù)流815發(fā)送到裝置810。數(shù)據(jù)流815被接收器835接收并被抽樣器840抽樣。抽樣器840在指定的抽樣時間或以指定的抽樣相位對所接收的數(shù)據(jù)流815進(jìn)行抽樣以提取抽樣數(shù)據(jù)，并將抽樣數(shù)據(jù)轉(zhuǎn)發(fā)到數(shù)據(jù)處理單元820。將PI100耦合到抽樣器840以精確設(shè)置抽樣器840的抽樣相位。參考圖8B所示的時序圖850,為了優(yōu)化來自數(shù)據(jù)流815的數(shù)據(jù)恢復(fù)，應(yīng)當(dāng)使抽樣時間或抽樣相位"S"居中位于所接收的數(shù)據(jù)流815的眼寬("EW")的中心?？梢詮乃邮盏臄?shù)據(jù)流815提取時鐘信號200，或者可以由裝置810獨立產(chǎn)生時鐘信號200。然而，由于時鐘信號200的上升和下降沿通常不會落在EW的中心，因此用PIIOO來產(chǎn)生中間相位，用于將抽樣器840的抽樣相位S與所接收的數(shù)據(jù)流815的EW的中心精確對準(zhǔn)。圖9是示出根據(jù)本發(fā)明實施例的用于將抽樣相位S與數(shù)據(jù)流815的EW的中心對準(zhǔn)的過程900的流程圖。在過程塊905中，在裝置810處接收數(shù)據(jù)流815。在過程塊910中，PI100將抽樣相位S向一個方向(例如左)調(diào)節(jié)，直到數(shù)據(jù)流815不再能被有效地抽樣(判決塊915)。在抽樣器840不再能對所接收的數(shù)據(jù)流815進(jìn)行有效抽樣的點，將PIIOO的電流相位設(shè)置設(shè)為EW的左相位邊界(過程塊920)。在過程塊925中，PIIOO將抽樣相位S向另一個方向(例如右)調(diào)節(jié)，直到數(shù)據(jù)流815不再能被有效地抽樣(判決塊930)。在抽樣器840再次不再對所接收的數(shù)據(jù)流815進(jìn)行有效抽樣的點，將PI100的電流相位設(shè)置設(shè)為EW的右相位邊界(過程塊935)。然后將最優(yōu)抽樣相位設(shè)置在EW的左右相位邊界之間的中點處。在裝置805和810之間的通信會話期間可以周期性地重復(fù)執(zhí)行過程900，以補(bǔ)償兩個裝置之間的相對相移。對本發(fā)明所示實施例的以上描述，包括在摘要中描述的內(nèi)容，并非意在窮舉或?qū)⒈景l(fā)明限于所公開的精確形式。盡管在此為了示例性的目的描述了本發(fā)明的具體實施例及其實例，但如本領(lǐng)域的技術(shù)人員將認(rèn)識到的那樣，在本發(fā)明的范圍內(nèi)各種修改都是可能的?？梢砸罁?jù)以上的詳細(xì)描述對本發(fā)明做出這些修改。所附權(quán)利要求書中使用的術(shù)語不應(yīng)被視為將本發(fā)明限于說明書中公開的具體實施例。相反，本發(fā)明的范圍完全由所附權(quán)利要求書確定，應(yīng)根據(jù)權(quán)利要求解釋的現(xiàn)有原則來解釋所附權(quán)利要求書。權(quán)利要求1、一種相位內(nèi)插器，包括第一電路，其輸出具有第一相位延遲的第一信號和具有第二相位延遲的第二信號；以及被耦合成從所述第一電路接收所述第一和第二信號的相位混合器，所述相位混合器包括多個電流驅(qū)動器，每個所述電流驅(qū)動器包括電流驅(qū)動器輸入端和電流驅(qū)動器輸出端，所述電流驅(qū)動器輸入端被耦合成選擇性地延遲所述第一或第二信號中的一個，所述電流驅(qū)動器輸出端被耦合成輸出相位延遲信號，所述多個電流驅(qū)動器的電流驅(qū)動器輸出端耦合到一起以組合來自所述多個電流驅(qū)動器的相位延遲信號，以產(chǎn)生具有從所述第一和第二相位延遲的加權(quán)組合內(nèi)插的相位的輸出相位延遲信號。2、根據(jù)權(quán)利要求l所述的相位內(nèi)插器，其中所述相位混合器還包括多個第一多路復(fù)用器，每個所述第一多路復(fù)用器被耦合成接收所述第一和第二信號并被耦合成將所述第一或第二信號中的一個選擇性地傳遞到所述多個電流驅(qū)動器中的相應(yīng)一個的電流驅(qū)動器輸入端，所述第一多路復(fù)用器被耦合成響應(yīng)于相位混合器選擇("PMSEL")信號而選擇性地傳遞所述第一或第二信號中的一個。3、根據(jù)權(quán)利要求2所述的相位內(nèi)插器，其中所述第一多路復(fù)用器被耦合成響應(yīng)于具有溫度計編碼的PMSEL信號而選擇性地傳遞所述第一或第二信號中的一個，且其中將所述多個電流驅(qū)動器的輸出端耦合到一起以組合所述相位延遲信號，從而產(chǎn)生具有從所述第一和第二相位延遲的加權(quán)組合內(nèi)插的相位的所述輸出相位延遲信號。4、根據(jù)權(quán)利要求2所述的相位內(nèi)插器，其中所述電流驅(qū)動器中的每一個包括上拉路徑，其包括串聯(lián)耦合的第一和第二晶體管，所述上拉路徑耦合在所述電流驅(qū)動器輸出端和第一電壓軌之間；以及下拉路徑，其包括串聯(lián)耦合的第三和第四晶體管，所述下拉路徑耦合在所述電流驅(qū)動器輸出端和第二電壓軌之間，其中所述第二和第三晶體管的柵極耦合到所述電流驅(qū)動器輸入端。5、根據(jù)權(quán)利要求4所述的相位內(nèi)插器，其中所述第一晶體管的柵極被耦合成接收上拉路徑偏置信號，所述第四晶體管的柵極被耦合成接收下拉路徑偏置信號，所述相位內(nèi)插器還包括用于產(chǎn)生所述上拉路徑偏置信號的補(bǔ)償邏輯，所述補(bǔ)償邏輯包括串聯(lián)耦合在電路節(jié)點和所述第一電壓軌之間的第五和第六晶體管；串聯(lián)耦合在所述電路節(jié)點和所述第二電壓軌之間的第七和第八晶體管；以及具有負(fù)輸入端、正輸入端和輸出端的比較器，所述負(fù)輸入端被耦合成接收所述第一電壓軌的一半電壓，所述正輸入端耦合到所述電路節(jié)點，所述輸出端用于產(chǎn)生所述上拉路徑偏置信號，其中所述比較器的輸出端進(jìn)一步耦合到所述第五晶體管的柵極，且其中所述第八晶體管的柵極被耦合成接收所述下拉路徑偏置信號。6、根據(jù)權(quán)利要求4所述的相位內(nèi)插器，其中所述電流驅(qū)動器中的每一個還包括耦合在所述第一電壓軌和所述第一晶體管的柵極之間的第一電容器；以及耦合在所述第二電壓軌和所述第四晶體管的柵極之間的第二電容器，所述第一和第二電容器被耦合成減小由于所述第一和第二電壓軌上的噪聲而導(dǎo)致的所述電流驅(qū)動器輸出端上的所述相位延遲信號輸出的擾動。7、根據(jù)權(quán)利要求4所述的相位內(nèi)插器，其中確定所述多個電流驅(qū)動器中的每一個的所述第一和第四晶體管的大小以在所述第一和第二信號之間內(nèi)插多個基本相等的相位間隔。8、根據(jù)權(quán)利要求7所述的相位內(nèi)插器，其中確定所述多個電流驅(qū)動器中的每一個的所述第一和第四晶體管的大小以基于加權(quán)溫度計編碼在所述第一和第二信號之間內(nèi)插多個基本相等的相位間隔。9、根據(jù)權(quán)利要求2所述的相位內(nèi)插器，其中所述第一電路包括延遲鎖定環(huán)("DLL"),用于產(chǎn)生多個各自具有不同相位的DLL時鐘信號；以及第二多路復(fù)用器，其被耦合成接收所述多個DLL時鐘信號并選擇性地將所述DLL時鐘信號中的兩個作為所述第一和第二信號傳遞到所述相位混合器。10、根據(jù)權(quán)利要求9所述的相位內(nèi)插器，還包括控制電路，用于產(chǎn)生相位內(nèi)插器選擇("PISEL")信號；以及耦合到所述控制電路、所述相位混合器和所述多路復(fù)用器的解碼器，所述解碼器被耦合成對所述PISEL信號進(jìn)行解碼并響應(yīng)于所述PISEL信號產(chǎn)生所述PMSEL信號，并且響應(yīng)于所述PISEL信號產(chǎn)生多路復(fù)用器選擇("MUXSEL")信號以控制所述多路復(fù)用器。11、根據(jù)權(quán)利要求10所述的相位內(nèi)插器，其中所述解碼器被耦合成向所述相位混合器輸出所述PMSEL信號作為加權(quán)溫度計編碼信號。12、一種操作方法，包括產(chǎn)生具有第一相位的第一信號和具有第二相位的第二信號；產(chǎn)生相位混合器選擇信號；以及響應(yīng)于所述相位混合器選擇信號而選擇性地將所述第一或第二信號中的一個傳遞到多個電流驅(qū)動器中的每一個；從所述多個電流驅(qū)動器產(chǎn)生多個相位延遲信號；以及組合所述多個相位延遲信號中的每一個以產(chǎn)生具有從所述第一和第二信號內(nèi)插的第三相位的加權(quán)相位延遲信號。13、根據(jù)權(quán)利要求12所述的方法，其中從所述多個電流驅(qū)動器產(chǎn)生所述多個相位延遲信號包括通過耦合到每一個所述電流驅(qū)動器的公共節(jié)點吸收第一組合電流；以及通過耦合到每一個所述電流驅(qū)動器的所述公共節(jié)點提供第二組合電流，其中所述第一和第二組合電流具有基本相等的幅度，以產(chǎn)生上升和下降時間基本相等的所述加權(quán)相位延遲信號。14、根據(jù)權(quán)利要求13所述的方法，還包括產(chǎn)生第一偏置信號以偏置每一個所述電流驅(qū)動器內(nèi)的上拉路徑；以及產(chǎn)生第二偏置信號以偏置每一個所述電流驅(qū)動器內(nèi)的下拉路徑，所述第一和第二偏置信號控制每一個所述電流驅(qū)動器內(nèi)的所述上拉和下拉路徑的導(dǎo)電性，以在工作溫度范圍內(nèi)保持基本恒定的第一和第二組合電流。15、根據(jù)權(quán)利要求13所述的方法，其中產(chǎn)生所述相位混合器選擇信號包括產(chǎn)生溫度計編碼信號，并且其中響應(yīng)于所述相位混合器選擇信號而選擇性地將所述第一或第二信號中的一個傳遞到每個所述電流驅(qū)動器包括響應(yīng)于所述溫度計編碼信號而選擇性地將所述第一或第二信號中的一個傳遞到每一個所述電流驅(qū)動器。16、根據(jù)權(quán)利要求15所述的方法，其中所述溫度計編碼信號包括加權(quán)溫度計編碼信號，其用于從具有在所述第一和第二信號之間內(nèi)插的基本相等相位間隔的多個相位中選擇所述加權(quán)相位延遲信號的第三相位。17、一種系統(tǒng)，包括抽樣器，用于對從通信信道接收的數(shù)據(jù)進(jìn)行抽樣；數(shù)據(jù)處理單元，其被耦合成處理從所述抽樣器接收的數(shù)據(jù)并耦合到同步動態(tài)隨機(jī)存取存儲器("SDRAM");以及相位內(nèi)插器，其耦合到所述抽樣器，以選擇所述抽樣器的抽樣相位，所述相位內(nèi)插器包括第一電路，用于輸出具有第一相位延遲的第一信號和具有第二相位延遲的第二信號；以及被耦合成從所述第一電路接收所述第一和第二信號的相位混合器，所述相位混合器包括多個電流驅(qū)動器，每一個所述電流驅(qū)動器包括電流驅(qū)動器輸入端和電流驅(qū)動器輸出端，所述電流驅(qū)動器輸入端被耦合成選擇性地延遲所述第一或第二信號中的一個，所述電流驅(qū)動器輸出端被耦合成輸出相位延遲信號，所述多個電流驅(qū)動器的電流驅(qū)動器輸出端耦合到一起以組合來自所述多個電流驅(qū)動器的相位延遲信號，從而產(chǎn)生具有從所述第一和第二信號內(nèi)插的相位的輸出相位延遲信號。18、根據(jù)權(quán)利要求17所述的系統(tǒng)，其中所述相位混合器還包括多個第一多路復(fù)用器，每一個所述第一多路復(fù)用器被耦合成接收所述第一和第二信號并被耦合成將所述第一或第二信號中的一個選擇性地傳遞到所述多個電流驅(qū)動器中的相應(yīng)一個的電流驅(qū)動器輸入端，所述第一多路復(fù)用器被耦合成響應(yīng)于相位混合器選擇("PMSEL")信號選擇性地傳遞所述第一或第二信號中的一個。19、根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述第一電路包括延遲鎖定環(huán)("DLL")和第二多路復(fù)用器，所述延遲鎖定環(huán)用于產(chǎn)生各自具有不同相位的多個DLL時鐘信號，所述第二多路復(fù)用器被耦合成接收所述多個DLL時鐘信號并選擇性地將所述DLL時鐘信號中的兩個作為所述第一和第二信號傳遞到所述相位混合器，所述相位內(nèi)插器還包括控制電路，用于產(chǎn)生相位內(nèi)插器選擇("PISEL")信號；以及耦合到所述控制電路、所述相位混合器和所述多路復(fù)用器的解碼器，所述解碼器被耦合成對所述PISEL信號進(jìn)行解碼并響應(yīng)于所述PISEL信號產(chǎn)生所述PMSEL信號，并且響應(yīng)于所述PISEL信號產(chǎn)生多路復(fù)用器選擇("MUXSEL")信號以控制所述多路復(fù)用器。20、根據(jù)權(quán)利要求19所述的系統(tǒng)，其中所述解碼器被耦合成向所述相位混合器輸出所述PMSEL信號作為加權(quán)溫度計編碼信號。全文摘要相位內(nèi)插器包括第一電路和相位混合器(105)，所述第一電路產(chǎn)生具有第一相位延遲的第一信號(PHIN0)和具有第二相位延遲的第二信號(PHIN1)。將相位混合器(105)耦合成從所述第一電路接收第一和第二信號。相位混合器(105)包括多個電流驅(qū)動器(510)，每一個電流驅(qū)動器包括電流驅(qū)動器輸入端和電流驅(qū)動器輸出端，所述電流驅(qū)動器輸入端被耦合成選擇性地延遲第一或第二信號中的一個，所述電流驅(qū)動器輸出端被耦合成輸出相位延遲信號。將電流驅(qū)動器(510)的電流驅(qū)動器輸出端(01)耦合到一起以組合來自電流驅(qū)動器的相位延遲信號，從而生成具有從第一信號(PHIN0)和第二信號(PHIN1)內(nèi)插的相位的輸出相位延遲信號。文檔編號H04L7/033GK101310440SQ200680042548公開日2008年11月19日申請日期2006年12月8日優(yōu)先權(quán)日2005年12月27日發(fā)明者I·A·揚(yáng),Y·范申請人:英特爾公司