專利名稱：一種半導(dǎo)體結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)及制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
背景技術(shù)：
隨著傳統(tǒng)的 MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金 屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管)的特征尺寸不斷按比例縮小，器件的短溝道效應(yīng)越來(lái) 越嚴(yán)重，器件的泄漏電流增加，使得器件的開態(tài)電流與關(guān)態(tài)電流的比值(即開關(guān)比值I。n/ Ioff)不斷下降，從而導(dǎo)致器件的性能發(fā)生惡化。因此，為了節(jié)約成本起見，在不需要采用新 材料和工藝步驟的條件下來(lái)克服這些困難，必須找到新的解決方案。TFET (Tunneling Field Effect Transistor，隧穿場(chǎng)效應(yīng))晶體管是一種基于載 流子的隧道穿透效應(yīng)的量子力學(xué)器件，相對(duì)于傳統(tǒng)的MOS晶體管而言，它具有較弱的短溝 道效應(yīng)和更小的泄漏電流。TFET晶體管的結(jié)構(gòu)是基于金屬-氧化物-半導(dǎo)體柵控的P-I-N 二極管，如圖1所示給出了一個(gè)典型的N型溝道TFET。具體地，N型溝道TFET包含一個(gè)P 型摻雜的源區(qū)和一個(gè)N型摻雜的漏區(qū)，源區(qū)和漏區(qū)之間被一個(gè)溝道區(qū)所隔離開，柵堆疊包 含一個(gè)位于溝道區(qū)上方的柵介質(zhì)層和一個(gè)柵極導(dǎo)電層。在TFET器件的關(guān)閉狀態(tài)，即沒有施加?xùn)艍簳r(shí)，源區(qū)和漏極區(qū)之間形成的結(jié)為反向 偏置的二極管，而由反向偏置二極管建立的勢(shì)壘大于通?；パa(bǔ)型MOSFET所建立的勢(shì)壘，因 此，這就導(dǎo)致了即使溝道長(zhǎng)度非常短的時(shí)候TFET器件的亞閾值泄漏電流和直接隧穿電流 大大降低。當(dāng)對(duì)TFET的柵極施加電壓，在場(chǎng)效應(yīng)的作用下器件的溝道區(qū)產(chǎn)生一個(gè)電子的通 道，一旦溝道中的電子濃度發(fā)生簡(jiǎn)并，那么在源區(qū)和溝道區(qū)之間就會(huì)形成一個(gè)隧穿結(jié)，隧穿 產(chǎn)生的隧穿電流通過這個(gè)隧穿結(jié)。從能帶的角度來(lái)看，這種基于柵控P-I-N 二極管結(jié)構(gòu)的 隧穿場(chǎng)效應(yīng)晶體管是通過控制柵極電壓來(lái)調(diào)節(jié)源區(qū)和溝道區(qū)之間所形成的P-N結(jié)的隧道 長(zhǎng)度。但是，隨著TFET不斷按比例縮小，為了獲得更大的開態(tài)電流和更小的亞閾值區(qū)斜率， 需要源區(qū)和溝道區(qū)之間所形成的P-N結(jié)界面處的雜質(zhì)摻雜濃度梯度更加陡直或者采用異 質(zhì)結(jié)等方法，這就大大的增加了工藝步驟的難度和成本。

發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是提出一種柵控肖特基結(jié)隧 穿場(chǎng)效應(yīng)晶體管及其形成方法。為達(dá)到上述目的，本發(fā)明一方面提出一種半導(dǎo)體結(jié)構(gòu)，包括襯底；形成在所述襯 底之中的溝道區(qū)，所述溝道區(qū)包括第一導(dǎo)電類型的第一半導(dǎo)體材料；分別位于所述溝道區(qū) 兩側(cè)的源區(qū)和漏區(qū)，其中，所述源區(qū)為金屬源區(qū)以與所述溝道區(qū)形成肖特基結(jié)，所述漏區(qū)包 括第一導(dǎo)電類型的第二半導(dǎo)體材料；和位于所述溝道區(qū)之上的柵堆疊，以及柵堆疊兩側(cè)的 一層或多層側(cè)墻。在本發(fā)明的一個(gè)實(shí)施例中，所述溝道區(qū)的摻雜濃度小于所述漏區(qū)的摻雜濃度。3
在本發(fā)明的一個(gè)實(shí)施例中，所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料相同或不 相同。在本發(fā)明的一個(gè)實(shí)施例中，所述第一導(dǎo)電類型為N型或P型。在本發(fā)明的一個(gè)實(shí)施例中，所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料為Si、Ge、 SiGe, SiC、III-V族半導(dǎo)體材料、碳納米管或石墨烯的應(yīng)變或非應(yīng)變材料。本發(fā)明另一方面還提出了一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括以下步驟提供襯底； 在所述襯底之上形成柵堆疊，以及柵堆疊兩側(cè)的一層或多層側(cè)墻；對(duì)所述柵堆疊兩側(cè)的所 述襯底中的源區(qū)和漏區(qū)進(jìn)行重?fù)诫s；在所述源區(qū)、漏區(qū)和柵堆疊及側(cè)墻之上淀積介質(zhì)掩膜 層；選擇性刻蝕所述介質(zhì)掩膜層以暴露所述源區(qū)；刻蝕所述源區(qū)以形成源區(qū)凹槽；在所述 源區(qū)凹槽之中形成金屬層以作為金屬源區(qū)，以使所述源區(qū)金屬與所述襯底溝道區(qū)形成肖特 基結(jié)。在本發(fā)明的一個(gè)實(shí)施例中，所述襯底包括Si、Ge、SiGe、SiC、III-V族半導(dǎo)體材料、 碳納米管、石墨烯或SOI、GOI等襯底。本發(fā)明再一方面還提出了一種雙柵柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管、多柵柵控肖 特基結(jié)隧穿場(chǎng)效應(yīng)晶體管、鰭式柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管FIN-FET、包裹式納米線或 包裹式納米管柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管，其中包括如以上所述的半導(dǎo)體結(jié)構(gòu)。本發(fā)明提出的半導(dǎo)體結(jié)構(gòu)具有更優(yōu)的開關(guān)特性和高頻特性。本發(fā)明附加的方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發(fā)明的實(shí)踐了解到。


本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對(duì)實(shí)施例的描述中將變 得明顯和容易理解，其中圖1為典型的N型溝道TFET ；圖2為本發(fā)明實(shí)施例的N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)圖；圖3為本發(fā)明另一個(gè)實(shí)施例的N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)圖；圖4為本發(fā)明實(shí)施例的N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的能帶圖；圖5為本發(fā)明實(shí)施例的P型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)圖；圖6為本發(fā)明實(shí)施例的P型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的能帶圖；圖7為根據(jù)本發(fā)明實(shí)施例的N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管與典型的N 型溝道TFET仿真示意圖；圖8-14為本發(fā)明實(shí)施例的柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的形成方法流程圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終 相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn) 化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重 復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此 外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到 其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形 成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。本發(fā)明一方面提出了一種半導(dǎo)體結(jié)構(gòu)。該半導(dǎo)體結(jié)構(gòu)包括襯底、形成在襯底之上 的絕緣層、形成在所述絕緣層之上的溝道區(qū)、和分別位于溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)，其中， 所述源區(qū)為金屬源區(qū)，以及位于溝道區(qū)之上的柵堆疊，以及柵堆疊兩側(cè)的一層或多層側(cè)墻。 需要說(shuō)明的是，該半導(dǎo)體結(jié)構(gòu)可用作柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管(feteControlled Schottky-Barrier Tunneling Field Effect Transistor)，也用作雙柵柵控肖特基結(jié)隧穿 場(chǎng)效應(yīng)晶體管、多柵柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管、鰭式柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體 管FIN-FET、包裹式納米線或包裹式納米管柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管。為了能對(duì)本發(fā)明有清楚的理解，以下將對(duì)N型和P型溝道柵控肖特基結(jié)隧穿場(chǎng)效 應(yīng)晶體管以及其能帶圖分別進(jìn)行詳細(xì)的介紹。如圖2所示，為本發(fā)明實(shí)施例的N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)圖。 該N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管包括襯底110、形成在襯底110之上的絕緣層 120，以及形成在絕緣層120之上的溝道區(qū)140。在此需要說(shuō)明的是，本發(fā)明可采用任何襯底，多晶硅襯底、多晶鍺硅襯底、多晶鍺 襯底、體硅襯底、SOI (絕緣層上硅襯底)、GOI (絕緣層上鍺襯底)、絕緣層上多晶硅襯底、絕 緣層上多晶鍺襯底等均可采用，即也可不需要上述的絕緣層120，直接基于襯底110形成柵 控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管，如圖3所示。其中，再次參考圖2，溝道區(qū)140包括N型的第一半導(dǎo)體材料，例如Si、Ge、SiGe, SiC、III-V族半導(dǎo)體材料、碳納米管(carbon nanotube)或石墨烯(graphene)等。該半導(dǎo)體 結(jié)構(gòu)還包括分別位于溝道區(qū)140兩側(cè)的源區(qū)160和漏區(qū)150，其中，源區(qū)160為金屬源區(qū)，漏 區(qū)150包括N型的第二半導(dǎo)體材料。其中，第二半導(dǎo)體材料可與第一半導(dǎo)體材料相同，也可 與第一半導(dǎo)體材料不同，即和第一半導(dǎo)體材料形成異質(zhì)結(jié)，也可為Si、Ge、SiGe、SiC、III-V 族半導(dǎo)體材料或碳納米管(carbon nanotube)、石墨烯(graphene)等。在本發(fā)明的一個(gè)實(shí) 施例中，金屬可包括Al、Ni、Ti、Mo、W、Co、Pt、Pd、Ta、Er、Yb或其他常規(guī)或稀土金屬等。該半導(dǎo)體結(jié)構(gòu)還包括位于溝道區(qū)140之上的柵堆疊130，以及柵堆疊130兩側(cè)的一 層或多層側(cè)墻。該柵堆疊130包括柵介質(zhì)層和柵極導(dǎo)電層，柵介質(zhì)層可為高介電常數(shù)柵介 質(zhì)層也可為其他類型的柵介質(zhì)，柵極導(dǎo)電層可為多晶硅柵或金屬柵材料等。在本發(fā)明的一個(gè)具體實(shí)施例中，溝道區(qū)140的摻雜濃度小于漏區(qū)150的摻雜濃度， 可為N型輕摻雜的Si或者沒有摻雜的本征Si，漏區(qū)150可為N型重?fù)诫s的Si，源區(qū)為金屬 Al，漏區(qū)的接觸金屬也可選為Al，但是金屬源區(qū)與溝道區(qū)形成肖特基結(jié)，而漏區(qū)的接觸金屬 Al與漏區(qū)重?fù)诫s的Si形成歐姆接觸。如圖4所示，為本發(fā)明實(shí)施例的N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的能帶 圖。其中，圖中Erii與^分別為源區(qū)金屬和溝道區(qū)及漏區(qū)N型半導(dǎo)體的費(fèi)米能級(jí)，實(shí)線所 示的&，EV為未施加?xùn)艍簳r(shí)溝道區(qū)和漏區(qū)半導(dǎo)體的導(dǎo)帶底和價(jià)帶頂，虛線所示的&，EV為施加了柵壓時(shí)溝道區(qū)和漏區(qū)半導(dǎo)體的導(dǎo)帶底和價(jià)帶頂。如圖4所示，源區(qū)金屬與溝道區(qū)N型 半導(dǎo)體之間形成肖特基結(jié)，即肖特基勢(shì)壘。根據(jù)量子力學(xué)的理論，載流子的隧道穿透幾率 決定于勢(shì)壘高度和隧道長(zhǎng)度。在肖特基勢(shì)壘中，不同能量的電子面臨的勢(shì)壘高度和隧道長(zhǎng) 度不同，因而隧道穿透幾率也不一樣。對(duì)于N型溝道器件，當(dāng)器件處于關(guān)態(tài)時(shí)，即未施加?xùn)?壓時(shí)，電子的隧穿勢(shì)壘高度很高，隧穿長(zhǎng)度也很大，源區(qū)金屬中的電子隧穿到溝道區(qū)的導(dǎo)帶 幾率很低，如圖4中實(shí)線所示的&，因而器件的關(guān)態(tài)電流很低。當(dāng)施加正的柵壓時(shí)，隨著柵 壓的逐漸增大，隧穿長(zhǎng)度迅速減小，源區(qū)金屬中的電子隧穿到溝道區(qū)的導(dǎo)帶幾率增大，如圖 4中的虛線所示的Ec，因而隧穿電流隨著柵壓的增加而迅速上升。因此，相對(duì)于傳統(tǒng)的場(chǎng)效 應(yīng)晶體管，柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的開關(guān)比值I。n/I。ff將會(huì)大大提高，可以達(dá)到IO8 或甚至更高；同時(shí)亞閾值斜率也顯著降低，可以達(dá)到20mV/decade或者更低。如圖5所示，為本發(fā)明實(shí)施例的P型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)圖。 該P(yáng)型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管包括襯底210、形成在襯底210之上的絕緣層220， 以及形成在絕緣層220之上的溝道區(qū)M0。同樣，在該實(shí)施例中也可不需要絕緣層220。其 中，溝道區(qū)240包括P型的第一半導(dǎo)體材料，例如Si、Ge、SiGe、SiC、III-V族半導(dǎo)體材料、碳 納米管(carbon nanotube)或石墨烯(graphene)等。該P(yáng)型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體 管還包括分別位于溝道區(qū)240兩側(cè)的源區(qū)260和漏區(qū)250。其中，源區(qū)沈0為金屬源區(qū)，漏 區(qū)250包括P型的第二半導(dǎo)體材料。其中，第二半導(dǎo)體材料可與第一半導(dǎo)體材料相同，也可 與第一半導(dǎo)體材料不同，即和第一半導(dǎo)體材料形成異質(zhì)結(jié)，也可為Si、Ge、SiGe, SiC、III-V 族半導(dǎo)體材料或碳納米管(carbon nanotube)、石墨烯(graphene)等。該P(yáng)型柵控肖特基 結(jié)隧穿場(chǎng)效應(yīng)晶體管還包括位于溝道區(qū)240之上的柵堆疊230，以及柵堆疊230兩側(cè)的一層 或多層側(cè)墻。在本發(fā)明的一個(gè)實(shí)施例中，對(duì)P型半導(dǎo)體來(lái)說(shuō)，需要選擇合適的源區(qū)金屬，以形成 肖特基結(jié)。在本發(fā)明的另一個(gè)具體實(shí)施例中，溝道區(qū)MO的摻雜濃度小于漏區(qū)250的摻 雜濃度，可為P型輕摻雜的Si或者沒有摻雜的本征Si，漏區(qū)250可為P型重?fù)诫s的應(yīng)變 Sia7Gea3,源區(qū)260為金屬Ti，漏區(qū)的接觸金屬可選為Ni，但是金屬源區(qū)與溝道區(qū)形成肖特 基結(jié)，而漏區(qū)的接觸金屬Ni與漏區(qū)重?fù)诫s的應(yīng)變Sia7Gea3形成歐姆接觸。在本發(fā)明實(shí)施 例中，金屬可包括Al、Ni、Ti、Mo、Sn、W、Co、Pt、Pd、Ta、Er、Yb或其他常規(guī)或稀土金屬等，優(yōu) 選為Ti。如圖6所示，為本發(fā)明實(shí)施例的P型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的能帶 圖。對(duì)于P型溝道器件，當(dāng)器件處于關(guān)態(tài)時(shí)，即未施加?xùn)艍簳r(shí)，電子的隧穿勢(shì)壘高度很高，隧 穿長(zhǎng)度也很大，溝道區(qū)中的價(jià)帶電子隧穿到源區(qū)金屬的幾率很低，如圖6中實(shí)線所示的Ev， 因而器件的關(guān)態(tài)電流很低。當(dāng)施加負(fù)的柵壓時(shí)，隨著柵壓的逐漸減低，隧穿長(zhǎng)度迅速減小， 溝道區(qū)中的價(jià)帶電子隧穿到金屬源區(qū)的幾率增大，如圖6中的虛線所示的Εν，因而隧穿電流 隨著柵壓的減小而迅速上升。由以上闡述可以看出，本發(fā)明所提出的柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的基本工 作原理是由柵極電壓的改變來(lái)實(shí)現(xiàn)肖特基結(jié)與隧道結(jié)之間的高速切換，具體地，即可以通 過控制柵極電壓來(lái)調(diào)節(jié)源區(qū)和溝道區(qū)之間所形成的肖特基結(jié)的隧道長(zhǎng)度。相對(duì)于P-N結(jié)而 言，肖特基結(jié)的電流主要是多子電流。因?yàn)閷?duì)金屬與N型和P型半導(dǎo)體形成的柵控肖特基 結(jié)而言，前者主要涉及的是金屬電子與半導(dǎo)體導(dǎo)帶電子間的隧穿；后者主要涉及的是金屬 電子與半導(dǎo)體價(jià)帶電子間的隧穿。在進(jìn)入對(duì)方后都成為多子漂移電流而迅速地被收集走，并不會(huì)發(fā)生P-N結(jié)中少子注入電流那樣的電荷貯存現(xiàn)象，因此具有更優(yōu)的開關(guān)特性和高頻 特性。如圖7所示，為根據(jù)本發(fā)明實(shí)施例的N型溝道柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管與 典型的N型溝道TFET仿真結(jié)果示意圖，其中實(shí)線代表的是柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體 管，虛線代表的是典型的TFET，橫坐標(biāo)為柵極與源極之間的電壓，縱坐標(biāo)為漏極的電流。在 仿真時(shí)，兩種晶體管的柵長(zhǎng)的物理尺寸都是30nm，等效的氧化層厚度為lnm，并且考慮了載 流子產(chǎn)生、隧穿等的空間分布，引入了非局域的隧穿模型。從圖中可以看出，本發(fā)明具有更 優(yōu)的開關(guān)特性和高頻特性。如圖8-14所示，為本發(fā)明實(shí)施例的柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管的形成方法 流程圖，需要說(shuō)明的是該方法既可適于N型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管，也可適于P型 柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管，該方法包括以下步驟步驟1，提供襯底310。步驟2，在襯底310之上形成絕緣層320。當(dāng)然在本發(fā)明的其他實(shí)施例中，也可不 需要絕緣層320。步驟3，在絕緣層320之上形成溝道層330，如圖8所示。其中，溝道層330可為Si、 Ge、SiGe、SiC、III-V 族半導(dǎo)體材料或碳納米管(carbon nanotube)、石墨烯(graphene)。步驟4，在溝道層330之上形成圖形化了的柵堆疊340，如圖9所示。該柵堆疊340 包含位于半導(dǎo)體襯底上方的一層?xùn)沤橘|(zhì)以及一個(gè)柵極導(dǎo)電層。該圖形化了的柵堆疊340可 以如下步驟實(shí)現(xiàn)即依次在半導(dǎo)體襯底上沉積柵介質(zhì)層以及柵極導(dǎo)電層，然后采用通常的 光刻技術(shù)對(duì)柵介質(zhì)層以及柵極導(dǎo)電層進(jìn)行圖形化。步驟5，在柵堆疊340兩側(cè)先形成一層或多層側(cè)墻，然后利用柵堆疊340和側(cè)墻作 為掩模進(jìn)行離子注入，如圖10所示。經(jīng)過上述工藝處理，就實(shí)現(xiàn)了自對(duì)準(zhǔn)源漏摻雜工藝，那 么就分別形成了源區(qū)350和漏區(qū)360。而位于柵堆疊下方的半導(dǎo)體區(qū)域充當(dāng)溝道區(qū)370。 器件的側(cè)墻可以通過如下步驟完成先淀積一層介質(zhì)層，例如氮化硅，該介質(zhì)層覆蓋整個(gè)結(jié) 構(gòu)，包括半導(dǎo)體襯底與柵堆疊，并利用通常的形成側(cè)墻技術(shù)進(jìn)行刻蝕。步驟6，在源區(qū)350、漏區(qū)360和柵堆疊340之上淀積介質(zhì)掩膜層380，如圖11所 示。在本發(fā)明的一個(gè)實(shí)施例中，介質(zhì)掩膜層380為二氧化硅，當(dāng)然也可為其他介質(zhì)材料。步驟7，選擇性刻蝕介質(zhì)掩膜層380以暴露源區(qū)350的上表面區(qū)域，如圖12所示。步驟8，利用介質(zhì)掩模層380作為阻擋層，選擇性地刻蝕源區(qū)350以形成源區(qū)凹槽 390，如圖13所示。需要說(shuō)明的是，該源區(qū)凹槽390可以不刻蝕透，亦可以刻蝕穿透整個(gè)溝 道層330直達(dá)絕緣層320。源區(qū)凹槽390的深度約為5nm至lOOnm，優(yōu)選約為IOnm至30nm。步驟9，在源區(qū)凹槽390之中形成金屬層作為金屬源區(qū)400，該金屬層充當(dāng)器件的 源區(qū)，如圖14所示。形成金屬層的方法是多樣的，例如可以采用傳統(tǒng)的剝離(lift-off)工 藝，也可以采用先沉積金屬，然后利用光刻并結(jié)合刻蝕的方法。金屬層可以由任何用來(lái)形成 肖特基結(jié)的一層金屬或多層金屬或金屬合金構(gòu)成，例如41、附、1^0、311、1、&)、？1 (1、1^、 Er,Yb,Ti/Pt/Ti,Ti/Au/Ti,Ta/Pt/Ta 等，但是優(yōu)先采用 Ni，其厚度約為 5nm-100nm，優(yōu)選約 為10-30nm。在本發(fā)明實(shí)施例中，可以通過利用各種退火技術(shù)或者其它的等離子體處理等工 藝來(lái)進(jìn)一步實(shí)現(xiàn)對(duì)金屬與半導(dǎo)體溝道區(qū)界面的控制，即可以優(yōu)化金屬源區(qū)與溝道區(qū)形成的 肖特基結(jié)的勢(shì)壘高度、界面態(tài)等性能參數(shù)。7
步驟10，去除剩余的介質(zhì)掩模層380。步驟11，完成器件的互連等工藝。本發(fā)明在提出的半導(dǎo)體結(jié)構(gòu)具有更優(yōu)的開關(guān)特性和高頻特性，并且制作工藝簡(jiǎn) 單，成本低。盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以 理解在不脫離本發(fā)明的原理和精神的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換 和變型，本發(fā)明的范圍由所附權(quán)利要求及其等同限定。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括 襯底；形成在所述襯底之中的溝道區(qū)，所述溝道區(qū)包括第一導(dǎo)電類型的第一半導(dǎo)體材料； 分別位于所述溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)，其中，所述源區(qū)為金屬源區(qū)以與所述溝道區(qū) 形成肖特基結(jié)，所述漏區(qū)包括第一導(dǎo)電類型的第二半導(dǎo)體材料；和位于所述溝道區(qū)之上的柵堆疊，以及柵堆疊兩側(cè)的一層或多層側(cè)墻。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述溝道區(qū)的摻雜濃度小于所述漏 區(qū)的摻雜濃度。
3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體材料和所述第二半 導(dǎo)體材料相同或不相同。
4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一導(dǎo)電類型為N型或P型。
5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體材料和所述第二半 導(dǎo)體材料為Si、Ge、SiGe, SiC、III-V族半導(dǎo)體材料、碳納米管或石墨烯的應(yīng)變或非應(yīng)變材 料。
6.一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括以下步驟 提供襯底；在所述襯底之上形成柵堆疊，以及柵堆疊兩側(cè)的一層或多層側(cè)墻； 對(duì)所述柵堆疊兩側(cè)的所述襯底中的源區(qū)和漏區(qū)進(jìn)行重?fù)诫s； 在所述源區(qū)、漏區(qū)和柵堆疊及側(cè)墻之上淀積介質(zhì)掩膜層； 選擇性刻蝕所述介質(zhì)掩膜層以暴露所述源區(qū)； 刻蝕所述源區(qū)以形成源區(qū)凹槽；和在所述源區(qū)凹槽之中形成金屬層以使所述源區(qū)與所述溝道區(qū)形成肖特基結(jié)。
7.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述襯底包括Si、Ge、 SiGe、SiC、III-V族半導(dǎo)體材料、碳納米管、石墨烯或SOI、GOI襯底。
8.一種雙柵柵控隧穿肖特基結(jié)場(chǎng)效應(yīng)晶體管、多柵柵控隧穿肖特基結(jié)場(chǎng)效應(yīng)晶體管、 鰭式柵控隧穿肖特基結(jié)場(chǎng)效應(yīng)晶體管FIN-FET、包裹式納米線或包裹式納米管柵控隧穿肖 特基結(jié)場(chǎng)效應(yīng)晶體管，其特征在于，包括如權(quán)利要求1-5任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)。
9.一種互補(bǔ)型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，其特征在于，包括 N型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管；和P型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管，其中，所述N型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管 和P型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管由權(quán)利要求6-7任一項(xiàng)所述的方法制備而成。
10.一種集成電路芯片，其特征在于，該芯片上至少有一個(gè)半導(dǎo)體器件為權(quán)利要求1所 述的半導(dǎo)體結(jié)構(gòu)，或者為權(quán)利要求9所述的互補(bǔ)型柵控肖特基結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)。
全文摘要
本發(fā)明提出了一種半導(dǎo)體結(jié)構(gòu)，包括襯底；形成在所述襯底之中的溝道區(qū)，所述溝道區(qū)包括第一導(dǎo)電類型的第一半導(dǎo)體材料；分別位于所述溝道區(qū)兩側(cè)的源區(qū)和漏區(qū)，其中，所述源區(qū)為金屬源區(qū)以與所述溝道區(qū)形成肖特基結(jié)，所述漏區(qū)包括第一導(dǎo)電類型的第二半導(dǎo)體材料；和位于所述溝道區(qū)之上的柵堆疊，以及柵堆疊兩側(cè)的一層或多層側(cè)墻。本發(fā)明提出的半導(dǎo)體結(jié)構(gòu)具有更優(yōu)的開關(guān)特性和高頻特性。
文檔編號(hào)H01L29/06GK102054870SQ20101051992
公開日2011年5月11日 申請(qǐng)日期2010年10月26日 優(yōu)先權(quán)日2010年10月26日
發(fā)明者崔寧, 梁仁榮, 王敬, 許軍 申請(qǐng)人:清華大學(xué)