專利名稱：非易失性存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及非易失性存儲(chǔ)器件，更具體而言，涉及三維非易失性存儲(chǔ)器件及其制造方法。
背景技術(shù)：
在具有諸如三維閃存的U形非易失性存儲(chǔ)器件的存儲(chǔ)串結(jié)構(gòu)中，源選擇柵和漏選擇柵形成在存儲(chǔ)串之上。相比于其中將選擇柵形成在存儲(chǔ)串之上和之下的垂直串結(jié)構(gòu)，就器件特征而言，這種U形存儲(chǔ)串是期望的。為了操作這種U形存儲(chǔ)串，使用晶體管來(lái)使選擇柵與底部電耦合。所述晶體管被稱為管溝道晶體管(Pipe Channel Transistor).經(jīng)由源極和漏極而彼此耦合的兩個(gè)串通過(guò)管溝道晶體管彼此電耦合。為了使這兩個(gè)串彼此電耦合，需要使管溝道晶體管導(dǎo)通。圖1是描述現(xiàn)有的三維非易失性存儲(chǔ)器件的截面圖。參見(jiàn)圖1，在底部襯底11上形成管柵(Pipe Gate) 12。底部襯底11具有半導(dǎo)體襯底和絕緣層層疊的結(jié)構(gòu)?？涛g管柵12，以形成管柵孔12A。在管柵12上形成存儲(chǔ)串。存儲(chǔ)串包括第一串MSl和第二串MS2。第一串MSl和第二串MS2分別包括多個(gè)存儲(chǔ)單元。第一串MSl經(jīng)由管溝道17B與第二串MS2耦合。第一串MSl和第二串MS2包括第一絕緣層13和控制柵電極14。第一絕緣層13和控制柵電極 14被交替地層疊多次。存儲(chǔ)串包括經(jīng)由管溝道孔12A彼此耦合的一對(duì)單元溝道孔15。由單元溝道孔15和管溝道孔12A形成基本U形的串結(jié)構(gòu)，第一串MSl的多個(gè)存儲(chǔ)單元彼此串聯(lián)耦合，第二串MS2的多個(gè)存儲(chǔ)單元彼此串聯(lián)耦合。存儲(chǔ)層16、單元溝道17A和第二絕緣層 19填充單元溝道孔15。存儲(chǔ)層16、管溝道17B和第二絕緣層19填充管溝道孔12A。存儲(chǔ)層16通過(guò)層疊阻擋層、電荷陷阱層和隧穿絕緣層形成。通過(guò)縫隙18將每個(gè)串的控制柵電極14彼此分隔開，并且第三絕緣層20填充縫隙18。在圖1中，通過(guò)管柵12和管溝道17B在存儲(chǔ)串下方形成管溝道晶體管(PC Tr)。 為了形成管柵12，可以進(jìn)行沉積多晶硅層的工藝、形成溝槽和犧牲層(氮化物層)的工藝、 以及化學(xué)機(jī)械拋光(CMP)工藝等。在CMP工藝中，可以進(jìn)行利用多晶硅層作為停止層的氮化硅層CMP工藝，或者進(jìn)行利用氮化硅層作為停止層的多晶硅CMP工藝。然而，由于這些CMP 工藝難以確保均勻度和再現(xiàn)性，因此可能難以將這些CMP工藝應(yīng)用于大規(guī)模生產(chǎn)。此外，由于難以利用金屬柵作為管溝道晶體管的管柵12，因此將N+摻雜多晶硅用于管柵12。避免使用金屬柵是因?yàn)殡y以進(jìn)行隨后的單元形成工藝。管柵12在編程或讀取操作時(shí)是導(dǎo)通的。然而，當(dāng)管柵12導(dǎo)通時(shí)，存儲(chǔ)串的控制柵電極14同時(shí)導(dǎo)通。在此情況下，由于N+摻雜多晶硅的阻抗相當(dāng)大，因此會(huì)產(chǎn)生因電阻電容延遲(RC延遲)而導(dǎo)致的速度下降。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)實(shí)施例旨在提供一種基本為U形串結(jié)構(gòu)的三維非易失性存儲(chǔ)器件及其制造方法，所述三維非易失性存儲(chǔ)器件能夠使存儲(chǔ)串中的串彼此電耦合而不使用管溝道晶體管。根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種非易失性存儲(chǔ)器件包括一對(duì)柱狀單元溝道，所述一對(duì)柱狀單元溝道自襯底垂直延伸；摻雜的管溝道，所述摻雜的管溝道被設(shè)置為使一對(duì)柱狀單元溝道的下端耦合；襯底上的絕緣層，摻雜的管溝道掩埋在所述絕緣層中；存儲(chǔ)層，所述存儲(chǔ)層被設(shè)置為包圍柱狀單元溝道的側(cè)表面；以及控制柵電極，所述控制柵電極包圍存儲(chǔ)層的側(cè)表面。柱狀單元溝道包括未摻雜的多晶硅層，且摻雜的管溝道包括摻雜的多晶硅層。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造非易失性存儲(chǔ)器件的方法包括以下步驟 在襯底上形成多層，所述多層包括形成有管溝道孔的絕緣層和與管溝道孔耦合的一對(duì)單元溝道孔；在單元溝道孔中形成一對(duì)柱狀單元溝道，并形成被設(shè)置為使一對(duì)柱狀單元溝道的下端彼此電耦合的管溝道；以及在管溝道中摻入雜質(zhì)。根據(jù)本發(fā)明的又一個(gè)實(shí)施例，一種制造非易失性存儲(chǔ)器件的方法包括以下步驟 在襯底上形成多層，所述多層包括形成有管溝道孔的絕緣層和與管溝道孔耦合的一對(duì)單元溝道孔；在單元溝道孔中形成一對(duì)柱狀單元溝道，并形成被設(shè)置為使一對(duì)柱狀單元溝道的下端彼此電耦合的管溝道；形成與管溝道耦合并被摻入雜質(zhì)的摻雜層；以及使雜質(zhì)擴(kuò)散。


圖1是描述現(xiàn)有的三維非易失性存儲(chǔ)器件的截面圖。圖2A是描述根據(jù)本發(fā)明的第一實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。圖2B是根據(jù)本發(fā)明的第一實(shí)施例的非易失性存儲(chǔ)器件的等效電路圖。圖3A至3J是描述根據(jù)本發(fā)明的第一實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。圖4是描述根據(jù)本發(fā)明的第二實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。圖5A至5E是描述根據(jù)本發(fā)明的第二實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。圖6是描述根據(jù)本發(fā)明的第三實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。圖7A至7F是描述根據(jù)本發(fā)明的第三實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。圖8是描述根據(jù)本發(fā)明的第四實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。圖9A至9F是描述根據(jù)本發(fā)明的第四實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。
具體實(shí)施例方式下面將結(jié)合附圖來(lái)更加詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用
5不同的方式實(shí)施，并且不應(yīng)當(dāng)被理解為限于本文所描述的實(shí)施例。而且，提供這些實(shí)施例使得本發(fā)明的公開內(nèi)容對(duì)于本領(lǐng)域技術(shù)人員而言是清楚和完整的，且充分表達(dá)本發(fā)明的范圍。在本說(shuō)明書中，在各幅附圖和各個(gè)實(shí)施例中，相同的附圖標(biāo)記表示相同的部分。附圖不一定按比例繪制，而且在一些實(shí)例中，為了清晰地圖示實(shí)施例的特征，可能對(duì)比例進(jìn)行了放大。當(dāng)提及第一層在第二層“上”或在襯底“上”時(shí)，其不僅涉及第一層直接形成在第二層上或襯底上的情況，也涉及在第一層與第二層之間或者第一層與襯底之間存在第三層的情況。圖2A是描述根據(jù)本發(fā)明的第一實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖，圖2B 是根據(jù)本發(fā)明的第一實(shí)施例的非易失性存儲(chǔ)器件的等效電路圖。參見(jiàn)圖2A和2B，根據(jù)本發(fā)明的第一實(shí)施例的非易失性存儲(chǔ)器件包括第一串MSl和第二串MS2，所述第一串MSl和第二串MS2分別具有彼此串聯(lián)耦合的多個(gè)存儲(chǔ)單元。第一串 MSl經(jīng)由摻雜的管溝道30D與第二串MS2耦合。一對(duì)單元溝道30A形成為沿相對(duì)于襯底21的垂直方向延伸。摻雜的管溝道30D 形成為使一對(duì)單元溝道30A的下端彼此耦合。摻雜的管溝道30D掩埋在第一絕緣層22和第二絕緣層M中。根據(jù)一個(gè)實(shí)例的第一絕緣層22和第二絕緣層M包括氧化物層。管溝道孔觀形成在第二絕緣層M中。如沿垂直方向伸長(zhǎng)的單元溝道開口所示的那樣，管溝道孔觀具有行方向短而列方向長(zhǎng)的開口。管溝道孔觀可以以預(yù)定的間距形成在行方向上和列方向上。 也就是說(shuō)，管溝道孔觀可以形成在包括行方向和列方向的平面上的矩陣中。摻雜的管溝道 30D填充管溝道孔28。第一串MSl包括交替層疊的第三絕緣層25A和控制柵電極^A，第二串MS2包括交替層疊的第三絕緣層25B和控制柵電極^B。重復(fù)地形成線狀的第三絕緣層25A和25B及控制柵電極26A和^B，使得他們沿行方向延伸并在列方向上具有預(yù)定間距。所述預(yù)定間距由縫隙32提供。第三絕緣層25A和25B及控制柵電極26A和26B沿行方向在非易失性存儲(chǔ)器件的兩端形成為梯形。第三絕緣層25A和25B包括氧化硅層。根據(jù)一個(gè)實(shí)例，控制柵電極26A和26B由P+多晶硅構(gòu)成。通過(guò)貫穿第三絕緣層25A和25B及控制柵電極26A和26B形成一對(duì)單元溝道孔 27。單元溝道孔27形成為對(duì)準(zhǔn)在管溝道孔28沿列方向的兩端的附近。一對(duì)單元溝道30A分別填充單元溝道孔27。單元溝道30A具有其間為中空的柱狀。摻雜的管溝道30D使一對(duì)單元溝道30A的下端彼此耦合。單元溝道30A和摻雜的管溝道30D形成基本U形的結(jié)構(gòu)。單元溝道30A和摻雜的管溝道30D由相同的材料構(gòu)成。根據(jù)一個(gè)實(shí)例，單元溝道30A和摻雜管溝道30D包括多晶硅層。單元溝道30A是未摻雜的，并且摻雜的管溝道30D是摻雜的。也就是說(shuō)，單元溝道30A和摻雜的管溝道30D利用多晶硅層形成，其中，單元溝道30A未被摻入雜質(zhì)，而摻雜的管溝道30D被摻入雜質(zhì)。摻雜的管溝道 30D中摻入的雜質(zhì)包括諸如磷(P)的N型雜質(zhì)。摻雜的管溝道30D其間是中空的，并且摻雜的管溝道30D填充管溝道孔28。摻雜的管溝道30D中摻入的雜質(zhì)可以具有至少IO19原子/ cm3的濃度或更高的濃度(約IO19原子/cm3至IO22原子/cm3)。非易失性存儲(chǔ)器件包括包圍單元溝道30A的存儲(chǔ)層^A。存儲(chǔ)層29A形成為包圍單元溝道30A的側(cè)表面。此外，存儲(chǔ)層29B形成為覆蓋管溝道孔觀的壁。根據(jù)一個(gè)實(shí)例， 存儲(chǔ)層29A和存儲(chǔ)層29B包括阻擋層、電荷陷阱層和隧穿絕緣層。存儲(chǔ)層29A和存儲(chǔ)層29B 還被稱為存儲(chǔ)器柵絕緣層。單元溝道30A之間的控制柵電極26A和控制柵電極^B由縫隙32彼此分隔開。 縫隙32可以具有延伸穿過(guò)摻雜的管溝道30D的上端的深度。第五絕緣層34填充縫隙32。 而且，第五絕緣層34覆蓋管溝道孔觀中的摻雜的管溝道30D的表面。具有第五絕緣層34 的管溝道孔28是中空的。縫隙32可以延伸穿過(guò)摻雜的管溝道30D的上端，使得所述中空開放。如上所述，單元溝道30A、存儲(chǔ)層^A以及控制柵電極26A和26B形成存儲(chǔ)單元， 導(dǎo)致形成多個(gè)存儲(chǔ)單元彼此串聯(lián)耦合的結(jié)構(gòu)。一個(gè)存儲(chǔ)串(例如，U形存儲(chǔ)串)包括第一串MSl和第二串MS2。第一串MSl經(jīng)由摻雜的管溝道30D與第二串MS2耦合，導(dǎo)致形成大體 U形的存儲(chǔ)串結(jié)構(gòu)。一個(gè)U形存儲(chǔ)串包括8個(gè)存儲(chǔ)單元，其中第一串MSl和第二串MS2分別包括4個(gè)存儲(chǔ)單元。在另一個(gè)實(shí)施例中，存儲(chǔ)單元的數(shù)量可以增加到16個(gè)、32個(gè)，等等。 控制柵電極26A和^B的每一個(gè)分別與字線WLl至WL8中的一個(gè)耦合。對(duì)于漏選擇晶體管 SGD、源選擇晶體管SGS、位線BL和源線SL的截面結(jié)構(gòu)，本領(lǐng)域的技術(shù)人員是清楚的。圖3A至3J是描述根據(jù)本發(fā)明的第一實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。參見(jiàn)圖3A，準(zhǔn)備襯底21。襯底21包括半導(dǎo)體襯底。作為一個(gè)實(shí)例，襯底21包括硅襯底。在襯底21上形成第一絕緣層22。第一絕緣層22包括氧化物層。第一絕緣層22 可以包括氧化硅層。在第一絕緣層22上形成犧牲圖案23?？梢酝ㄟ^(guò)將一個(gè)絕緣層圖案化，形成犧牲圖案23。犧牲圖案23是在隨后的工藝中被去除以提供管溝道孔的材料。犧牲圖案23包括氮化物層，具體地，包括氮化硅層?？梢岳霉饪毯涂涛g的方法來(lái)形成犧牲圖案23。在包括犧牲圖案23的第一絕緣層22上形成第二絕緣層M。第二絕緣層M包括
氧化硅層。參見(jiàn)圖:3B，對(duì)第二絕緣層M進(jìn)行平坦化工藝。平坦化工藝包括化學(xué)機(jī)械拋光 (CMP)工藝，并且平坦化工藝是利用犧牲圖案23作為停止層來(lái)進(jìn)行的。由于犧牲圖案23是氮化物層而第二絕緣層M是氧化物層，因此可以將第二絕緣層M平坦化使得平坦化工藝停止于犧牲圖案23處。由于犧牲圖案23是利用氮化物層形成的，并且利用氧化物層形成的第二絕緣層M被平坦化，因此可以容易地控制CMP工藝。如上所述利用CMP工藝將第二絕緣層M平坦化，使得襯底21上形成包括第一絕緣層22和第二絕緣層M的絕緣層。犧牲圖案23填充所述絕緣層。參見(jiàn)圖3C，在平坦化的第二絕緣層M和犧牲圖案23上交替地多次層疊第三絕緣層25和第一導(dǎo)電層26。第三絕緣層25用作使一個(gè)又一個(gè)地沿垂直方向?qū)盈B的多個(gè)控制柵電極隔離的隔離層。第三絕緣層25包括氧化物層，具體地，包括氧化硅層。第一導(dǎo)電層沈作為存儲(chǔ)單元的控制柵電極，并且包括重?fù)诫s的P+多晶硅。根據(jù)要層疊的存儲(chǔ)單元的數(shù)量重復(fù)地形成第三絕緣層25和第一導(dǎo)電層26。根據(jù)本發(fā)明的第一實(shí)施例，為了說(shuō)明起見(jiàn)，描述一個(gè)實(shí)例，在該實(shí)例中4個(gè)存儲(chǔ)單元被層疊。
通過(guò)交替地多次層疊第三絕緣層25和第一導(dǎo)電層沈而得到的多層，將被稱作“存儲(chǔ)單元層疊”，并且還將被稱作“氧化物多晶硅層疊(0P層疊)”，這是因?yàn)榈谌^緣層25是氧化物層，第一導(dǎo)電層26是多晶硅層。參見(jiàn)圖3D，刻蝕第三絕緣層25和第一導(dǎo)電層沈構(gòu)成的多層，以形成多個(gè)單元溝道孔27，犧牲圖案23的表面經(jīng)由所述多個(gè)單元溝道孔27而暴露。溝道孔27是其中將要形成存儲(chǔ)單元的溝道的空間，而且溝道孔27具有柱狀。在一個(gè)U形存儲(chǔ)串中，溝道孔27形成為一對(duì)。參見(jiàn)圖3E，去除位于溝道孔27下方并通過(guò)溝道孔27暴露的犧牲圖案23，從而形成管溝道孔觀。由于犧牲圖案23包括氮化物層，因此進(jìn)行使用H3PO4的濕法刻蝕工藝。管溝道孔觀形成在第一絕緣層22和第二絕緣層M層疊成的層中，而且管溝道孔觀是其中將要形成管溝道的空間。隨著一對(duì)溝道孔27經(jīng)由管溝道孔觀而彼此耦合，溝道孔27和管溝道孔觀形成U形。參見(jiàn)圖3F，在包括溝道孔27和管溝道孔28的所得結(jié)構(gòu)上形成存儲(chǔ)層四。在溝道孔27和管溝道孔觀的壁上形成存儲(chǔ)層四。存儲(chǔ)層四包括阻擋層、電荷陷阱層和隧穿絕緣層。根據(jù)一個(gè)實(shí)例，由于阻擋層和隧穿絕緣層包括氧化物層，并且電荷陷阱層包括氮化物層，因此存儲(chǔ)層四具有氧化物-氮化物-氧化物(ONO)層。根據(jù)一個(gè)實(shí)例，通過(guò)順序地層疊阻擋層、電荷陷阱層和隧穿絕緣層來(lái)形成存儲(chǔ)層四。在存儲(chǔ)層四上形成第二導(dǎo)電層30。根據(jù)一個(gè)實(shí)例，第二導(dǎo)電層30包括硅層。具體地，第二導(dǎo)電層30可以包括多晶硅層，并且可以包括未被摻入雜質(zhì)的未摻雜多晶硅層。 第二導(dǎo)電層30形成在溝道孔27和管溝道孔觀中，并且第二導(dǎo)電層30其中包括孔。為了填充第二導(dǎo)電層30的孔，形成第四絕緣層31。第四絕緣層31具有使溝道孔 27的底部例如被完全填充的厚度。如上所述，形成第四絕緣層31使得溝道孔27的底部被填充，從而管溝道孔觀其中為中空的。參見(jiàn)圖3G，利用CMP工藝對(duì)第四絕緣層31進(jìn)行平坦化，直到最上面的第三絕緣層 25的表面暴露為止。在CMP工藝期間，第二導(dǎo)電層30和存儲(chǔ)層四也同時(shí)被平坦化。通過(guò)以上的平坦化工藝，存儲(chǔ)層^A、第二導(dǎo)電層30A和30B以及第四絕緣層31A僅存留在溝道孔27和管溝道孔觀中。下文中，在第二導(dǎo)電層30A和30B之中，存留在溝道孔27中的第二導(dǎo)電層30將被稱為“單元溝道30A”，而存留在管溝道孔觀中的第二導(dǎo)電層30將被稱為 “管溝道30B”。參見(jiàn)圖3H，形成縫隙32?？梢酝ㄟ^(guò)貫穿由第三絕緣層25和第一導(dǎo)電層沈構(gòu)成的多層來(lái)形成縫隙32。縫隙32沿一個(gè)方向延伸。在進(jìn)行用于形成縫隙32的圖案化工藝時(shí)， 將第三絕緣層25和第一導(dǎo)電層沈所構(gòu)成的多層一直刻蝕到使得形成在管溝道孔觀上端的管溝道30B、存儲(chǔ)層29A和第四絕緣層31A被刻蝕的深度。因此，如附圖標(biāo)記“30C”、“29B” 和“31B”所標(biāo)示的管溝道、存儲(chǔ)層和第四絕緣層存留在管溝道孔觀中。例如，通過(guò)上述縫隙32形成一個(gè)U形存儲(chǔ)串。一個(gè)管溝道30C借助縫隙32與每個(gè)存儲(chǔ)串相對(duì)應(yīng)。一個(gè)U形存儲(chǔ)串可以被劃分為第一串MSl和第二串MS2。第一串MSl包括控制柵電極^A、單元溝道30A和存儲(chǔ)層^A，第二串MS2包括控制柵電極^B、單元溝道 30A和存儲(chǔ)層^A。第一串MSl經(jīng)由管溝道30C與第二串MS2耦合。單元溝道30A被形成為一對(duì)，并且單元溝道30A的下端經(jīng)由管溝道30C而彼此耦合。單元溝道30A和管溝道30C形成大體U形的結(jié)構(gòu)。具體地，單元溝道30A具有一對(duì)柱狀的結(jié)構(gòu)。由于第四絕緣層31A填充單元溝道30A，并且存儲(chǔ)層29A包圍單元溝道30A的側(cè)表面，因此形成通心粉(macaroni)結(jié)構(gòu)。單元溝道30A用作每個(gè)存儲(chǔ)單元的溝道。第一導(dǎo)電層沈用作控制柵電極26A*^B?？刂茤烹姌O26A和26B包圍單元溝道 30A的側(cè)表面。第三絕緣層25A用作使沿垂直方向?qū)盈B的控制柵電極26A彼此隔離的隔離層，第三絕緣層25B用作使沿垂直方向?qū)盈B的控制柵電極26B彼此隔離的隔離層。根據(jù)一個(gè)實(shí)例，由于存儲(chǔ)層29A包括電荷陷阱層，并且控制柵電極26A和26B和單元溝道30A包括多晶硅層，因此形成具有硅-氧化物-氮化物-氧化物-硅(S0N0Q結(jié)構(gòu)的存儲(chǔ)單元。第一串MSl和第二串MS2具有存儲(chǔ)單元沿垂直方向?qū)盈B的結(jié)構(gòu)。盡管圖3H中未示出，但在任一方向上控制柵電極26A和^B的每一個(gè)的兩端均具有用于插塞和金屬互連的梯形結(jié)構(gòu)。參見(jiàn)圖31，去除形成在管溝道孔觀的內(nèi)壁上的第四絕緣層31B。利用濕法刻蝕工藝去除第四絕緣層3IB，使得管溝道30C的表面暴露在管溝道孔觀中。第四絕緣層3IA僅存留在單元溝道孔27中。進(jìn)行等離子體摻雜33。由于在經(jīng)由縫隙32暴露的管溝道孔觀中進(jìn)行等離子體摻雜33，因此在管溝道孔28中形成的管溝道30C被摻入雜質(zhì)。管溝道30C中摻入的雜質(zhì)包括 N型雜質(zhì)。作為一個(gè)實(shí)例，由于等離子體摻雜33是利用諸如PH3的氣體進(jìn)行的，因此管溝道 30C被摻入磷(P)。在進(jìn)行等離子體摻雜33之后，管溝道30C成為被摻入雜質(zhì)的摻雜的管溝道30D。 摻雜的管溝道30D作為被摻入N型雜質(zhì)的多晶硅層。一對(duì)單元溝道30A經(jīng)由摻雜的管溝道 30D而彼此耦合。因此，摻雜的管溝道30D使一對(duì)單元溝道30A的下端彼此耦合，從而實(shí)現(xiàn)管連接。摻雜的管溝道30D掩埋在包括第一絕緣層22和第二絕緣層M的絕緣層中。摻雜的管溝道30D其中可以是中空的。如上所述，在第一實(shí)施例中，利用等離子體摻雜33形成使一對(duì)單元溝道30A的下端彼此耦合的摻雜的管溝道30D。也就是說(shuō)，例如在不使用管柵的情況下，可以利用被摻入 N型雜質(zhì)的多晶硅層形成摻雜的管溝道30D。因此，由于不必形成管柵因而簡(jiǎn)化了制造工藝。此外，由于不形成管柵，因此不會(huì)產(chǎn)生因管柵的高阻抗而導(dǎo)致的速度下降。結(jié)果，在第一實(shí)施例中，在不使用管溝道晶體管的情況下，利用摻雜的管溝道30D 使一對(duì)相鄰的單元溝道30A彼此電耦合。參見(jiàn)圖3J，形成將縫隙32間隙填充的第五絕緣層34，并利用CMP工藝等對(duì)第五絕緣層34進(jìn)行平坦化工藝。第五絕緣層34可以具有使縫隙32的下端被填充的厚度。第五絕緣層34包括諸如氧化硅層的氧化物層。盡管圖3J中未示出，但可以進(jìn)行形成選擇晶體管的工藝?？梢栽谛纬煽p隙32之前形成選擇晶體管。可以按照下列方法使控制柵電極26A和^B的側(cè)壁硅化。在形成第五絕緣層34之前，當(dāng)在管溝道孔28的上端經(jīng)由縫隙32開放的狀態(tài)下沉積金屬層時(shí)，管溝道孔觀中也會(huì)形成金屬硅化物。因此，沉積氮化硅層(或氧化硅層)以完全填充管溝道孔觀，進(jìn)行硅化工藝，并剝離氮化硅層。以此方式，在進(jìn)行硅化工藝時(shí)，基本可以防止摻雜的管溝道30D被硅化。
圖4是描述根據(jù)本發(fā)明的第二實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。參見(jiàn)圖4，根據(jù)本發(fā)明的第二實(shí)施例的非易失性存儲(chǔ)器件包括第一串MSl和第二串MS2，所述第一串MSl和第二串MS2分別具有彼此串聯(lián)耦合的多個(gè)存儲(chǔ)單元。第一串MSl 經(jīng)由摻雜的管溝道41D與第二串MS2耦合。一對(duì)單元溝道41A形成為沿相對(duì)于襯底21的垂直方向延伸。形成摻雜的管溝道 41D使一對(duì)單元溝道41A的下端彼此耦合。摻雜的管溝道41D掩埋在第一絕緣層22和第二絕緣層M中。根據(jù)一個(gè)實(shí)例，第一絕緣層22和第二絕緣層M包括氧化物層。管溝道孔觀形成在第二絕緣層M中。管溝道孔觀具有行方向短而列方向長(zhǎng)的開口。管溝道孔觀以預(yù)定的間距形成在行方向和列方向上。也就是說(shuō)，管溝道孔觀形成在包括行方向和列方向的平面上的矩陣中。摻雜的管溝道41D填充管溝道孔觀。第一串MSl包括交替層疊的第三絕緣層25A和控制柵電極^A，第二串MS2包括交替層疊的第三絕緣層25B和控制柵電極^B。重復(fù)地形成線狀的第三絕緣層25A和25B及控制柵電極26A和^B，使得它們沿行方向延伸并在列方向上具有預(yù)定間距。所述預(yù)定間距由縫隙42提供。第三絕緣層25A和25B及控制柵電極26A和26B沿行方向在非易失性存儲(chǔ)器件的兩端形成為梯形。第三絕緣層25A和25B包括氧化硅層。根據(jù)一個(gè)實(shí)例，控制柵電極26A和26B由P+多晶硅構(gòu)成。通過(guò)貫穿第三絕緣層25A和25B及控制柵電極26A和26B形成一對(duì)單元溝道孔 27。單元溝道孔27形成為對(duì)準(zhǔn)在管溝道孔28沿列方向的兩端附近。一對(duì)單元溝道41A分別填充單元溝道孔27。單元溝道41A具有其間為非中空的柱狀，以完全填充單元溝道孔27。摻雜的管溝道41D使一對(duì)單元溝道41A的下端彼此耦合。 單元溝道41A和摻雜的管溝道41D形成大體U形的結(jié)構(gòu)。根據(jù)一個(gè)實(shí)例，單元溝道41A和摻雜的管溝道41D由相同的材料構(gòu)成。單元溝道41A和摻雜的管溝道41D包括多晶硅層。單元溝道41A是未摻雜的，而管溝道41D是摻雜的。也就是說(shuō)，單元溝道41A和摻雜的管溝道 41D是利用多晶硅層形成的，其中，單元溝道41A未被摻入雜質(zhì)，而摻雜的管溝道41D被摻入雜質(zhì)。摻雜的管溝道41D中摻入的雜質(zhì)包括諸如磷(P)的N型雜質(zhì)。摻雜的管溝道41D其中為中空的，并且摻雜的管溝道41D填充管溝道孔28。摻雜的管溝道41D中摻入的雜質(zhì)可以具有至少IO19原子/cm3的濃度或更高的濃度(約IO19原子/cm3至原子/cm3)。非易失性存儲(chǔ)器件包括包圍單元溝道41A的存儲(chǔ)層^A。形成存儲(chǔ)層^A以包圍單元溝道41A的側(cè)表面。此外，形成存儲(chǔ)層^B以覆蓋管溝道孔觀的壁。根據(jù)一個(gè)實(shí)例， 存儲(chǔ)層29A和存儲(chǔ)層29B包括阻擋層、電荷陷阱層和隧穿絕緣層。存儲(chǔ)層29A和存儲(chǔ)層29B 還被稱為存儲(chǔ)器柵絕緣層。單元溝道41A之間的控制柵電極26A和^B由縫隙42彼此分隔開?？p隙42可以具有延伸穿過(guò)摻雜的管溝道41D的上端的深度。第四絕緣層44填充縫隙42。此外，第四絕緣層44覆蓋管溝道孔觀中的摻雜的管溝道41D的表面。具有第四絕緣層44的管溝道孔 28是中空的?？p隙42可以延伸穿過(guò)摻雜的管溝道41D的上端，從而使得所述中空開放。如上所述，單元溝道41A、存儲(chǔ)層^A、以及控制柵電極26A和26B形成存儲(chǔ)單元， 導(dǎo)致形成其中多個(gè)存儲(chǔ)單元彼此串聯(lián)耦合的結(jié)構(gòu)。例如，一個(gè)U形存儲(chǔ)串包括第一串MSl 和第二串MS2。第一串MSl經(jīng)由摻雜的管溝道41D與第二串MS2耦合，導(dǎo)致形成大體U形的存儲(chǔ)串結(jié)構(gòu)。一個(gè)U形存儲(chǔ)串包括8個(gè)存儲(chǔ)單元，其中第一串MSl和第二串MS2分別包括 4個(gè)存儲(chǔ)單元。在另一個(gè)實(shí)施例中，存儲(chǔ)單元的數(shù)量可以增加到16個(gè)、32個(gè)等?？刂茤烹姌O26A和控制柵電極^B的每一個(gè)分別與字線WLl至WL8中的一個(gè)耦合。對(duì)于漏選擇晶體管SGD、源選擇晶體管SGS、位線BL和源線SL的截面結(jié)構(gòu)，本領(lǐng)域技術(shù)人員是清楚的。圖5A至5E是描述根據(jù)本發(fā)明的第二實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。制造單元溝道孔和管溝道孔的方法與根據(jù)第一實(shí)施例的方法相同。參見(jiàn)圖5A，在包括溝道孔27和管溝道孔觀的所得結(jié)構(gòu)上形成存儲(chǔ)層四。存儲(chǔ)層 29形成在溝道孔27和管溝道孔觀的壁上。根據(jù)一個(gè)例子，存儲(chǔ)層四包括阻擋層、電荷陷阱層和隧穿絕緣層。由于阻擋層和隧穿絕緣層包括氧化物層，并且電荷陷阱層包括氮化物層，因此存儲(chǔ)層四具有氧化物-氮化物-氧化物(ONO)層。根據(jù)一個(gè)實(shí)例，通過(guò)順序地層疊阻擋層、電荷陷阱層和隧穿絕緣層形成存儲(chǔ)層四。在存儲(chǔ)層四上形成第二導(dǎo)電層41。第二導(dǎo)電層41包括硅層。具體地，第二導(dǎo)電層41包括多晶硅層，并且可以包括未被摻入雜質(zhì)的未摻雜多晶硅層。在溝道孔27和管溝道孔觀中形成第二導(dǎo)電層41以填充溝道孔27。相應(yīng)地，從溝道孔27的底部被填充的時(shí)刻起，第二導(dǎo)電層便不形成在管溝道孔洲中，第二導(dǎo)電層41填充溝道孔27。第二導(dǎo)電層在管溝道孔觀中是中空的，并且第二導(dǎo)電層41填充溝道孔27。參見(jiàn)圖5B，利用CMP工藝對(duì)第二導(dǎo)電層41進(jìn)行平坦化，直到最上面的第三絕緣層 25的表面暴露為止。在CMP工藝中，存儲(chǔ)層四也同時(shí)被平坦化。通過(guò)以上的平坦化工藝， 存儲(chǔ)層^A、第二導(dǎo)電層41A和41B僅存留在例如溝道孔27和管溝道孔28中。下文中，在第二導(dǎo)電層41A和41B中，存留在溝道孔27中的第二導(dǎo)電層41將被稱為“單元溝道41A”， 存留在管溝道孔洲中的第二導(dǎo)電層41將被稱為“管溝道41B”。單元溝道41A和管溝道 41B形成大體U形的結(jié)構(gòu)。具體地，單元溝道41A具有柱狀。存儲(chǔ)層29A包圍柱狀的單元溝道41A的側(cè)表面。而且，單元溝道41A填充溝道孔27的孔，由此形成填充結(jié)構(gòu)。所述填充結(jié)構(gòu)不同于圖2A所示的通心粉(macaroni)結(jié)構(gòu)。單元溝道41A用作每個(gè)存儲(chǔ)單元的溝道。管溝道41B使柱狀的單元溝道41A的下端彼此耦合。因此，一對(duì)單元溝道41A的下端經(jīng)由管溝道41B彼此耦合，從而形成大體U形的結(jié)構(gòu)。參見(jiàn)圖5C，形成縫隙42。可以通過(guò)貫穿由第三絕緣層25和第一導(dǎo)電層沈構(gòu)成的多層來(lái)形成縫隙42?？p隙42沿一個(gè)方向延伸。在進(jìn)行形成縫隙42的圖案化工藝時(shí)，將第三絕緣層25和第一導(dǎo)電層沈所構(gòu)成的多層一直刻蝕到使得形成在管溝道孔觀的上端的管溝道41B和存儲(chǔ)層29A被刻蝕的深度。因此，管溝道和存儲(chǔ)層存留在管溝道孔觀中，如附圖標(biāo)記“41C”和‘19B”所示。通過(guò)上述縫隙42形成一個(gè)U形存儲(chǔ)串。一個(gè)U形存儲(chǔ)串被劃分為第一串MSl和第二串MS2。第一串MSl包括控制柵電極26A和單元溝道41A，第二串MS2包括控制柵電極 26B和單元溝道41A。第一串MSl經(jīng)由管溝道41C與第二串MS2耦合。單元溝道41A被形成為一對(duì)，并且單元溝道41A的下端經(jīng)由管溝道41C彼此耦合。 單元溝道41A和管溝道41C形成大體U形的結(jié)構(gòu)。具體地，單元溝道41A具有一對(duì)柱狀的結(jié)構(gòu)。存儲(chǔ)層29A包圍單元溝道41A的側(cè)表面。單元溝道41A用作每個(gè)存儲(chǔ)單元的溝道。第一導(dǎo)電層沈用作控制柵電極26A*^B?？刂茤烹姌O26A和26B包圍單元溝道
1141A的側(cè)表面。第三絕緣層25A用作使沿垂直方向?qū)盈B的控制柵電極26A彼此隔離的隔離層，第三絕緣層25B用作使沿垂直方向?qū)盈B的控制柵電極26B彼此隔離的隔離層。根據(jù)一個(gè)實(shí)例，由于存儲(chǔ)層29A包括電荷陷阱層，并且控制柵電極26A和26B和單元溝道4IA包括多晶硅層，因此形成具有硅-氧化物-氮化物-氧化物-硅(S0N0Q結(jié)構(gòu)的存儲(chǔ)單元。第一串MSl和第二串MS2具有其中存儲(chǔ)單元沿垂直方向?qū)盈B的結(jié)構(gòu)。盡管圖5C中未示出，但控制柵電極26A和控制柵電極26B的每一個(gè)沿任一方向的兩端均具有用于插塞和金屬互聯(lián)的梯形結(jié)構(gòu)。參見(jiàn)圖5D，進(jìn)行等離子體摻雜43。由于是在通過(guò)縫隙42暴露的管溝道孔觀中進(jìn)行等離子體摻雜43，因此管溝道孔觀中形成的管溝道41C被摻入雜質(zhì)。根據(jù)一個(gè)實(shí)例，管溝道41C中摻入的雜質(zhì)包括N型雜質(zhì)。作為一個(gè)實(shí)例，由于等離子體摻雜43是利用諸如PH3 的氣體來(lái)進(jìn)行的，因此管溝道41C被摻入磷(P)。在進(jìn)行等離子體摻雜43之后，管溝道41C成為摻雜的管溝道41D。摻雜的管溝道 41D作為被摻入N型雜質(zhì)的多晶硅層。一對(duì)單元溝道41A經(jīng)由摻雜的管溝道41D彼此耦合。 因此，摻雜的管溝道41D使一對(duì)單元溝道41A的下端彼此耦合，從而實(shí)現(xiàn)管連接。摻雜的管溝道41D掩埋在包括第一絕緣層22和第二絕緣層M的絕緣層中。摻雜的管溝道41D其中可以具有中空。如上所述，在第二實(shí)施例中，利用等離子體摻雜43形成使一對(duì)單元溝道41A的下端彼此耦合的摻雜的管溝道41D。也就是說(shuō)，例如在不使用管柵的情況下，可以利用被摻入 N型雜質(zhì)的多晶硅層來(lái)形成摻雜的管溝道41D。因此，由于不必形成管柵因而簡(jiǎn)化了制造工藝。此外，由于不形成管柵，因此不會(huì)產(chǎn)生因管柵的高阻抗而導(dǎo)致的速度下降。結(jié)果，在第二實(shí)施例中，在不使用管溝道晶體管的情況下，利用摻雜的管溝道41D 使一對(duì)相鄰的單元溝道41A彼此電耦合。參見(jiàn)圖5E，形成將縫隙42間隙填充的第四絕緣層44，并利用CMP工藝等，對(duì)第四絕緣層44進(jìn)行平坦化工藝。盡管圖5E中未示出，但可以進(jìn)行形成選擇晶體管的工藝。可以在形成所述縫隙之前形成選擇晶體管。圖6是描述根據(jù)本發(fā)明的第三實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。參見(jiàn)圖6，根據(jù)本發(fā)明的第三實(shí)施例的非易失性存儲(chǔ)器件包括第一串MSl和第二串MS2，所述第一串MSl和第二串MS2分別具有彼此串聯(lián)耦合的多個(gè)存儲(chǔ)單元。第一串MSl 通過(guò)摻雜的管溝道58與第二串MS2耦合。一對(duì)單元溝道51A形成為沿相對(duì)于襯底21的垂直方向延伸。形成摻雜的管溝道 58使一對(duì)單元溝道51A的下端彼此耦合。摻雜的管溝道58掩埋在第一絕緣層22和第二絕緣層24中。根據(jù)一個(gè)實(shí)例，第一絕緣層22和第二絕緣層M包括氧化物層。管溝道孔觀形成在第二絕緣層M中。如沿垂直方向伸長(zhǎng)的單元溝道開口所示的那樣，管溝道孔觀具有行方向短而列方向長(zhǎng)的開口。管溝道孔觀可以以預(yù)定的間距形成在行方向和列方向上。也就是說(shuō)，管溝道孔觀形成在包括行方向和列方向的平面上的矩陣中。摻雜的管溝道58填充管溝道孔28。
第一串MSl包括交替層疊的第三絕緣層25A和控制柵電極^A，第二串MS2包括交替層疊的第三絕緣層25B和控制柵電極^B。重復(fù)地形成線狀的第三絕緣層25A和25B及控制柵電極26A和^B，使得它們沿行方向延伸并在列方向上具有預(yù)定間距。所述預(yù)定間距由縫隙53提供。第三絕緣層25A和25B及控制柵電極26A和26B沿行方向在非易失性存儲(chǔ)器件的兩端形成為梯形。第三絕緣層25A和25B包括氧化硅層。根據(jù)一個(gè)實(shí)例，控制柵電極26A和26B由P+多晶硅構(gòu)成。通過(guò)貫穿第三絕緣層25A和25B及控制柵電極26A和26B形成一對(duì)單元溝道孔 27。單元溝道孔27形成為沿管溝道孔28的列方向?qū)?zhǔn)在管溝道孔28的兩端附近。一對(duì)單元溝道51A分別填充單元溝道孔27。單元溝道51A具有其中為中空的柱狀。摻雜的管溝道58使一對(duì)單元溝道51A的下端彼此耦合。單元溝道51A和摻雜的管溝道58形成大體U形的結(jié)構(gòu)。根據(jù)一個(gè)實(shí)例，單元溝道51A和摻雜的管溝道58由相同的材料構(gòu)成。單元溝道51A和摻雜的管溝道58可以包括多晶硅層。單元溝道51A是未摻雜的， 摻雜的管溝道58是摻雜的。也就是說(shuō)，單元溝道51A和摻雜的管溝道58是利用多晶硅層形成的，其中單元溝道51A未被摻入雜質(zhì)，而摻雜的管溝道58被摻入雜質(zhì)。摻雜的管溝道 58中摻入的雜質(zhì)包括諸如磷(P)的N型雜質(zhì)。摻雜的管溝道58其中是中空的，并且摻雜的管溝道58填充管溝道孔觀。第五絕緣層55A填充管溝道孔58。摻雜的管溝道58和第五絕緣層55A具有延伸至縫隙53的下端的高度。摻雜的管溝道58中摻入的雜質(zhì)可以具有至少IO19原子/cm3的濃度或更高的濃度(約IO19原子/cm3至IO22原子/cm3)。非易失性存儲(chǔ)器件包括包圍單元溝道51A的存儲(chǔ)層^A。存儲(chǔ)層29A形成為包圍單元溝道51A的側(cè)表面。此外，存儲(chǔ)層29B形成為覆蓋管溝道孔觀的壁。根據(jù)一個(gè)實(shí)例， 存儲(chǔ)層29A和存儲(chǔ)層29B包括阻擋層、電荷陷阱層和隧穿絕緣層。存儲(chǔ)層29A和存儲(chǔ)層29B 還被稱為存儲(chǔ)器柵絕緣層。單元溝道51A之間的控制柵電極26A和^B由縫隙53彼此分隔開。縫隙53可以具有延伸穿過(guò)摻雜的管溝道58的上端的深度。如上所述，單元溝道51A、存儲(chǔ)層^A、以及控制柵電極26A和26B形成存儲(chǔ)單元， 導(dǎo)致形成其中多個(gè)存儲(chǔ)單元彼此串聯(lián)耦合的結(jié)構(gòu)。一個(gè)U形存儲(chǔ)串包括第一串MSl和第二串MS2。第一串MSl通過(guò)摻雜的管溝道58與第二串MS2耦合，導(dǎo)致形成大體U形的存儲(chǔ)串結(jié)構(gòu)。一個(gè)U形存儲(chǔ)串包括8個(gè)存儲(chǔ)單元，并且第一串MSl和第二串MS2分別包括4個(gè)存儲(chǔ)單元。在另一個(gè)實(shí)施例中，存儲(chǔ)單元的數(shù)量可以增加到16個(gè)、32個(gè)等?？刂茤烹姌O^A 和控制柵電極26B的每一個(gè)與字線WLl至WL8耦合。對(duì)于漏選擇晶體管SGD、源選擇晶體管 SGS、位線BL和源線SL的截面結(jié)構(gòu)，本領(lǐng)域技術(shù)人員是清楚的。圖7A至7F是描述根據(jù)本發(fā)明的第三實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。制造單元溝道孔和管溝道孔的方法與根據(jù)第一實(shí)施例的方法相同。參見(jiàn)圖7A，在包括溝道孔27和管溝道孔觀的所得結(jié)構(gòu)上形成存儲(chǔ)層四。存儲(chǔ)層 29形成在溝道孔27和管溝道孔觀的壁上。根據(jù)一個(gè)實(shí)例，存儲(chǔ)層四包括阻擋層、電荷陷阱層和隧穿絕緣層。由于阻擋層和隧穿絕緣層包括氧化物層，并且電荷陷阱層包括氮化物層，因此存儲(chǔ)層四具有氧化物-氮化物-氧化物(ONO)層。根據(jù)一個(gè)實(shí)例，通過(guò)順序地層疊阻擋層、電荷陷阱層和隧穿絕緣層來(lái)形成存儲(chǔ)層四。在存儲(chǔ)層四上形成第二導(dǎo)電層51。第二導(dǎo)電層51包括硅層。具體地，第二導(dǎo)電層51包括多晶硅層，并且可以包括未被摻入雜質(zhì)的未摻雜多晶硅層。在溝道孔27和管溝道孔觀中形成第二導(dǎo)電層51，并且第二導(dǎo)電層51其中包括孔。為了填充第二導(dǎo)電層51的孔，形成第四絕緣層52。第四絕緣層52具有使溝道孔 27的底部被填充的厚度。如上所述，形成第四絕緣層52使得溝道孔27的底部被填充，使得管溝道孔觀其中為中空的。參見(jiàn)圖7B，利用CMP工藝對(duì)第四絕緣層52進(jìn)行平坦化，直到最上面的第三絕緣層 25的表面暴露為止。在CMP工藝期間，第二導(dǎo)電層51和存儲(chǔ)層四也同時(shí)被平坦化。通過(guò)以上的平坦化工藝，存儲(chǔ)層^A、第二導(dǎo)電層51A和51B、以及第四絕緣層52A 僅存留在例如溝道孔27和管溝道孔觀中。下文中，在第二導(dǎo)電層51A和51B之中，存留在溝道孔27中的第二導(dǎo)電層51將被稱為“單元溝道51A”，存留在管溝道孔觀中的第二導(dǎo)電層51將被稱為“管溝道51B”。存儲(chǔ)層四、單元溝道5IA和第四絕緣層52A形成大體U形的結(jié)構(gòu)。具體地，單元溝道51A具有柱狀結(jié)構(gòu)。由于第四絕緣層52A填充單元溝道51A，并且存儲(chǔ)層29A包圍單元溝道51A的側(cè)表面，因此形成通心粉(macaroni)結(jié)構(gòu)。單元溝道51A用作每個(gè)存儲(chǔ)單元的溝道。填充在管溝道孔28中的管溝道51B使一對(duì)單元溝道51A的下端彼此耦合。參見(jiàn)圖7C，形成縫隙53?？梢酝ㄟ^(guò)貫穿由第三絕緣層25和第一導(dǎo)電層沈構(gòu)成的多層來(lái)形成縫隙53?？p隙53沿一個(gè)方向延伸。在進(jìn)行形成縫隙53的圖案化工藝時(shí)，將第三絕緣層25和第一導(dǎo)電層沈所構(gòu)成的多層一直刻蝕到使得形成在管溝道孔觀的上端的管溝道51B、存儲(chǔ)層29A和第四絕緣層52A被刻蝕的深度。因此，管溝道、存儲(chǔ)層和第四絕緣層存留在管溝道孔28中，如附圖標(biāo)記“51C”、“29B”和“52B”所示。通過(guò)上述縫隙53形成包括第一串MSl和第二串MS2的一個(gè)U形存儲(chǔ)串。第一導(dǎo)電層沈用作控制柵電極26A和^B。第三絕緣層25A用作使沿垂直方向?qū)盈B的控制柵電極 26A彼此隔離的隔離層，第三絕緣層25B用作使沿垂直方向?qū)盈B的控制柵電極26B彼此隔離的隔離層。根據(jù)一個(gè)實(shí)例，由于存儲(chǔ)層29A包括電荷陷阱層，并且控制柵電極26A和26B 以及單元溝道51A包括多晶硅層，因此形成具有硅-氧化物-氮化物-氧化物-硅(SONOS) 結(jié)構(gòu)的存儲(chǔ)單元。第一串MSl和第二串MS2具有其中存儲(chǔ)單元沿垂直方向?qū)盈B的結(jié)構(gòu)。盡管圖7C中未示出，但控制柵電極26A和控制柵電極26B的每一個(gè)沿任一方向的兩端均具有用于插塞和金屬互連的梯形結(jié)構(gòu)。參見(jiàn)圖7D，去除在管溝道孔觀的內(nèi)壁上形成的第四絕緣層52B。利用濕法刻蝕工藝去除第四絕緣層52B，使根據(jù)一個(gè)實(shí)例的管溝道51C的表面暴露。第四絕緣層52A僅存留在單元溝道孔27中。在包括縫隙53的所得結(jié)構(gòu)上形成第三導(dǎo)電層M。根據(jù)一個(gè)實(shí)例，第三導(dǎo)電層M 包括多晶硅層，具體地，包括被摻入高濃度雜質(zhì)的多晶硅層。第三導(dǎo)電層M也形成在管溝道孔觀中的管溝道51C的表面上。在第三導(dǎo)電層M上形成第五絕緣層55，以填充縫隙53和管溝道孔28。第五絕緣層55包括氧化硅層或氮化硅層。參見(jiàn)圖7E，通過(guò)部分剝離，進(jìn)行使第五絕緣層55凹陷的工藝56。因此，使第五絕緣層55A具有足夠的高度來(lái)填充最下面的第三絕緣層25A和25B的側(cè)壁附近。也就是說(shuō)， 第五絕緣層55A有足夠的高度來(lái)填充縫隙53的下端。
在去除第五絕緣層55A的過(guò)程中所暴露的第三導(dǎo)電層M被選擇性地去除而凹陷。 因此，使第三導(dǎo)電層54A具有足夠的高度來(lái)填充縫隙53的下端，并且第三導(dǎo)電層54A可以具有等于或低于第五絕緣層^A的高度的高度。第三導(dǎo)電層54A可以有足夠的高度來(lái)與管溝道孔觀中形成的管溝道51C連接。凹陷的第三導(dǎo)電層54A可以存留以使一對(duì)相鄰的單元溝道51A的下端與管溝道51C耦合。參見(jiàn)圖7F，進(jìn)行熱處理工藝57，使得第三導(dǎo)電層54A中摻入的雜質(zhì)擴(kuò)散到管溝道孔觀中形成的管溝道51C。因此，第三導(dǎo)電層54A和管溝道51C被摻入相同的雜質(zhì)。結(jié)果， 如附圖標(biāo)記58所示，已經(jīng)經(jīng)歷過(guò)熱處理工藝57的管溝道使單元溝道51A的下端彼此耦合， 并且所述管溝道變成被摻入雜質(zhì)的摻雜的管溝道58。盡管未在圖7F中示出，但是可以進(jìn)行形成選擇晶體管的工藝?？梢栽谛纬伤隹p隙之前形成選擇晶體管。如上所述，在第三實(shí)施例中，利用被摻入高濃度雜質(zhì)的第三導(dǎo)電層54A和熱處理工藝57，形成使一對(duì)單元溝道51A的下端彼此耦合的摻雜的管58。也就是說(shuō)，例如在不使用管柵的情況下，利用被摻入N型雜質(zhì)的多晶硅層和熱處理工藝形成摻雜的管溝道58。因此，由于不必形成管柵因而簡(jiǎn)化了制造工藝。此外，由于不形成管柵，因此不會(huì)產(chǎn)生因管柵的高電抗而導(dǎo)致的速度下降。圖8是描述根據(jù)本發(fā)明的第四實(shí)施例的三維非易失性存儲(chǔ)器件的截面圖。參見(jiàn)圖8，根據(jù)本發(fā)明的第四實(shí)施例的非易失性存儲(chǔ)器件包括第一串MSl和第二串MS2，所述第一串MSl和第二串MS2分別具有彼此串聯(lián)耦合的多個(gè)存儲(chǔ)單元。第一串MSl 通過(guò)摻雜的管溝道67與第二串MS2耦合。一對(duì)單元溝道61A形成為沿相對(duì)于襯底21的垂直方向延伸。摻雜的管溝道67形成為使一對(duì)單元溝道61A的下端彼此耦合。摻雜的管溝道67掩埋在第一絕緣層22和第二絕緣層M中。根據(jù)一個(gè)實(shí)例，第一絕緣層22和第二絕緣層M包括氧化物層。管溝道孔觀形成在第二絕緣層M中。如沿垂直方向伸長(zhǎng)的單元溝道開口所示的那樣，管溝道孔觀具有行方向短而列方向長(zhǎng)的開口。管溝道孔觀可以以預(yù)定的間距形成在行方向和列方向上。也就是說(shuō)，管溝道孔觀可以形成在包括行方向和列方向的平面上的矩陣中。摻雜的管溝道67 填充管溝道孔觀。第一串MSl包括交替層疊的第三絕緣層25A和控制柵電極^A，第二串MS2包括交替層疊的第三絕緣層25B和控制柵電極^B。重復(fù)地形成線狀的第三絕緣層25A和25B以及控制柵電極26A和^B，使得它們沿行方向延伸并在列方向上具有預(yù)定間距。所述預(yù)定間距由縫隙62提供。第三絕緣層25A和25B以及控制柵電極26A和26B沿行方向在非易失性存儲(chǔ)器件的兩端形成為梯形。第三絕緣層25A和25B包括氧化硅層。根據(jù)一個(gè)實(shí)例，控制柵電極26A和^B由P+多晶硅構(gòu)成。一對(duì)單元溝道孔27是通過(guò)貫穿第三絕緣層25A和25B以及控制柵電極^A和26B 形成的。單元溝道孔27形成為在管溝道孔28的列方向上對(duì)準(zhǔn)管溝道孔28的兩端附近。一對(duì)單元溝道61A分別填充單元溝道孔27。單元溝道61A具有其中為非中空的柱狀，以完全填充單元溝道孔27。摻雜的管溝道67使一對(duì)單元溝道61A的下端彼此耦合。 單元溝道61A和摻雜的管溝道67形成大體U形的結(jié)構(gòu)。單元溝道61A和摻雜的管溝道67
15由相同的材料構(gòu)成。單元溝道61A和摻雜的管溝道67包括多晶硅層。單元溝道61A是未摻雜的，摻雜的管溝道67是摻雜的。也就是說(shuō)，單元溝道61A和摻雜的管溝道67是利用多晶硅層形成的，其中，單元溝道61A未被摻入雜質(zhì)，而摻雜的管溝道67被摻入雜質(zhì)。摻雜的管溝道67中摻入的雜質(zhì)包括諸如磷(P)的N型雜質(zhì)。摻雜的管溝道67其中是中空的，并且摻雜的管溝道67填充管溝道孔觀。第四絕緣層64A填充摻雜的管溝道67。摻雜的管溝道67和第四絕緣層64A具有延伸至縫隙62的下端的高度。摻雜的管溝道67中摻入的雜質(zhì)可以具有至少IO19原子/cm3的濃度或更高的濃度(約IO19原子/cm3至原子/cm3)。非易失性存儲(chǔ)器件包括包圍單元溝道61A的存儲(chǔ)層^^。此外，存儲(chǔ)層29B形成為覆蓋管溝道孔觀的壁。根據(jù)一個(gè)實(shí)例，存儲(chǔ)層29A和存儲(chǔ)層29B包括阻擋層、電荷陷阱層和隧穿絕緣層。存儲(chǔ)層29A和存儲(chǔ)層29B還被稱為存儲(chǔ)器柵絕緣層。單元溝道61A之間的控制柵電極26A和^B由縫隙62彼此分隔開?？p隙62可以具有延伸穿過(guò)摻雜的管溝道67的上端的深度。如上所述，單元溝道61A、存儲(chǔ)層^A、以及控制柵電極26A和26B形成存儲(chǔ)單元， 導(dǎo)致形成其中多個(gè)存儲(chǔ)單元彼此串聯(lián)耦合的結(jié)構(gòu)。一個(gè)U形存儲(chǔ)串包括第一串MSl和第二串MS2。第一串MSl通過(guò)摻雜的管溝道67與第二串MS2耦合，導(dǎo)致形成大體U形的存儲(chǔ)串結(jié)構(gòu)。例如，一個(gè)U形存儲(chǔ)串包括8個(gè)存儲(chǔ)單元，并且第一串MSl和第二串MS2分別包括4 個(gè)存儲(chǔ)單元。在另一個(gè)實(shí)施例中，存儲(chǔ)單元的數(shù)量可以增加到16個(gè)、32個(gè)等?？刂茤烹姌O 26A和控制柵電極26B的每一個(gè)與字線耦合。對(duì)于漏選擇晶體管SGD、源選擇晶體管SGSji 線BL和源線SL的截面結(jié)構(gòu)，本領(lǐng)域技術(shù)人員是清楚的。圖9A至9F是描述根據(jù)本發(fā)明的第四實(shí)施例的三維非易失性存儲(chǔ)器件的制造方法的截面圖。制造單元溝道孔和管溝道孔的方法與根據(jù)第一實(shí)施例的方法相同。參見(jiàn)圖9A，在包括溝道孔27和管溝道孔觀的所得結(jié)構(gòu)上形成存儲(chǔ)層四。在溝道孔27和管溝道孔觀的壁上形成存儲(chǔ)層四。根據(jù)一個(gè)實(shí)例，存儲(chǔ)層四包括阻擋層、電荷陷阱層和隧穿絕緣層。由于阻擋層和隧穿絕緣層包括氧化物層，并且電荷陷阱層包括氮化物層，因此存儲(chǔ)層四具有氧化物-氮化物-氧化物(ONO)層。根據(jù)一個(gè)實(shí)例，通過(guò)順序地層疊阻擋層、電荷陷阱層和隧穿絕緣層形成存儲(chǔ)層四。在存儲(chǔ)層四上形成第二導(dǎo)電層61。第二導(dǎo)電層61包括硅層。具體地，第二導(dǎo)電層61包括多晶硅層，并且可以包括未被摻入雜質(zhì)的未摻雜多晶硅層。在溝道孔27和管溝道孔觀中形成第二導(dǎo)電層61以填充溝道孔27。相應(yīng)地，從溝道孔27的底部被填充的時(shí)刻起，第二導(dǎo)電層便不形成在管溝道孔觀中，第二導(dǎo)電層61僅填充溝道孔27。參見(jiàn)圖9B，利用CMP工藝對(duì)第二導(dǎo)電層61進(jìn)行平坦化，直到最上面的第三絕緣層 25的表面暴露為止。在CMP工藝期間，存儲(chǔ)層四也同時(shí)被平坦化。通過(guò)以上的平坦化工藝，存儲(chǔ)層^A、單元溝道61A以及管溝道61B僅存留在溝道孔27和管溝道孔觀中。單元溝道61A和管溝道61B形成大體U形的結(jié)構(gòu)。具體地，單元溝道61A具有柱狀結(jié)構(gòu)。存儲(chǔ)層29A包圍具有柱狀結(jié)構(gòu)的單元溝道61A的側(cè)表面。單元溝道61A用作每個(gè)存儲(chǔ)單元的溝道。參見(jiàn)圖9C，形成縫隙62。通過(guò)貫穿由第三絕緣層25和第一導(dǎo)電層沈構(gòu)成的多層形成縫隙62?？p隙62沿一個(gè)方向延伸。在進(jìn)行形成縫隙62的圖案化工藝時(shí)，將第三絕緣層25和第一導(dǎo)電層沈所構(gòu)成的多層一直刻蝕到使得管溝道孔28的上端的管溝道61B和存儲(chǔ)層29A被刻蝕的深度。因此，管溝道和存儲(chǔ)層存留在管溝道孔觀中，如附圖標(biāo)記“61C” 和“29B”所示。通過(guò)上述縫隙62形成包括第一串MSl和第二串MS2的一個(gè)U形存儲(chǔ)串。第一導(dǎo)電層沈用作控制柵電極26A和^B。第三絕緣層25A用作使沿垂直方向?qū)盈B的控制柵電極 26A彼此隔離的隔離層，第三絕緣層25B用作使沿垂直方向?qū)盈B的控制柵電極^^彼此隔離的隔離層。根據(jù)一個(gè)實(shí)例，由于存儲(chǔ)層29A包括電荷陷阱層，并且控制柵電極26A和26B和單元溝道61A包括多晶硅層，因此形成具有硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構(gòu)的存儲(chǔ)單元。第一串MSl和第二串MS2具有其中存儲(chǔ)單元沿垂直方向?qū)盈B的結(jié)構(gòu)。盡管圖9C中未示出，但控制柵電極26A和每個(gè)控制柵電極26B的每一個(gè)沿任一方向的兩端都具有用于插塞和金屬互連的梯形結(jié)構(gòu)。參見(jiàn)圖9D，在包括縫隙62的所得結(jié)構(gòu)上形成第三導(dǎo)電層63。第三導(dǎo)電層63包括多晶硅層，具體地，包括被摻入高濃度雜質(zhì)的多晶硅層。第三導(dǎo)電層63也形成在管溝道孔 28中。在第三導(dǎo)電層63上形成第四絕緣層64，以填充管溝道孔28。根據(jù)一個(gè)實(shí)例，第四絕緣層64包括氧化硅層或氮化硅層。參見(jiàn)圖9E，通過(guò)部分剝離，進(jìn)行使第四絕緣層64凹陷的工藝65。因此，使第四絕緣層64A具有足夠的高度來(lái)填充最下面的第三絕緣層25B的側(cè)壁附近。也就是說(shuō)，第四絕緣層64A有足夠的高度來(lái)填充縫隙62的下端。在去除第四絕緣層64A的過(guò)程中所暴露的第三導(dǎo)電層63被選擇性地去除而凹陷。 因此，使第三導(dǎo)電層63A具有足夠的高度來(lái)填充縫隙62的下端，并且第三導(dǎo)電層63A可以具有等于或低于第四絕緣層64A的高度的高度。第三導(dǎo)電層63A可以有足夠的高度來(lái)與管溝道孔觀中形成的管溝道61C連接。凹陷的第三導(dǎo)電層63A與管溝道61C耦合。參見(jiàn)圖9F，進(jìn)行熱處理工藝66，使得第三導(dǎo)電層64A中摻入的雜質(zhì)擴(kuò)散到管溝道孔洲中形成的管溝道61C。由此，如附圖標(biāo)記67所示，已經(jīng)經(jīng)歷熱處理工藝66的管溝道使單元溝道61A的下端彼此耦合，并且所述管溝道變成被摻入雜質(zhì)的摻雜的管溝道67。盡管圖9F中未示出，但是可以進(jìn)行形成選擇晶體管的工藝?？梢栽谛纬煽p隙之前形成選擇晶體管。如上所述，在第四實(shí)施例中，利用被摻入高濃度雜質(zhì)的第三導(dǎo)電層63A和熱處理工藝66形成使一對(duì)單元溝道61A的下端彼此耦合的摻雜的管溝道67，也就是說(shuō)，在不使用管柵的情況下，利用被摻入N型雜質(zhì)的多晶硅層和熱處理工藝形成摻雜的管溝道67。因此，由于不必形成管柵因而簡(jiǎn)化了制造工藝。此外，由于不形成管柵，因此不會(huì)產(chǎn)生因管柵的高阻抗而導(dǎo)致的速度下降。根據(jù)本發(fā)明的前述實(shí)施例，在不使用管溝道晶體管的情況下，利用摻雜的管溝道使一對(duì)相鄰的單元溝道彼此電耦合。根據(jù)如上所述的本發(fā)明，利用等離子體摻雜，或者利用額外形成摻雜的多晶硅層的工藝，形成使一對(duì)柱狀單元溝道的下端彼此耦合的摻雜的管溝道，從而因?yàn)椴槐匦纬晒軚哦?jiǎn)化了制造工藝。此外，因?yàn)槭褂昧吮粨饺腚s質(zhì)的摻雜的管溝道，因此不需使用管柵。因此，由于不產(chǎn)生因管柵的高阻抗而導(dǎo)致的速度下降，因此可以提高非易失性半導(dǎo)體器件的操作速度。
雖然結(jié)合具體的實(shí)施例描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)清楚的是，在不脫離所附權(quán)利要求書所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種非易失性存儲(chǔ)器件，包括一對(duì)柱狀單元溝道，所述一對(duì)柱狀單元溝道自襯底垂直延伸； 摻雜的管溝道，所述摻雜的管溝道設(shè)置為使所述一對(duì)柱狀單元溝道的下端耦合； 襯底上的絕緣層，所述摻雜的管溝道掩埋在所述絕緣層中； 存儲(chǔ)層，所述存儲(chǔ)層設(shè)置為包圍所述柱狀單元溝道的側(cè)表面；以及控制柵電極，所述控制柵電極設(shè)置為包圍所述存儲(chǔ)層的側(cè)表面。
2.如權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述柱狀單元溝道是未被摻雜的。
3.如權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述柱狀單元溝道包括未摻雜的多晶硅層，且所述摻雜的管溝道包括摻雜的多晶硅層。
4.如權(quán)利要求1所述的非易失性存儲(chǔ)器件，還包括縫隙，所述縫隙設(shè)置為使用于控制所述柱狀單元溝道中的第一個(gè)單元溝道的控制柵電極與用于控制所述柱狀單元溝道中的另一個(gè)單元溝道的控制柵電極分隔開。
5.如權(quán)利要求4所述的非易失性存儲(chǔ)器件，其中，所述縫隙設(shè)置為貫穿穿過(guò)所述摻雜的管溝道的上端。
6.如權(quán)利要求4所述的非易失性存儲(chǔ)器件，還包括設(shè)置為填充所述縫隙的絕緣層。
7.如權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述摻雜的管溝道包括被摻入N型雜質(zhì)的多晶硅層。
8.如權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述柱狀單元溝道包括通心粉 (macaroni)結(jié)構(gòu)和填充結(jié)構(gòu)。
9.一種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在襯底上形成多層，所述多層包括形成有管溝道孔的絕緣層和與所述管溝道孔耦合的一對(duì)單元溝道孔；在所述單元溝道孔中形成一對(duì)柱狀單元溝道，并形成被設(shè)置為使所述一對(duì)柱狀單元溝道的下端彼此電耦合的管溝道；和在所述管溝道中摻入雜質(zhì)。
10.如權(quán)利要求9所述的方法，其中，利用等離子體摻雜使所述管溝道被摻入雜質(zhì)。
11.如權(quán)利要求10所述的方法，其中，利用等離子體摻雜使所述管溝道被摻入N型雜質(zhì)。
12.如權(quán)利要求9所述的方法，還包括通過(guò)刻蝕所述多層來(lái)形成縫隙，以使所述管溝道的上端被貫穿，并且在所述管溝道中摻入雜質(zhì)的步驟包括通過(guò)所述縫隙在所述管溝道中摻入雜質(zhì)。
13.如權(quán)利要求9所述的方法，其中，形成所述多層的步驟包括以下步驟 在所述襯底上形成第一絕緣層；在所述第一絕緣層上形成犧牲圖案； 在所述犧牲圖案上形成第二絕緣層； 將所述第二絕緣層平坦化，使得所述犧牲圖案暴露；通過(guò)在所述平坦化的第二絕緣層上交替地層疊第三絕緣層和用于形成控制柵電極的導(dǎo)電層，來(lái)形成所述多層；通過(guò)刻蝕所述多層來(lái)形成所述單元溝道；以及通過(guò)去除所述犧牲層圖案來(lái)形成所述管溝道孔。
14.如權(quán)利要求13所述的方法，其中，所述第一絕緣層和所述第二絕緣層包括氧化硅層，所述犧牲圖案包括氮化硅層。
15.如權(quán)利要求13所述的方法，其中，通過(guò)沿垂直方向交替地層疊氧化物層和多晶硅層來(lái)形成所述多層。
16.如權(quán)利要求9所述的方法，其中，所述柱狀單元溝道填充所述單元溝道孔。
17.如權(quán)利要求9所述的方法，其中，所述柱狀單元溝道形成為通心粉結(jié)構(gòu)。
18.—種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在襯底上形成多層，所述多層包括形成有管溝道孔的絕緣層和與所述管溝道孔耦合的一對(duì)單元溝道孔；在所述單元溝道孔中形成一對(duì)柱狀單元溝道，并形成被設(shè)置為使所述一對(duì)柱狀單元溝道的下端彼此電耦合的管溝道；形成與所述管溝道耦合且被摻入雜質(zhì)的摻雜層；以及使所述雜質(zhì)擴(kuò)散至所述管溝道。
19.如權(quán)利要求18所述的方法，還包括通過(guò)刻蝕所述多層來(lái)形成縫隙，以使所述管溝道的上端被貫穿，并且形成所述摻雜層的步驟包括通過(guò)所述縫隙形成與所述管溝道耦合的摻雜層。
20.如權(quán)利要求19所述的方法，其中，形成所述摻雜層的步驟包括以下步驟 在包括所述縫隙的被刻蝕的多層上形成摻雜的多晶硅層； 在所述摻雜的多晶層上形成絕緣層； 使所述絕緣層和所述摻雜的多晶硅層凹陷。
21.如權(quán)利要求20所述的方法，其中，所述摻雜的多晶硅層包括被摻入N型雜質(zhì)的多晶硅層。
22.如權(quán)利要求18所述的方法，其中，通過(guò)熱處理工藝使所述雜質(zhì)擴(kuò)散。
23.如權(quán)利要求18所述的方法，其中，所述柱狀單元溝道和所述管溝道包括未摻雜的多晶娃層。
24.如權(quán)利要求18所述的方法，其中，所述柱狀單元溝道填充所述單元溝道孔。
25.如權(quán)利要求18所述的方法，其中，所述柱狀單元溝道形成為通心粉結(jié)構(gòu)。
全文摘要
本發(fā)明提供一種非易失性存儲(chǔ)器件，包括一對(duì)柱狀單元溝道，所述一對(duì)柱狀單元溝道自襯底垂直延伸；摻雜的管溝道，所述摻雜的管溝道被設(shè)置為使一對(duì)柱狀單元溝道的下端耦合；襯底上的絕緣層，摻雜的管溝道掩埋在所述絕緣層中；存儲(chǔ)層，所述存儲(chǔ)層被設(shè)置為包圍柱狀單元溝道的側(cè)表面；以及控制柵電極，所述控制柵電極被設(shè)置為包圍存儲(chǔ)層。
文檔編號(hào)H01L21/8247GK102263108SQ201010258579
公開日2011年11月30日 申請(qǐng)日期2010年8月20日 優(yōu)先權(quán)日2010年5月31日
發(fā)明者周文植, 李起洪, 洪權(quán) 申請(qǐng)人:海力士半導(dǎo)體有限公司