專利名稱：Mos晶體管源漏應(yīng)力區(qū)的形成方法及mos晶體管制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及一種MOS晶體管源漏應(yīng)力區(qū)的形成方法及MOS晶體管制作方法。
背景技術(shù)：
隨著集成電路制造技術(shù)的不斷發(fā)展，MOS晶體管的特征尺寸也越來越小。然而，在 MOS晶體管特征尺寸不斷縮小的同時(shí)，器件功耗與速度之間的矛盾日益凸顯，并阻礙了集成電路技術(shù)的進(jìn)一步發(fā)展。提高M(jìn)OS晶體管溝道區(qū)的載流子遷移率是解決所述功耗-速度矛盾的有效手段。 在溝道區(qū)載流子遷移率大幅提升的基礎(chǔ)上，MOS晶體管可以采用較低的電源電壓以降低功耗；同時(shí)還可以保證器件有足夠的電流驅(qū)動(dòng)能力與速度。通常的，在溝道區(qū)引入應(yīng)力來提高載流子遷移率是一種行之有效的方法。對(duì)于MOS晶體管而言，溝道區(qū)引入的應(yīng)力可以改變襯底的晶格結(jié)構(gòu)，進(jìn)而影響溝道區(qū)的能帶結(jié)構(gòu)，從而影響溝道區(qū)的載流子遷移率。中國(guó)專利申請(qǐng)200610146392. 8即公開了一種采用雙應(yīng)力記憶技術(shù)(Mress Memory Technique, SMT)在MOS晶體管中引入應(yīng)力的方法。在該方法中，在MOS晶體管的柵極結(jié)構(gòu)(包含側(cè)壁)形成之后，會(huì)分別在NMOS晶體管區(qū)域以及PMOS晶體管區(qū)域的半導(dǎo)體襯底上沉積具有張應(yīng)力與壓應(yīng)力的薄膜，并通過后續(xù)的退火處理將所述應(yīng)力薄膜中的應(yīng)力引入MOS晶體管的溝道區(qū)中。對(duì)于NMOS晶體管而言，溝道區(qū)的張應(yīng)力可以提升驅(qū)動(dòng)電流 (對(duì)應(yīng)于電子遷移率的提高)，而對(duì)于PMOS晶體管而言，溝道區(qū)的壓應(yīng)力可以提升驅(qū)動(dòng)電流 (對(duì)應(yīng)于空穴遷移率的提高)。然而，隨著器件特征尺寸降低到45納米以下，器件間距越來越小。相應(yīng)的，柵極兩側(cè)的源漏區(qū)上可以用于沉積應(yīng)力薄膜的區(qū)域也越來越窄，特別在側(cè)壁形成之后，已很難再在襯底上沉積應(yīng)力分布較為均勻的薄膜。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種MOS晶體管源漏應(yīng)力區(qū)的形成方法及MOS晶體管制作方法，以簡(jiǎn)便易行的方法在MOS晶體管的溝道區(qū)中引入了應(yīng)力，所述引入的應(yīng)力提高了溝道區(qū)載流子遷移率，進(jìn)而提高了 MOS晶體管的驅(qū)動(dòng)能力。為解決上述問題，本發(fā)明提供了一種MOS晶體管源漏應(yīng)力區(qū)的形成方法，包括提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成犧牲柵；對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入，在犧牲柵兩側(cè)的半導(dǎo)體襯底中形成非晶區(qū)；在所述半導(dǎo)體襯底上形成包含固有應(yīng)力的應(yīng)力介電層； 對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，在犧牲柵兩側(cè)的非晶區(qū)位置形成源漏應(yīng)力區(qū)?？蛇x的，為形成MOS晶體管，還包括在形成源漏應(yīng)力區(qū)后，各向異性刻蝕所述應(yīng)力介電層，在犧牲柵兩側(cè)形成側(cè)壁；在形成側(cè)壁之后，在犧牲柵兩側(cè)的半導(dǎo)體襯底中形成淺、深摻雜區(qū)；
采用柵極替換工藝在所述側(cè)壁間形成金屬柵極與高k介電材料形成的柵介電層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)1.具有固有應(yīng)力的應(yīng)力介電層形成于不包含側(cè)壁的半導(dǎo)體襯底及柵極上，柵極兩側(cè)待形成源漏區(qū)的區(qū)域仍具有較寬的面積，這大大降低了應(yīng)力薄膜的形成難度；2.應(yīng)力層通過源漏區(qū)位置預(yù)先非晶化的半導(dǎo)體襯底將應(yīng)力轉(zhuǎn)移到源漏區(qū)中，并影響溝道區(qū)的應(yīng)力特性，所述溝道區(qū)的應(yīng)力變化提高了載流子遷移率，進(jìn)而增強(qiáng)了 MOS晶體管的驅(qū)動(dòng)能力。


圖1示出了本發(fā)明MOS晶體管源漏應(yīng)力區(qū)形成方法的流程。圖2至圖9示出了采用本發(fā)明MOS晶體管源漏應(yīng)力區(qū)的形成方法制作CMOS晶體管的流程。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)往往通過在包含有側(cè)壁的柵極結(jié)構(gòu)兩側(cè)沉積應(yīng)力薄膜以引入應(yīng)力。但隨著器件特征尺寸降低到45納米以下，器件間距越來越小，柵極兩側(cè)的源漏區(qū)上可以用于沉積應(yīng)力薄膜的區(qū)域也越來越窄，特別在側(cè)壁形成之后，已很難再在襯底上沉積應(yīng)力分布較為均勻的薄膜。針對(duì)上述問題，本發(fā)明的發(fā)明人提供了一種采用應(yīng)力記憶技術(shù)在MOS晶體管源漏形成應(yīng)力區(qū)的方法。在采用該方法制作MOS晶體管的過程中，通過在柵極兩側(cè)待形成源漏區(qū)的區(qū)域上直接沉積包含固有應(yīng)力的應(yīng)力介電層來引入應(yīng)力。由于所述應(yīng)力介電層形成于不包含側(cè)壁的半導(dǎo)體襯底及柵極上，柵極兩側(cè)仍具有較寬的面積，這大大降低了應(yīng)力薄膜的形成難度。同時(shí)，所述應(yīng)力介電層仍可通過各向異性刻蝕形成側(cè)壁，這也減少了制作成本。參考圖1，示出了本發(fā)明MOS晶體管源漏應(yīng)力區(qū)形成方法的流程，包括執(zhí)行步驟S102，提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成犧牲柵(dummy gate)。執(zhí)行步驟S104，對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入，在犧牲柵兩側(cè)的半導(dǎo)體襯底中形成非晶區(qū)。執(zhí)行步驟S106，在所述半導(dǎo)體襯底上形成包含固有應(yīng)力的應(yīng)力介電層。執(zhí)行步驟S108，對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，在犧牲柵兩側(cè)的非晶區(qū)位置形成源漏應(yīng)力區(qū)。所述步驟執(zhí)行后，即可在半導(dǎo)體襯底中形成具有一定應(yīng)力的溝道區(qū)。所述溝道區(qū)引入的應(yīng)力可以有效提升載流子遷移率，進(jìn)而增強(qiáng)器件的驅(qū)動(dòng)能力。為制作MOS晶體管，在上述步驟實(shí)施后，本發(fā)明的MOS晶體管制作方法還包括
各向異性刻蝕所述應(yīng)力介電層，在犧牲柵兩側(cè)形成側(cè)壁；在犧牲柵兩側(cè)的半導(dǎo)體襯底中形成淺、深摻雜區(qū)；采用柵極替換工藝在所述側(cè)壁間形成金屬柵極與高k介電材料形成的柵介電
ο ο下面結(jié)合制作MOS晶體管的具體實(shí)施例，對(duì)本發(fā)明MOS晶體管源漏應(yīng)力區(qū)的形成方法做進(jìn)一步說明。參見圖2至圖9，示出了采用本發(fā)明MOS晶體管源漏應(yīng)力區(qū)形成方法形成CMOS晶體管一個(gè)實(shí)施例的剖面結(jié)構(gòu)示意圖。如圖2所示，提供半導(dǎo)體襯底201，其中，所述半導(dǎo)體襯底201具有P型摻雜區(qū)202 與N型摻雜區(qū)203，所述N型摻雜區(qū)203用于形成PMOS晶體管，而所述P型摻雜區(qū)202用于形成NMOS晶體管。所述P型摻雜區(qū)202與N型摻雜區(qū)203通過溝槽隔離區(qū)204隔離。在具體實(shí)施例中，所述半導(dǎo)體襯底201并不局限于單質(zhì)硅襯底，還可以采用鍺、鍺硅、絕緣體上硅或其他半導(dǎo)體材料。接著，在所述半導(dǎo)體襯底201上依次形成偽柵介電層205、犧牲柵206以及硬掩膜層220。所述犧牲柵206采用多晶硅，采用類似MOS晶體管多晶硅柵極制作方法來形成所述犧牲柵206。所述硬掩膜層220作為刻蝕多晶硅并形成犧牲柵206的掩膜。依據(jù)具體實(shí)施例的不同，所述偽柵介電層205可以采用氧化硅或高k介電材料形成。如圖3所示，在N型摻雜區(qū)203的半導(dǎo)體襯底201表面形成光刻膠層。之后，以所述光刻膠層為掩膜，對(duì)所述半導(dǎo)體襯底201進(jìn)行非晶區(qū)離子注入，在P型摻雜區(qū)202的犧牲柵206兩側(cè)的半導(dǎo)體襯底201中形成非晶區(qū)208。在所述非晶區(qū)離子注入過程中，注入離子會(huì)撞擊半導(dǎo)體襯底201中的原子，使所述原子偏離固有的晶格位置，從而將半導(dǎo)體襯底201表面附近的結(jié)晶結(jié)構(gòu)破壞為非晶結(jié)構(gòu)。此外，在所述半導(dǎo)體襯底201部分非晶化的同時(shí)，注入離子同時(shí)還將犧牲柵206的多晶
硅非晶化。在具體實(shí)施例中，所述非晶區(qū)離子注入采用原子序數(shù)大于硅的半導(dǎo)體材料，或氬、 氪、氙等重惰性氣體離子，或者其他重離子；注入劑量為lE+Hcm2至5E+15cnT2，注入后，非晶區(qū)208的深度為5納米至30納米。如圖4所示，移除N型摻雜區(qū)203上的光刻膠層。接著，在所述半導(dǎo)體襯底201上形成包含固有應(yīng)力的應(yīng)力介電層209。在本實(shí)施例中，所述包含有固有應(yīng)力的應(yīng)力介電層 209為張應(yīng)力層，所述張應(yīng)力可以在后續(xù)處理時(shí)轉(zhuǎn)移到P型摻雜區(qū)202上的NMOS晶體管的溝道區(qū)中，而溝道區(qū)的張應(yīng)力可以提升電子遷移率，進(jìn)而提高NMOS晶體管的驅(qū)動(dòng)能力。在不同的實(shí)施例中，所述非晶區(qū)還可以形成于N型摻雜區(qū)203中，在這種情況下， 由于溝道區(qū)的壓應(yīng)力可以提升空穴遷移率，進(jìn)而提高PMOS晶體管的驅(qū)動(dòng)能力。因此，若需要在N型摻雜區(qū)203的溝道區(qū)中引入應(yīng)力，則需要在半導(dǎo)體襯底201上形成固有應(yīng)力為壓應(yīng)力的應(yīng)力介電層。而對(duì)于PMOS晶體管與NMOS晶體管均需要引入應(yīng)力的情況下，可以在 P型摻雜區(qū)和N型摻雜區(qū)中形成非晶區(qū)后，采用雙應(yīng)力介電層(Dual Stress Liner)工藝分別在N型摻雜區(qū)與P型摻雜區(qū)上分別形成對(duì)應(yīng)的應(yīng)力介電層來引入應(yīng)力，具體而言，所述雙應(yīng)力介電層工藝包括在N型摻雜區(qū)與P型摻雜區(qū)上同時(shí)沉積具有張應(yīng)力的應(yīng)力介電層；移除P型摻雜區(qū)上的具有張應(yīng)力的應(yīng)力介電層；在所述P型摻雜區(qū)與具有張應(yīng)力的應(yīng)力介電層上同時(shí)沉積具有壓應(yīng)力的應(yīng)力介電層；移除N型摻雜區(qū)上的具有壓應(yīng)力的應(yīng)力介電層?？梢钥闯?，在形成所述應(yīng)力介電層209時(shí)，犧牲柵206兩側(cè)并未形成側(cè)壁，因此，所述犧牲柵206兩側(cè)待形成源漏區(qū)的區(qū)域仍具有較寬的面積，形成具有均勻應(yīng)變的介質(zhì)層的難度也相對(duì)較小，這大大提高了本發(fā)明MOS晶體管源漏應(yīng)力區(qū)形成方法的可行性。這也使得本發(fā)明特別適于45納米以下CMOS晶體管制作工藝。在具體實(shí)施例中，所述應(yīng)力介電層209采用氮化硅、氮氧化硅、氧化硅或其他介電材料。對(duì)于采用氮化硅的應(yīng)力介電層209，可以采用等離子增強(qiáng)化學(xué)氣相淀積(PECVD)或高密度等離子體(HDP)化學(xué)氣相淀積形成，所述高密度等離子體化學(xué)氣相淀積的反應(yīng)條件為反應(yīng)氣體包括氬氣、硅烷以及氮?dú)?，所述硅烷的氣體流量為50至500標(biāo)準(zhǔn)立方厘米/ 分，硅烷與氮?dú)獾臍怏w流量比為1 1至5 1，反應(yīng)壓力10至100毫托，反應(yīng)射頻偏置功率0至2000瓦。如圖5所示，對(duì)所述半導(dǎo)體襯底201進(jìn)行退火處理。在具體實(shí)施例中，所述退火處理的退火溫度為400攝氏度至1100攝氏度。優(yōu)選的實(shí)施例中，所述退火處理采用快速退火處理(RTP)，所述快速退火處理的退火時(shí)間為10秒至300秒。所述半導(dǎo)體襯底201的退火處理使得原非晶區(qū)重新結(jié)晶，同時(shí)，所述原非晶區(qū)上方的應(yīng)力介電層209的應(yīng)力因退火處理被釋放，并轉(zhuǎn)移到原非晶區(qū)的半導(dǎo)體襯底中，在原非晶區(qū)位置形成了應(yīng)力區(qū)215。所述應(yīng)力區(qū)215相當(dāng)于記憶了應(yīng)力介電層209中的應(yīng)力。 進(jìn)一步的，所述應(yīng)力區(qū)215的應(yīng)力直接作用于MOS晶體管的溝道區(qū)，從而提高了載流子的遷移率。對(duì)于犧牲柵206，其在半導(dǎo)體襯底201非晶化處理的過程中同時(shí)被非晶化。因此， 在退火處理之后，犧牲柵206也記憶了一定的應(yīng)力，但由于犧牲柵206會(huì)在后續(xù)處理中被移除，因此，所述犧牲柵206上記憶的應(yīng)力不會(huì)影響MOS晶體管溝道區(qū)的應(yīng)力分布。然而，對(duì)于N型摻雜區(qū)203的半導(dǎo)體襯底201，由于其中不包含有非晶區(qū)，因此，在退火處理時(shí)，應(yīng)力介電層209中的應(yīng)力基本不會(huì)向半導(dǎo)體襯底201轉(zhuǎn)移，也就不會(huì)在N型摻雜區(qū)203的半導(dǎo)體襯底201中形成應(yīng)力區(qū)。如圖6所示，在形成應(yīng)力區(qū)215之后，對(duì)所述應(yīng)力介電層進(jìn)行各向異性刻蝕，在犧牲柵206兩側(cè)形成側(cè)壁210。所述側(cè)壁210的制作直接利用了已完成應(yīng)力釋放的應(yīng)力介電層。接著，以所述犧牲柵206及側(cè)壁210為掩膜，對(duì)所述半導(dǎo)體襯底201的P型摻雜區(qū) 202與N型摻雜區(qū)203分別進(jìn)行淺摻雜區(qū)離子注入，在犧牲柵206兩側(cè)的半導(dǎo)體襯底201中形成淺摻雜區(qū)207。之后，對(duì)所述P型摻雜區(qū)202與N型摻雜區(qū)203繼續(xù)進(jìn)行重?fù)诫s以形成深摻雜區(qū)211，所述淺摻雜區(qū)207與深摻雜區(qū)211共同構(gòu)成了 MOS晶體管的源漏區(qū)。如圖7所示，在源漏區(qū)形成之后，繼續(xù)在所述半導(dǎo)體襯底201上形成介電保護(hù)層 212，所述介電保護(hù)層212至少超過硬掩膜層的上表面。之后，平坦化所述介電保護(hù)層212 并移除所述硬掩膜層，直至露出犧牲柵表面。接著，移除所述犧牲柵，以及所述犧牲206下方的偽柵介電層，在原犧牲柵位置形成柵極開口 221，所述柵極開口 221使得半導(dǎo)體襯底201的表面部分露出。如圖8所示，在所述介電保護(hù)層212與半導(dǎo)體襯底201上形成柵介電層222與功函數(shù)金屬層223，所述柵介電層222與功函數(shù)金屬層223覆蓋柵極開口 221。接著，繼續(xù)在所述功函數(shù)金屬層223上形成柵極導(dǎo)電材料，所述柵極導(dǎo)電材料填滿柵極開口 221。之后， 對(duì)所述半導(dǎo)體襯底201進(jìn)行平坦化處理，移除介電保護(hù)層212上的柵極導(dǎo)電材料、功函數(shù)金屬層與柵介電層，僅保留柵極開口 221中的柵介電層與柵極導(dǎo)電材料，所述柵極開口 221中的柵極導(dǎo)電材料與功函數(shù)金屬層即構(gòu)成了 MOS晶體管的柵極224。所述柵極224與柵介電層222分別取代原偽柵介電層與犧牲柵，即構(gòu)成了替代柵極(Iteplacement Gate)。在本實(shí)施例中，所述柵介電層222 采用 Hf02、HfSi0、HfSi0N、HfTa0、HfTi0、HfZr0、 A1203、La2O3> ZrO2, LaAlO等高k介電材料；所述功函數(shù)金屬層223采用TiN, TiAlN, TaN, TaAlN, TaC等金屬材料；所述柵極2 采用Ti、Co、Ni、Al、W等金屬材料。如圖9所示，在所述柵極2M形成之后，部分刻蝕介電保護(hù)層212，形成位于源漏區(qū)的開口。在所述開口中填充導(dǎo)電材料，形成接觸孔226。所述接觸孔2 將MOS晶體管的源區(qū)、漏區(qū)分別引出。至此，采用本發(fā)明方法的MOS晶體管制作完成。在上述實(shí)施例中，采用后柵工藝形成具有高k柵介電層的MOS晶體管的方法，其特別適合制作45納米及以下特征尺寸下的MOS晶體管。與現(xiàn)有技術(shù)相比，本發(fā)明的MOS晶體管源漏應(yīng)力區(qū)形成方法及MOS晶體管制作方法通過在柵極兩側(cè)待形成源漏區(qū)的區(qū)域上直接形成包含固有應(yīng)力的應(yīng)力介電層來引入應(yīng)力。由于所述應(yīng)力介電層形成于不包含側(cè)壁的半導(dǎo)體襯底及柵極上，柵極兩側(cè)仍具有較寬的面積，這大大降低了應(yīng)力薄膜的形成難度；同時(shí)，在MOS晶體管的制作過程中，所述應(yīng)力層通過源漏區(qū)位置預(yù)先非晶化的半導(dǎo)體襯底將應(yīng)力轉(zhuǎn)移到源漏區(qū)中，進(jìn)而影響溝道區(qū)的應(yīng)力特性，所述溝道區(qū)的應(yīng)力變化提高了載流子遷移率，進(jìn)而增強(qiáng)了 MOS晶體管的驅(qū)動(dòng)能力。應(yīng)該理解，此處的例子和實(shí)施例僅是示例性的，本領(lǐng)域技術(shù)人員可以在不背離本申請(qǐng)和所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，做出各種修改和更正。
權(quán)利要求
1.一種MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于，包括提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成犧牲柵；對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入，在犧牲柵兩側(cè)的半導(dǎo)體襯底中形成非晶區(qū)；在所述半導(dǎo)體襯底上形成包含固有應(yīng)力的應(yīng)力介電層；對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，在犧牲柵兩側(cè)的非晶區(qū)位置形成源漏應(yīng)力區(qū)。
2.如權(quán)利要求1所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于， 所述形成非晶區(qū)的離子注入采用鍺或原子序數(shù)大于硅的惰性氣體離子。
3.如權(quán)利要求1所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于，所述形成非晶區(qū)的離子注入的注入劑量為IEHcm 2至5E15cnT2，能量為^eV到 500KeV，注入后，非晶區(qū)的深度為5納米至30納米。
4.如權(quán)利要求1所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于， 所述應(yīng)力介電層采用氮化硅、氮氧化硅或氧化硅。
5.如權(quán)利要求4所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于，所述應(yīng)力介電層采用氮化硅，采用高密度等離子體化學(xué)氣相淀積形成所述應(yīng)力介電層，反應(yīng)條件為反應(yīng)氣體包括氬氣、硅烷以及氮?dú)猓龉柰榈臍怏w流量為50至500標(biāo)準(zhǔn)立方厘米/分，硅烷與氮?dú)獾臍怏w流量比為1 1至5 1，反應(yīng)壓力10至100毫托，反應(yīng)射頻偏置功率0至2000瓦。
6.如權(quán)利要求1所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于， 所述在所述半導(dǎo)體襯底上形成包含固有應(yīng)力的應(yīng)力介電層包括所述非晶區(qū)位于形成NMOS晶體管的半導(dǎo)體襯底中，所述應(yīng)力介電層固有應(yīng)力為張應(yīng)力；所述非晶區(qū)位于形成PMOS晶體管的半導(dǎo)體襯底中，所述應(yīng)力介電層固有應(yīng)力為壓應(yīng)力。
7.如權(quán)利要求6所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于，采用雙應(yīng)力介電層工藝分別在形成NMOS晶體管與PMOS晶體管的半導(dǎo)體襯底上形成對(duì)應(yīng)的應(yīng)力介電層來引入應(yīng)力。
8.如權(quán)利要求1所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于， 所述退火處理的退火溫度為400攝氏度至1100攝氏度。
9.如權(quán)利要求8所述的MOS晶體管源漏應(yīng)力區(qū)的形成方法，其特征在于， 所述退火處理采用快速退火處理，處理時(shí)間為5秒至300秒。
10.一種應(yīng)用權(quán)利要求1所述的源漏應(yīng)力區(qū)形成方法制作MOS晶體管的方法，其特征在于，在形成源漏應(yīng)力區(qū)后，各向異性刻蝕所述應(yīng)力介電層，在犧牲柵兩側(cè)形成側(cè)壁； 在形成側(cè)壁之后，在犧牲柵兩側(cè)的半導(dǎo)體襯底中形成淺、深摻雜區(qū)； 采用柵極替換工藝在所述側(cè)壁間形成金屬柵極與高k介電材料形成的柵介電層。
11.如權(quán)利要求10所述的MOS晶體管制作方法，其特征在于，所述金屬柵極采用Ti、 Co、Ni、Al 或 W。
12.如權(quán)利要求10所述的MOS晶體管制作方法，其特征在于，所述高k介電材料采用 HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, A1203、La2O3> ZrO2 或 LaAlO。
全文摘要
一種MOS晶體管源漏應(yīng)力區(qū)的形成方法，包括提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成犧牲柵；對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入，在犧牲柵兩側(cè)的半導(dǎo)體襯底中形成非晶區(qū)；在所述半導(dǎo)體襯底上形成包含固有應(yīng)力的介電層；對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，在犧牲柵兩側(cè)的非晶區(qū)位置形成源漏應(yīng)力區(qū)。本發(fā)明的MOS晶體管源漏應(yīng)力區(qū)形成方法通過在柵極兩側(cè)的源漏區(qū)上直接形成包含固有應(yīng)力的介電層來引入應(yīng)力，這降低了應(yīng)力薄膜填充源漏上方的難度，并大大提高了對(duì)溝道的應(yīng)力轉(zhuǎn)換比例。同時(shí)，通過源漏區(qū)位置預(yù)先非晶化的半導(dǎo)體襯底將應(yīng)力轉(zhuǎn)移到源漏區(qū)中，使得刻蝕原介質(zhì)層、形成側(cè)壁后溝道區(qū)的應(yīng)力仍然保持，所述應(yīng)力變化提高了載流子遷移率。
文檔編號(hào)H01L21/8238GK102376575SQ20101025538
公開日2012年3月14日 申請(qǐng)日期2010年8月16日 優(yōu)先權(quán)日2010年8月16日
發(fā)明者朱慧瓏, 梁擎擎, 鐘匯才 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所