專利名稱：凹陷溝道的碰撞電離型場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于功率半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及一種功率半導(dǎo)體場效應(yīng)晶體管及 其制造方法，特別涉及一種凹陷溝道的碰撞電離型場效應(yīng)晶體管及其制造方法。
背景技術(shù)：
功率半導(dǎo)體器件是不斷發(fā)展的功率_電子系統(tǒng)的內(nèi)在驅(qū)動(dòng)力，尤其是在節(jié)約能 源、動(dòng)態(tài)控制、噪聲減少等方面，有著不可替代的功效。功率半導(dǎo)體主要應(yīng)用于對能源與負(fù) 載之間能量傳遞的控制，擁有精度高、速度快和功耗低的特點(diǎn)。最近20年來，功率器件及其 封裝技術(shù)迅猛發(fā)展，尤其是功率MOS晶體管，以其輸入阻抗高、關(guān)斷時(shí)間短等優(yōu)越的特性， 在許多應(yīng)用領(lǐng)域中取代了傳統(tǒng)的雙極型晶體管。如今的功率MOS晶體管主要有溝槽型MOS 晶體管(UM0SFET)和絕緣柵雙極型晶體管(IGBT)等類型。一種η型UM0SFET的基本結(jié)構(gòu)如圖Ia所示，η型外延層101形成在η型漏區(qū)106 之上，η型源區(qū)103a、103b分別形成在ρ+區(qū)102a、102b之中，柵極105與襯底之間含有一 柵氧化層104。η型UM0SFET進(jìn)行工作時(shí)，對柵極與源極間施加正電壓Ues，柵極是絕緣的，所 以不會(huì)有柵極電流流過。但是柵極的正電壓會(huì)將P+區(qū)中的空穴推開，而將P+區(qū)中的少子 (電子)吸引到柵極處的P+區(qū)表面。當(dāng)Ues大于Ut (開啟電壓或閾值電壓)時(shí)，柵極處ρ+區(qū) 表面的電子濃度將超過空穴濃度，使P型半導(dǎo)體反型成N型而成為反型層，該反型層形成N 溝道而使PN結(jié)消失，漏極和源極導(dǎo)通。柵極控制源極與漏極之間的電流。UM0SFET因?yàn)椴?用了垂直的溝道，溝道的側(cè)壁可以制作柵極，其所占用面積比平面擴(kuò)散型MOSFET小，可以 進(jìn)一步提高器件的面積，并有效減少導(dǎo)通電阻、降低驅(qū)動(dòng)電壓。IGBT是由BJT(雙極型三極管)和MOS晶體管組成的復(fù)合全控型電壓驅(qū)動(dòng)式功率 半導(dǎo)體器件。一種N溝道增強(qiáng)型IGBT的基本結(jié)構(gòu)如圖Ib所示，η型源區(qū)114a、114b分別 形成在P型基區(qū)(亞溝道區(qū))113a、113b之中，柵疊層區(qū)包括柵氧化層115和柵電極116，溝 道在緊靠柵區(qū)邊界形成，η型漂移區(qū)112形成在η型漏區(qū)111之上，在漏區(qū)111另一側(cè)的ρ+ 區(qū)110稱為漏注入?yún)^(qū)，它是IGBT特有的功能區(qū)，與漏區(qū)和亞溝道區(qū)一起形成PNP雙極晶體 管，起發(fā)射極的作用，向漏區(qū)注入空穴，進(jìn)行導(dǎo)電調(diào)制，以降低器件的通態(tài)電壓。IGBT的開 關(guān)作用是通過加正向柵極電壓形成溝道，給PNP晶體管提供基極電流，使IGBT導(dǎo)通，反之， 加反向柵極電壓消除溝道，切斷基極電流，使IGBT關(guān)斷。IGBT兼有MOSFET的高輸入阻抗 和GTR(Giant Transistor，電力晶體管)的低導(dǎo)通壓降兩方面的優(yōu)點(diǎn)，非常適合應(yīng)用于直 流電壓為600V及以上的變流系統(tǒng)，如交流電機(jī)、變頻器、開關(guān)電源、照明電路、牽引傳動(dòng)裝 置等。但是，由于UM0SFET和IGBT均采用了柵控n-p-n或者p-n-p結(jié)構(gòu)，它們的最小亞 閾值擺幅(SS)被限制在60mv/dec，這限制了晶體管的開關(guān)速度。在一些集成密度較高的芯 片上，減小器件的尺寸意味著更大的SS值，而對于高速芯片需要更小的SS值，較小的SS值 能在提高器件頻率的同時(shí)降低芯片功耗。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種新型的功率半導(dǎo)體器件結(jié)構(gòu)，以降低器件的SS值，進(jìn) 而能夠在提高器件頻率的同時(shí)降低芯片功耗。本發(fā)明提出的碰撞電離型場效應(yīng)晶體管，包括 一個(gè)半導(dǎo)體襯底；
位于所述半導(dǎo)體襯底底部的具有第一種摻雜類型的漏區(qū)；
位于所述半導(dǎo)體襯底內(nèi)的凹槽結(jié)構(gòu)；
覆蓋在所述凹槽之內(nèi)的柵極；
位于所述柵極與半導(dǎo)體襯底之間的柵介質(zhì)層；
位于所述凹槽兩側(cè)的，襯底頂部的具有第二種摻雜類型的源區(qū)；
位于所述凹槽與所述源區(qū)之間的絕緣介質(zhì)層。進(jìn)一步地，所述半導(dǎo)體襯底為單晶硅、多晶硅或者為絕緣體上的硅(S0I)。所述柵 極為TiN、TaN、Ru02、Ru、WSi等金屬柵材料或者為摻雜的多晶硅。所述柵介質(zhì)層為SiO2、高 k材料或者為它們之間的混合物。所述絕緣介質(zhì)層為Si02、Si3N4或者為它們之間的混合物。更進(jìn)一步地，所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述 第一種摻雜類型為P型，所述第二種摻雜類型為η型。本發(fā)明所提出的碰撞電離型場效應(yīng)晶體管使用了凹陷溝道，可以在較小的面積內(nèi) 實(shí)現(xiàn)較長的溝道，因此其漏電流比傳統(tǒng)類型的場效應(yīng)晶體管漏電流要小，而類似雙柵的結(jié) 構(gòu)也提高了器件的驅(qū)動(dòng)電流。同時(shí)，碰撞電離工作原理的使用，抑制了器件的亞閾值擺幅， 進(jìn)而提高了器件的開關(guān)速度。因此，本發(fā)明提出的功率半導(dǎo)體器件結(jié)構(gòu)，可以降低器件的SS 值，進(jìn)而能夠在提高器件頻率的同時(shí)降低芯片功耗。同時(shí)，本發(fā)明還提出上述碰撞電離型場效應(yīng)晶體管的制造方法，具體步驟為 提供一個(gè)半導(dǎo)體襯底；
進(jìn)行離子注入形成第一種摻雜類型的區(qū)域； 在所述半導(dǎo)體襯底上形成第一種絕緣薄膜； 淀積形成第一層光刻膠；
掩膜曝光后刻蝕第一種絕緣薄膜，直至暴露出硅襯底； 刻蝕硅襯底形成開口結(jié)構(gòu)； 剝除剩余的第一層光刻膠； 覆蓋所述開口形成第二種絕緣薄膜；
淀積第三種絕緣薄膜，并對所述第三種絕緣薄膜進(jìn)行刻蝕形成邊墻結(jié)構(gòu)； 刻蝕第二種絕緣薄膜暴露出硅襯底；
沿著已經(jīng)成型的邊墻結(jié)構(gòu)，使用各向異性的刻蝕技術(shù)刻蝕暴露出的硅襯底；
使用各向同性的刻蝕技術(shù)繼續(xù)刻蝕暴露出的半導(dǎo)體襯底，形成器件的凹槽結(jié)構(gòu)；
使用稀釋的氫氟酸清洗凹槽表面并去除第一層絕緣薄膜；
在所述凹槽內(nèi)依次形成第四種絕緣薄膜和第一種導(dǎo)電薄膜；
淀積形成第二層光刻膠；
掩膜曝光刻蝕形成器件的柵極結(jié)構(gòu)；
剝除剩余的第二層光刻膠；淀積第五種絕緣薄膜，并刻蝕形成通孔； 淀積第二種導(dǎo)電薄膜，并刻蝕形成金屬電極； 進(jìn)行離子注入，形成第二種摻雜類型的區(qū)域； 淀積第六種絕緣薄膜，并刻蝕形成通孔； 淀積第三種導(dǎo)電薄膜，并刻蝕形成金屬電極。進(jìn)一步地，所述半導(dǎo)體襯底為單晶硅、多晶硅或者為絕緣體上的硅(S0I)。所述第 一種、第三種、第五種、第六種絕緣薄膜為Si02、Si3N4或者為它們之間的混合物。所述第二 種、第四種絕緣薄膜為SiO2、高k材料或者為它們之間的混合物。所述第一種導(dǎo)電薄膜為 TiN, TaN, RuO2, Ru, WSi等金屬柵材料或者為摻雜的多晶硅。所述第二種、第三種導(dǎo)電薄膜 為金屬鋁、金屬鎢或者為其它金屬導(dǎo)電材料。更進(jìn)一步地，所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述 第一種摻雜類型為P型，所述第二種摻雜類型為η型。


圖Ia為現(xiàn)有技術(shù)的一種UM0SFET結(jié)構(gòu)的截面圖。圖Ib為現(xiàn)有技術(shù)的一種IGBT結(jié)構(gòu)的截面圖。圖2為本發(fā)明所公開的碰撞電離型場效應(yīng)晶體管的一個(gè)實(shí)施例的截面圖。圖3a至圖3h為制造圖2所示碰撞電離型場效應(yīng)晶體管的實(shí)施例工藝流程圖。
具體實(shí)施例方式下面將參照附圖對本發(fā)明的示例性實(shí)施方式作詳細(xì)說明。在圖中，為了方便說明， 放大了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。參考圖是本發(fā)明的理想化實(shí)施例的 示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示區(qū)域的特定形狀，而是包括所 得到的形狀，比如制造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點(diǎn)，但在 本發(fā)明實(shí)施例中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為是限制本發(fā)明 的范圍。同時(shí)在下面的描述中，所使用的術(shù)語晶片和襯底可以理解為包括正在工藝加工中 的半導(dǎo)體晶片，可能包括在其上所制備的其它薄膜層。圖2是本發(fā)明所公開的一種碰撞電離型場效應(yīng)晶體管的實(shí)施例，它是沿該器件溝 道長度方向的剖面圖。該場效應(yīng)晶體管包括襯底區(qū)201、源區(qū)202a和202b、漏區(qū)213和一 個(gè)柵疊層區(qū)。源區(qū)202a、202b的摻雜類型通常與漏區(qū)213、襯底區(qū)201的摻雜類型相反，源 區(qū)202a、202b與漏區(qū)213的雜質(zhì)濃度為重?fù)诫s，而襯底區(qū)201的雜質(zhì)濃度為輕摻雜。柵疊 層區(qū)由高k材料層208和導(dǎo)電層209組成，導(dǎo)電層209為金屬柵材料或者為摻雜的多晶硅。 高k材料層205a、205b和氮化硅層206a、206b位于柵區(qū)與源區(qū)202a、202b之間。絕緣介質(zhì) 210、214是該場效應(yīng)晶體管的鈍化層，它們將所述晶體管與其它器件隔開，并保護(hù)所述晶體 管不受外界環(huán)境的影響。導(dǎo)體211a、211b、212、215是金屬材料，作為該場效應(yīng)晶體管的金 屬電極。對柵極施加合適的偏置電壓時(shí)，靠近柵極下方的襯底表面會(huì)積累少數(shù)載流子(比 如空穴)而形成反型層21，從而形成導(dǎo)電溝道。源區(qū)202a、202b與反型層之間的區(qū)域22a、 22b以及反型層21與漏區(qū)213之間的區(qū)域23用作足以產(chǎn)生碰撞電離事件的載流子的加速路徑，加速勢壘的高度由施加在柵極上的電壓控制。當(dāng)柵極電壓足以形成反型層21時(shí)，存 在穿過區(qū)域22a、22b、23的增強(qiáng)電場，使區(qū)域22a、22b、23穿通。而即使很高的柵極電壓也 不會(huì)使源區(qū)與漏區(qū)之間的區(qū)域24實(shí)現(xiàn)穿通。本發(fā)明所公開的碰撞電離型場效應(yīng)晶體管可以通過很多方法制造。以下所敘述的 是本發(fā)明所公開的如圖2所示的碰撞電離型場效應(yīng)晶體管的制造方法的一個(gè)實(shí)例。圖3a 至圖3h描述了制造一個(gè)如圖2所示碰撞電離型場效應(yīng)晶體管的工序。盡管這些圖并不能完全準(zhǔn)確反映出實(shí)際的尺寸，它們還是完整的反映了區(qū)域和組 成元件之間的相互位置，特別是組成元件之間的上下和相鄰關(guān)系。首先，在提供一個(gè)輕摻雜η型的硅襯底301，接著進(jìn)行ρ型離子注入形成摻雜的區(qū) 域302，如圖3a所示。接下來，氧化形成二氧化硅薄膜303，并淀積形成一光阻層304，接著掩膜、曝光、 刻蝕形成如圖3b所示的開口結(jié)構(gòu)。接下來，剝除剩余的光阻層304，并依次淀積形成高k材料層305和氮化硅材料層 306，并刻蝕氮化硅材料形成邊墻結(jié)構(gòu)，如圖3c所示。接下來，刻蝕高k材料層305暴露出硅襯底，并利用各項(xiàng)同性和各項(xiàng)異性刻蝕相結(jié) 合的方法，對硅襯底刻蝕形成器件的凹陷溝道區(qū)域307，然后利用稀釋的氫氟酸對溝道區(qū)域 進(jìn)行清洗，形成如圖3d所示的結(jié)構(gòu)。接下來，剝除剩余的二氧化硅薄膜303，并依次淀積形成高k材料層308、導(dǎo)體層 309和光阻層，然后掩膜、曝光、并刻蝕高k材料層308和導(dǎo)體層309形成器件的柵極結(jié)構(gòu)， 最后剝除剩余的光阻層，如圖3e所示。導(dǎo)體層309可以為TiN、TaN、Ru02、Ru、WSi等金屬 柵材料或者為摻雜的多晶硅材料。接下來，淀積形成絕緣薄膜310，可以為氧化硅或者為氮化硅。再淀積一層光刻膠， 然后通過掩膜、曝光、刻蝕的方法形成通孔，并將光刻膠剝離，接著再淀積一層金屬，可以為 鋁或鎢，然后刻蝕形成源極電極311a、311b和柵極電極312，如圖3f所示。接下來，進(jìn)行η型離子注入形成器件的漏區(qū)313，如圖3g所示。最后，淀積形成絕緣薄膜314，可以為氧化硅或者為氮化硅，并淀積一層光刻膠，然 后掩膜、曝光、刻蝕形成通孔結(jié)構(gòu)。剝除剩余的光刻膠后，淀積金屬鋁或鎢，并刻蝕形成漏極 電極315，如圖3h所示。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實(shí)施例。應(yīng)當(dāng)理解，除了如權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)例。
權(quán)利要求
一種碰撞電離型場效應(yīng)晶體管，其特征在于包括一個(gè)半導(dǎo)體襯底；位于所述半導(dǎo)體襯底底部的具有第一種摻雜類型的漏區(qū)；位于所述半導(dǎo)體襯底內(nèi)的凹槽結(jié)構(gòu)；覆蓋在所述凹槽之內(nèi)的柵極；位于所述柵極與半導(dǎo)體襯底之間的柵介質(zhì)層；位于所述凹槽兩側(cè)的，襯底頂部的具有第二種摻雜類型的源區(qū)；位于所述凹槽與所述源區(qū)之間的絕緣介質(zhì)層。
2.根據(jù)權(quán)利要求1所述的碰撞電離型場效應(yīng)晶體管，其特征在于，所述半導(dǎo)體襯底為 單晶硅、多晶硅或者為絕緣體上的硅。
3.根據(jù)權(quán)利要求1所述的碰撞電離型場效應(yīng)晶體管，其特征在于，所述柵極為TiN、 TaN, RuO2, Ru或WSi金屬柵材料，或者為摻雜的多晶硅。
4.根據(jù)權(quán)利要求1所述的碰撞電離型場效應(yīng)晶體管，其特征在于，所述柵介質(zhì)層為 SiO2或高k材料，或者為它們之間的混合物。
5.根據(jù)權(quán)利要求1所述的碰撞電離型場效應(yīng)晶體管，其特征在于，所述絕緣介質(zhì)層為 SiO2或Si3N4,或者為它們之間的混合物。
6.根據(jù)權(quán)利要求1所述的碰撞電離型場效應(yīng)晶體管，其特征在于，所述第一種摻雜類 型為η型，所述第二種摻雜類型為ρ型；或者為所述第一種摻雜類型為ρ型，所述第二種摻 雜類型為η型。
7.—種如權(quán)利要求1所述的碰撞電離型場效應(yīng)晶體管的制造方法，其特征在于具體步 驟如下提供一個(gè)半導(dǎo)體襯底；進(jìn)行離子注入，形成第一種摻雜類型的區(qū)域；在所述半導(dǎo)體襯底上形成第一種絕緣薄膜；對所述第一種絕緣薄膜和半導(dǎo)體襯底進(jìn)行刻蝕，形成開口結(jié)構(gòu)；覆蓋所述開口形成第二種絕緣薄膜；淀積第三種絕緣薄膜，并對所述第三種絕緣薄膜進(jìn)行刻蝕形成邊墻結(jié)構(gòu)； 刻蝕第二種絕緣薄膜，暴露出硅襯底；沿著已經(jīng)成型的邊墻結(jié)構(gòu)，刻蝕硅襯底，形成器件的凹槽結(jié)構(gòu)； 使用稀釋的氫氟酸清洗凹槽表面并去除剩余的第一層絕緣薄膜； 在所述凹槽內(nèi)依次形成第四種絕緣薄膜和第一種導(dǎo)電薄膜； 掩膜曝光刻蝕，形成器件的柵極結(jié)構(gòu)； 淀積第五種絕緣薄膜，并刻蝕形成通孔； 淀積第二種導(dǎo)電薄膜，并刻蝕形成金屬電極； 進(jìn)行離子注入，形成第二種摻雜類型的區(qū)域； 淀積第六種絕緣薄膜，并刻蝕形成通孔； 淀積第三種導(dǎo)電薄膜，并刻蝕形成金屬電極。
8.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述半導(dǎo)體襯底為單晶硅、多晶硅或 者為絕緣體上的硅。
9.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述第一種摻雜類型為η型，所述第 二種摻雜類型為P型；或者為所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
10.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述第一種、第三種、第五種、第六 種絕緣薄膜為SiO2或Si3N4，或者為它們之間的混合物。
11.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述第二種、第四種絕緣薄膜為 SiO2或高k材料，或者為它們之間的混合物。
12.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述第一種導(dǎo)電薄膜為TiN、TaN, RuO2, Ru或WSi金屬柵材料，或者為摻雜的多晶硅。
13.根據(jù)權(quán)利要求7所述的制造方法，其特征在于，所述第二種、第三種導(dǎo)電薄膜為金 屬鋁或金屬鎢。
全文摘要
本發(fā)明屬于功率半導(dǎo)體器件技術(shù)領(lǐng)域，具體為一種凹陷溝道的碰撞電離型場效應(yīng)晶體管及其制造方法。包括一個(gè)半導(dǎo)體襯底，位于襯底底部的具有第一種摻雜類型的漏區(qū)，位于襯底內(nèi)的凹槽結(jié)構(gòu)，覆蓋在凹槽內(nèi)的柵極，位于柵極與半導(dǎo)體襯底之間的柵介質(zhì)層；位于凹槽兩側(cè)、襯底頂部的具有第二種摻雜類型的源區(qū)，位于凹槽與源區(qū)之間的絕緣介質(zhì)層。凹陷型溝道結(jié)構(gòu)和碰撞電離工作原理的使用，使晶體管在抑制亞閾值擺幅的同時(shí)可提高驅(qū)動(dòng)電流，進(jìn)而提高器件的開關(guān)速度和響應(yīng)頻率，同時(shí)也減小器件的關(guān)態(tài)功耗。本發(fā)明的場效應(yīng)晶體管非常適用于集成電路芯片的制造，特別是高速大功率芯片的制造。
文檔編號H01L29/78GK101894866SQ20101022054
公開日2010年11月24日 申請日期2010年7月8日 優(yōu)先權(quán)日2010年7月8日
發(fā)明者劉昕彥, 張衛(wèi), 王鵬飛, 臧松干 申請人:復(fù)旦大學(xué)