專(zhuān)利名稱(chēng)：基于單元的集成電路內(nèi)的電源單元的布置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及一種半導(dǎo)體器件，并且更加具體地涉及具有將電源電壓提供給 被布置在相同行中的單元的電源單元的半導(dǎo)體器件。
背景技術(shù)：
如圖1中所示，半導(dǎo)體器件經(jīng)常被提供有用于將電源電壓提供給被布置在相同行 中的由數(shù)字10表示的多個(gè)單元的、由圖1中的數(shù)字70表示的電源單元。為了確保被要求 用于單元10的操作的電源電壓，以預(yù)定的(具有圖1中的距離Bl和B2)間隔將單元70布 置在相同的行中。在下文中，描述圖1中所示的傳統(tǒng)的半導(dǎo)體器件的布局。參考圖1，傳統(tǒng)的半導(dǎo)體 器件包括在行方向(在X軸方向)上延伸的電源線(xiàn)41至43;在行方向上延伸的接地線(xiàn)51 和52 ；沿著電源線(xiàn)41至43和接地線(xiàn)51和52布置的多個(gè)單元10 (例如，基本單元或者標(biāo) 準(zhǔn)單元)；在與電源線(xiàn)41至43垂直的豎直方向(在Y軸方向)上延伸的電源線(xiàn)61至63; 以及分別沿著電源線(xiàn)61至63布置的多個(gè)單元70。電源單元70以預(yù)定的間隔(具有距離Bl的)被布置在相同的行中，并且被提供 有將電源電壓提供給被布置在相同行中的單元10的電源元件80。通常，單元70分別被布 置在電源線(xiàn)61-63的附近。例如，電源元件80中的每一個(gè)具有阱接觸，以將來(lái)自于電源線(xiàn) 61至63的電源電壓VDD提供給相同行中的各個(gè)單元10的襯底(或者N阱1)?？蛇x地，電 源元件80可以具有電源開(kāi)關(guān)，該電源開(kāi)關(guān)經(jīng)由電源線(xiàn)41至43將與來(lái)自于電源線(xiàn)61至63 的電源電壓VDD相對(duì)應(yīng)的電源電壓VSD提供給單元10。電源開(kāi)關(guān)根據(jù)控制信號(hào)(未示出) 控制將電源電壓VSD提供給單元10。電源電壓VSD被提供給電源線(xiàn)41至43，并且接地線(xiàn)51和52被連接至地GND。多 個(gè)單元10分別被提供有接觸，并且電源電壓VSD被經(jīng)由接觸分別從離電源線(xiàn)41至43中最 近的一個(gè)提供給單元10。此外，經(jīng)由接地線(xiàn)51和52中最近的一個(gè)將多個(gè)單元10和70接 地。應(yīng)注意的是，各個(gè)電源元件80可以包括阱接觸和電源開(kāi)關(guān)。單元10每個(gè)均包括根據(jù)電源電壓VSD和從電源線(xiàn)41至43以及接地線(xiàn)51和52 提供的接地電壓GND進(jìn)行操作的邏輯電路。單元10和單元70中的每一個(gè)引入了 N阱1和P阱2。特定單元10中的N阱1被 連接至相同行中的與特定單元10相鄰的單元70或者單元10中的N阱1。類(lèi)似地，特定單 元10中的P阱2被連接至相同行中的與特定單元10相鄰的單元70或者單元10中的P阱 2。因此，N阱1和P阱2被連續(xù)地形成在相同的行中。例如，在日本專(zhuān)利申請(qǐng)公開(kāi)No. P2008-103569A中公布此種半導(dǎo)體器件。相同行中的相鄰的兩個(gè)單元70之間的間隔(或者距離Bi)取決于根據(jù)半導(dǎo)體器 件的制造工藝的產(chǎn)生而定義的相關(guān)聯(lián)的兩個(gè)電源元件80之間的距離。例如，在電源元件80 是將電源電壓VDD提供給N阱1的阱接觸的情況下，基于根據(jù)制造工藝定義的閂鎖標(biāo)準(zhǔn)來(lái) 定義相鄰的電源元件80之間的距離Cl和C2。
能夠布置單元10的區(qū)域取決于相同行中的相鄰的單元70之間的距離Bl和B2。 由于上述制造工藝限制距離Bl和B2，所以制造工藝還限制能夠被放置的單元10的尺寸和數(shù)目。另一方面，存在在沒(méi)有增加芯片面積的情況下，增加單元10的數(shù)目以用于半導(dǎo)體 器件的更高集成度的需求。因此，要求增加被布置在電源單元(單元70)之間的單元10的 數(shù)目，同時(shí)滿(mǎn)足由制造工藝引起的限制。此外，當(dāng)單元能夠布置在相同的行中的區(qū)域較小 時(shí)，可能存在大尺寸的單元10不能夠被成功地布置的情況。因此，存在用于擴(kuò)大單元能夠 被布置在相同行中的面積的需要，從而增加要被布置的單元10的尺寸的靈活性。

發(fā)明內(nèi)容
在本發(fā)明的方面中，半導(dǎo)體器件被提供有第一電源單元、第一單元以及第二單元。 第一電源單元和第一單元被連續(xù)地排列在第一行中的行方向上。第二單元被連續(xù)地排列在 與第一行相鄰的第二行中的行方向上。第一電源單元被連接至與行方向垂直延伸的第一電 源線(xiàn)上，以將與從第一電源線(xiàn)饋送的電壓相對(duì)應(yīng)的電源電壓饋送到多個(gè)第一和第二單元。 第二單元中的一個(gè)通過(guò)第一電源單元被間接地連接至第一電源線(xiàn)，第二單元中的所述一個(gè) 被定位為與第一電源單元相鄰。本發(fā)明有效地提高半導(dǎo)體器件的布局的靈活性。


結(jié)合附圖，從某些優(yōu)選實(shí)施例的以下描述中，本發(fā)明的以上和其它方面、優(yōu)點(diǎn)和特 征將更加明顯，其中圖1是示出傳統(tǒng)的半導(dǎo)體器件的布局的平面圖；圖2是示出本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的示例性布局的平面圖；圖3是示出本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的布局的第一示例的平面圖；圖4是示出本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的布局的第二示例的平面圖；圖5是示出本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的布局的第三示例的平面圖；圖6是示出本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的布局的第四示例的平面圖；圖7是示出用于本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的第一示例的比較示例的平 面圖；圖8是示出用于本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的第二示例的比較示例的平 面圖；圖9是示出用于本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的第三示例的比較示例的平 面圖；圖10是示出本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的示例性布局的平面圖；以及圖11是示出本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的布局的示例的平面圖。
具體實(shí)施例方式現(xiàn)在在此將參考示例性實(shí)施例來(lái)描述本發(fā)明。本領(lǐng)域的技術(shù)人員將會(huì)理解能夠使 用本發(fā)明的教導(dǎo)來(lái)完成許多可替選的實(shí)施例，并且本發(fā)明不限于為解釋性目的而示出的實(shí)
下面將參考附圖來(lái)描述根據(jù)本發(fā)明的半導(dǎo)體器件及其布局方法的實(shí)施例。實(shí)施例的概述阱接觸(或者N型擴(kuò)散層)被定位在電源切換元件的附近的布置提高了互連線(xiàn)路 的效率。因此，傳統(tǒng)地，引入了阱接觸和電源開(kāi)關(guān)的電源單元(單元70)以避免閂鎖效應(yīng)所 要求的間隔來(lái)進(jìn)行定位。然而，由于電源單元70的尺寸大，此種布置不適合使用大尺寸標(biāo) 準(zhǔn)的單元；所以電源單元的單元寬度是基本單元(primitive cell)的兩倍。為了解決此問(wèn)題，本發(fā)明通過(guò)一個(gè)阱接觸將電源電壓饋送到由相鄰的兩行共享的 阱，從而有效地減少被排列在各行中的電源單元的數(shù)目；此技術(shù)理念基于通過(guò)其邊界處的 兩行來(lái)分享各個(gè)阱的事實(shí)。通過(guò)以交錯(cuò)的布置將具有阱接觸和電源開(kāi)關(guān)(電源單元單元 20)的單元布置在兩個(gè)行之上，在本發(fā)明的相鄰的兩個(gè)電源單元之間的距離大約被增加為 傳統(tǒng)的阱接觸布置的兩倍。在當(dāng)大尺寸的標(biāo)準(zhǔn)單元被使用時(shí)的情況下，此布置有效地提高 布局靈活性。1.第一實(shí)施例參考圖1至圖9描述根據(jù)本發(fā)明的第一實(shí)施例中的半導(dǎo)體器件。圖2是示出本 發(fā)明的第一實(shí)施例的半導(dǎo)體器件的示例性布局的平面圖。參考圖2，本實(shí)施例的半導(dǎo)體器 件被提供有電源線(xiàn)41至43，該電源線(xiàn)41至43在行方向(或者X軸方向)上延伸；接地 線(xiàn)51和52，該接地線(xiàn)51和52在行方向上延伸；多個(gè)單元10 (例如，基本單元或者標(biāo)準(zhǔn)單 元)，沿著電源線(xiàn)41至43，51和52布置所述多個(gè)單元10 ；電源線(xiàn)61至63，該電源線(xiàn)61至 63在與電源線(xiàn)41至43垂直的Y軸方向上延伸；以及多個(gè)單元20 (電源單元)，所述多個(gè)單 元20 (電源單元)用于將電源電壓VDD提供給所述多個(gè)單元10。單元20包括電源元件30，該電源元件30將與從電源線(xiàn)61至63提供的電源電壓 VDD相對(duì)應(yīng)的電源電壓提供給單元10。在一個(gè)實(shí)施例中，電源元件30包括阱接觸，該阱接觸 用于將來(lái)自于電源線(xiàn)61至63的電源電壓VDD提供給單元10和20的襯底(或者N阱1)。 可選地，電源元件30可以包括電源開(kāi)關(guān)，該電源開(kāi)關(guān)將與來(lái)自于電源線(xiàn)61至63的電源電 壓VDD相對(duì)應(yīng)的電源電壓VSD提供給單元10和20的襯底(或者N阱1)。電源開(kāi)關(guān)響應(yīng) 于控制信號(hào)(未示出)控制將電源電壓VSD提供給單元10的操作。應(yīng)注意的是，電源元件 30每個(gè)均可以包括阱接觸和電源開(kāi)關(guān)。單元10包括邏輯電路(未示出)，該邏輯電路分別根據(jù)從電源線(xiàn)41至43饋送的 電源電壓VSD和從接地線(xiàn)51和52饋送的接地電壓GND進(jìn)行操作。在各個(gè)單元20中，N阱1被形成在被排列在單元高度方向(即，在Y軸方向)上 的上和下區(qū)域中；即，N阱1被形成在與其鄰接行相鄰的區(qū)域中。在下文中，被形成在上區(qū) 域中的N阱1被稱(chēng)為“上N阱1”，并且被形成在下區(qū)域中的N阱1被稱(chēng)為“下N阱1”。此 外，各個(gè)單元20的P阱2被形成在上和下N阱1之間的區(qū)域中。如隨后所述，各個(gè)單元20 的上N和下N阱1相互鄰接，使得各個(gè)單元20的P阱2在行方向上與單元20的右邊相鄰 的單元10的P阱2相分離。各個(gè)單元20的N阱1的此種結(jié)構(gòu)被稱(chēng)為“橋結(jié)構(gòu)”；被定位在 各個(gè)單元20的P阱2和單元20的右邊相鄰的單元10的、在行方向上分離地相鄰的P阱2 之間的上N和下N阱1的部分被稱(chēng)為橋部分la。各個(gè)單元20中的橋結(jié)構(gòu)是由被布置在其 間的橋部分Ia和與相鄰單元10的的N阱1相鄰的阱部分組成。上和下N阱1中的每一個(gè)
6被提供有電源元件30。在各個(gè)單元10中，在被定義為被排列在單元高度方向上(在Y軸方向上)的上和 下區(qū)域中的一個(gè)中形成N阱1，并且在其它的區(qū)域中形成P阱2。特定行的各個(gè)單元10被 設(shè)計(jì)使得其的N阱1與特定行相鄰的行鄰接。在一個(gè)實(shí)施例中，均具有單元20的單元高度 的一半高度的單元10的陣列位于相同行的兩個(gè)單元20之間。在此布置中，被排列在特定 行中的單元高度方向(Y軸方向)上的兩個(gè)單元10相互鄰接，使得其N(xiāo)阱1與鄰接到特定 行的兩行的邊界鄰接，并且其的兩個(gè)P阱2在特定行中相互鄰接。在單元10和20的此種布置中，特定單元10中的N阱1被鄰接到相同行中的相鄰 的單元10或者20中的N阱1。類(lèi)似地，特定單元10中的P阱2被連接到相同行中的相鄰 單元10或者單元20中的P阱2。因此，一系列的N阱1被連續(xù)地形成，并且一系列的P阱 2被連續(xù)地形成。此外，特定行的N阱1被布置在特定行和相鄰行之間的邊界(例如，第N 和第(N+1)行之間的邊界，N是自然數(shù))處。因此，N阱1被連續(xù)地形成在兩個(gè)相鄰的行之 間(例如，在第N和第(N+1)行之間)。在列方向(Y軸方向)上，從頂部開(kāi)始將電源線(xiàn)41至43以及接地線(xiàn)51和52按照 電源線(xiàn)41、接地線(xiàn)51、電源線(xiàn)42、接地線(xiàn)52以及電源線(xiàn)43的順序進(jìn)行排列。電源電壓VSD 被提供給電源線(xiàn)41至43，并且接地電壓GND被提供給接地線(xiàn)51和52。單元10和20經(jīng)由 被提供在單元10和20內(nèi)的接觸而分別被饋送有來(lái)自于電源線(xiàn)41至43中的最近的一個(gè)的 電源電壓VSD。此外，單元10和20經(jīng)由在單元10和20內(nèi)提供的接觸(未示出)，通過(guò)電 源線(xiàn)51和52中最近的一個(gè)而被連接至地。在此布置中，被鄰接在兩個(gè)相鄰的行的邊界處的垂直相鄰的兩個(gè)單元10被共同 地連接至在行方向上延伸的相同的電源線(xiàn)上。例如，第N行中的單元10和與第N行相鄰的 第(N+1)行中的單元10被連接至相同的電源線(xiàn)42。在此實(shí)施例中，各個(gè)單元20中的上和下N阱1分別被提供有電源元件30。在下文 中，被提供在上N阱1中的電源元件30被稱(chēng)為“上電源元件30”，并且被提供在下N阱1中 的電源元件30被稱(chēng)為“下電源元件30”。在電源元件30是被用于將電源電壓VDD提供給N阱1的阱接觸的情況下，例如， 經(jīng)由被提供在第N行中的下電源元件30，電源電壓VDD不僅被提供給第N行中的下N阱1 而且還被提供給第(N+1)行中的上N阱1。類(lèi)似地，經(jīng)由被提供在第(N+1)行中的上電源 元件30，電源電壓VDD不僅被提供給第(N+1)行中的上N阱1而且還被提供給第N行中的 下N阱1。因此，在本實(shí)施例中，通過(guò)在第N行和第(N+1)行中的任何一個(gè)中提供單元20， 電源電壓VDD被提供給被形成在第N行和第(N+1)行之間的邊界處的N阱1。可選地，在電源元件30是被用于將電源電壓VSD提供給電源線(xiàn)41至43的電源開(kāi) 關(guān)的情況下，通過(guò)在被定位在第N行和第(N+1)行中的單元20中提供的任何種類(lèi)的開(kāi)關(guān) (PM0S晶體管32)，電源電壓VSD被提供給被定位在第N行和(N+1)行之間的邊界處的電源 線(xiàn)42。如此所討論的，在本發(fā)明中，通過(guò)在第N行和第(N+1)行中的任何一個(gè)中提供單元 20，電源電壓能夠被提供給本實(shí)施例中的第N行和第(N+1)行之間的邊界的附近的單元10 中。在圖2中所示的示例中，被連接至電源線(xiàn)61和63的單元20僅被提供在第N行和第 (N+1)行當(dāng)中的第N行中，并且被連接至電源線(xiàn)62的單元20僅被提供在第(N+1)行中。在這樣的情況下，被提供在第(N+1)行中并且被定位為與被連接至電源線(xiàn)61和63的單元20 相鄰的單元經(jīng)由所述單元20被連接至電源線(xiàn)61和63，并且被提供在其它的行中并且被定 位為與被連接至電源線(xiàn)62的單元20相鄰的單元經(jīng)由所述單元20被連接至電源線(xiàn)62。因 此，本實(shí)施例的半導(dǎo)體器件布局消除了在與另一單元20相鄰的區(qū)域中提供單元20的需要。 在這里，在行方向(Y軸方向)上從左邊開(kāi)始，按照電源線(xiàn)61、62以及63的順序排列電源線(xiàn) 61至63。因此，在本實(shí)施例的半導(dǎo)體器件的布局中，在兩個(gè)相鄰的行(第N行和第(N+1) 行)上以交錯(cuò)陣列布置單元20。被提供在第N行中的兩個(gè)單元20將與從電源線(xiàn)61和63提供的電源電壓VDD相 對(duì)應(yīng)的電源電壓VSD提供給單元10。另一方面，被提供在第(N+1)行中的單元20將與從電 源線(xiàn)62提供的電源電壓VDD相對(duì)應(yīng)的電源電壓VSD提供給單元10。被定位在第N行中的 電源線(xiàn)61和63之間的單元10被提供有來(lái)自于被提供在第(N+1)行中的單元20的電源電 壓VSD。因此，由于制造工藝等等限制的電源元件30之間的距離是被形成在第N行中的下 電源元件30和被形成在第(N+1)行中的上電源元件30之間的距離C3和C4。在這里，距離 C3和C4大約等于距離Cl和C2。即，即使布局結(jié)構(gòu)被修改為本實(shí)施例的布局結(jié)果，也能夠 確保滿(mǎn)足限制的距離。因此，本實(shí)施例的半導(dǎo)體器件允許對(duì)單元20進(jìn)行布置，而為第N行中的電源線(xiàn)61 至63省去一條電源線(xiàn)。即，單元10能夠被放置在與電源線(xiàn)61相鄰的單元20和與電源線(xiàn) 63相鄰的單元20 (其以距離Al相分離)之間的區(qū)域中。由于沒(méi)有提供與第N行中的電源 線(xiàn)63相鄰的電源單元，所以可用于放置單元10的區(qū)域大于圖1中所示的傳統(tǒng)技術(shù)的區(qū)域。 更加具體地，在電源線(xiàn)61和63之間的距離是L1+L2的情況下，與圖1中所示的傳統(tǒng)的半導(dǎo) 體器件的情況一樣，單元10能夠被放置在本實(shí)施例中的第N行中的區(qū)域的寬度是通過(guò)從距 離L1+L2減去一個(gè)單元10的寬度獲得的距離Al。另一方面，單元10能夠被放置在圖1中 所示的傳統(tǒng)技術(shù)中的第N行中的區(qū)域的寬度是距離Bl和B2的總和，其中，通過(guò)從Ll減去 單元70的寬度獲得Bi，并且通過(guò)從L2減去單元70的寬度獲得B2。S卩，距離Al是大于通 過(guò)從L1+L2減去兩個(gè)單元70的寬度獲得的距離Bl+B2(即，B1+B2 < Al)。如上所述，本實(shí)施例的半導(dǎo)體器件有效地?cái)U(kuò)大了單元能夠被布置在電源單元20 之間的區(qū)域，同時(shí)保持了用于滿(mǎn)足由制造成本引起的限制的電源元件之間的間距。因此，本 實(shí)施例的半導(dǎo)體器件有效地增加能夠被放置的單元10的數(shù)目。此外，由于單元能夠被放置 的區(qū)域被擴(kuò)大，本實(shí)施例的半導(dǎo)體器件的構(gòu)造允許放置各種尺寸標(biāo)準(zhǔn)的單元，從而有助于 面積效率和TAT(研制周期(Turn Around Time))的提高。接下來(lái)，參考圖3至圖9，描述第一實(shí)施例的半導(dǎo)體器件的特定示例。在下文中，所 描述的是具有響應(yīng)于正常模式和待機(jī)模式之間的切換來(lái)控制電源的功能單元的半導(dǎo)體器 件。在這里，正常模式意指進(jìn)行正常操作的狀態(tài)，并且待機(jī)模式是至少一些功能單元沒(méi)有被 操作的狀態(tài)。通過(guò)使用電源開(kāi)關(guān)實(shí)現(xiàn)正常模式和待機(jī)模式的切換。電源開(kāi)關(guān)將與電源電壓VDD 相對(duì)應(yīng)的電源電壓VSD提供給標(biāo)準(zhǔn)單元。標(biāo)準(zhǔn)單元根據(jù)電源電壓VSD進(jìn)行操作。當(dāng)使用電 源開(kāi)關(guān)時(shí)，必需將固定電壓(即，電源電壓VDD)提供給引入了電源開(kāi)關(guān)的每個(gè)單元(在下 文中，可以被稱(chēng)為電源開(kāi)關(guān)單元)的N阱。從電源電壓VSD和電源電壓VDD選擇被提供給 根據(jù)電源電壓VSD進(jìn)行操作的標(biāo)準(zhǔn)單元的N阱的電源電壓。由于在電源開(kāi)關(guān)單元的N阱和標(biāo)準(zhǔn)單元的N阱之間生成電勢(shì)差，當(dāng)電源電壓VSD被饋送給標(biāo)準(zhǔn)單元的N阱時(shí)，必需延伸在 電源開(kāi)關(guān)單元和標(biāo)準(zhǔn)單元之間的距離。這不良地增加芯片尺寸。當(dāng)電源電壓VDD被饋送到 標(biāo)準(zhǔn)單元的N阱時(shí)，為了避免N阱中的閂鎖效應(yīng)，必需以特定的減少的間隔來(lái)對(duì)阱接觸進(jìn)行 排列。在這樣的情況下，當(dāng)包括阱接觸的單元之間的間隔被減少時(shí)，被布置在包括阱接觸的 單元之間的標(biāo)準(zhǔn)單元的數(shù)目和尺寸被限制。然而，在本實(shí)施例中，由于面積缺點(diǎn)相對(duì)嚴(yán)重， 所以電源電壓VDD被饋送到標(biāo)準(zhǔn)單元的N阱。(第一示例)圖3是示出第一實(shí)施例的半導(dǎo)體器件的布局的第一示例的平面圖。在第一示例 中，各個(gè)單元20包括作為電源元件30的如上所述的電源開(kāi)關(guān)和阱接觸。圖7是示出與圖 3中所示的半導(dǎo)體器件的相對(duì)應(yīng)的比較示例的平面圖。在第一示例中，電源開(kāi)關(guān)之間的間隔與行方向上的阱接觸的間隔的比率是1比1。 圖3中所示的示例的半導(dǎo)體器件的結(jié)構(gòu)通常與圖2中所示的布局相類(lèi)似。由于電源線(xiàn)41至 43、接地線(xiàn)51、52、電源線(xiàn)61至63的布置和單元10和20的布置(布線(xiàn)等等之間的距離) 與圖2中所示的類(lèi)似，在這里不會(huì)進(jìn)行詳細(xì)描述。參考圖3，各個(gè)單元10包括為N阱1提供的PMOS晶體管11和為P阱2提供的 NMOS晶體管12。PMOS晶體管11包括被提供在N阱1中的P型擴(kuò)散層3和4以及柵電極 5。NMOS晶體管12包括被提供在P阱2上的N型擴(kuò)散層6和7以及柵電極9。單元10被排列在兩個(gè)子行中被排列在各行中的單元高度方向(Y軸方向)上的 上和下子行。接下來(lái)，描述被布置在第N行中的上子行中的單元10的結(jié)構(gòu)。在被布置在上 子行中的單元10的PMOS晶體管11中，P型擴(kuò)散層3被用作被電氣地連接至電源線(xiàn)41的 源極，并且P型擴(kuò)散層4被用作被連接至相應(yīng)的N型擴(kuò)散層7的漏極。在NMOS晶體管12 中，另一方面，N型擴(kuò)散層6被用作被連接至接地線(xiàn)51的源極，并且N型擴(kuò)散層7被用作被 電氣地連接至相應(yīng)的P型擴(kuò)散層4的漏極。在此布置中，根據(jù)電源電壓VSD進(jìn)行操作的反 相器被形成在各個(gè)單元10中。類(lèi)似地，被布置在第N行中的下子行中的單元10均組成如 下的反相器，其引入了具有被連接至電源線(xiàn)42的源極的PMOS晶體管11和具有被連接至接 地線(xiàn)51的源極的NMOS晶體管12。單元20均包括用作阱接觸的兩個(gè)N型擴(kuò)散層31，和用作電源開(kāi)關(guān)的兩個(gè)PMOS晶 體管32。在被排列在各個(gè)單元20中的單元高度方向(Y軸方向)上的上和下區(qū)域中形成N 阱1。在下文中，被布置在各個(gè)單元20的上區(qū)域中的N阱1被稱(chēng)為“上N阱1”，并且被布置 在各個(gè)單元20的下區(qū)域中的N阱1被稱(chēng)為“下N阱1”。P阱2被形成在上和下N阱1之間 的區(qū)域中，該區(qū)域與單元寬度方向(X軸方向)上的其它單元10相鄰。此外，上和下N阱1 被鄰接，使得各個(gè)單元20的P阱2與在各個(gè)單元20的右邊相鄰的單元10的P阱分離以形 成橋結(jié)構(gòu)。分別將兩個(gè)N型擴(kuò)散層31布置在上和下阱1中。兩個(gè)N型擴(kuò)散層31經(jīng)由上互連 (未示出)被連接至電源線(xiàn)61，使得將電源電壓VDD提供給相應(yīng)的N阱1。在下文中，被布 置在各個(gè)單元20中的上N阱1中的N型擴(kuò)散層31被稱(chēng)為“上N型擴(kuò)散層31”，并且被布置 在下N阱1中的N型擴(kuò)散層31被稱(chēng)為“下N型擴(kuò)散層31”。如上所述，跨過(guò)相鄰的兩行之間的各個(gè)邊界，N阱1被連續(xù)地形成在列方向(Y軸方 向)上，并且N阱1和P阱2被連續(xù)地形成在行方向(X軸方向)上。此外，單元20被提供
9有分別用作上和下子行中的阱接觸的兩個(gè)N型擴(kuò)散層31。因此，經(jīng)由被提供在第N行中的 下N型擴(kuò)散層31，電源電壓VDD不僅被提供給第N行中的下N阱1，而且被提供給第(N+1) 行中的上N阱1。類(lèi)似地，經(jīng)由被提供在第(N+1)行中的上N型擴(kuò)散層31，電源電壓VDD不 僅被提供給第(N+1)行中的上N阱1，而且被提供給第N行中的下N阱1。因此，通過(guò)對(duì)于 各個(gè)電源線(xiàn)，僅僅為第N行和第(N+1)行中的一個(gè)提供單元20，電源電壓VDD被提供給本實(shí) 施例中的第(N+1)行和第N行之間的邊界處的N阱1。例如，被連接至電源線(xiàn)61至63中的 每一個(gè)的單元20僅被布置在第N行和第(N+1)行中的一個(gè)中。接下來(lái)，將詳細(xì)描述PMOS晶體管32的結(jié)構(gòu)。在下文中，將對(duì)作為示例而被連接至 第N行中的電源線(xiàn)61的PMOS晶體管32進(jìn)行解釋。PMOS晶體管32均包括為具有橋結(jié)構(gòu)的 N阱1提供的P型擴(kuò)散層91和92以及柵電極93。用作源極的P型擴(kuò)散層91被連接至電 源線(xiàn)61，通過(guò)該電源線(xiàn)61，電源電壓VDD被提供。用作漏極的P型擴(kuò)散層92被連接至電源 線(xiàn)41和42。PMOS晶體管32響應(yīng)于被施加給柵電極93的控制信號(hào)(未示出)，將與電源電 壓VDD相對(duì)應(yīng)的電源電壓VSD饋送給電源線(xiàn)41和42。在相鄰的兩個(gè)行的邊界處彼此鄰接的兩個(gè)單元10被連接至在行方向上延伸的相 同的電源線(xiàn)。例如，在與第(N+1)行相鄰的第N行中的單元10和在與第N行相鄰的第(N+1) 行中的單元10都被連接至相同的電源線(xiàn)42。電源電壓VSD經(jīng)由被布置在第N行中的單元 20中的電源開(kāi)關(guān)(PM0S晶體管32)或者被布置在第(N+1)行中的單元20中的電源開(kāi)關(guān) (PM0S晶體管32)而被提供給電源線(xiàn)42。即，在本實(shí)施例中，通過(guò)在第N行和第(N+1)行中 的任何一個(gè)中提供單元20，電源電壓VSD被提供給被布置在第N行和第(N+1)行之間的邊 界處的單元10。例如，分別被連接至電源線(xiàn)61至63的單元20可以?xún)H被布置在第N行和第 (N+1)行中的任何一個(gè)中。基于上述討論，單元20以交錯(cuò)排列的形式被布置在本實(shí)施例中的第N行和第 (N+1)行之上，使得被布置在第N行中的單元20中的下N型擴(kuò)散層31和被布置在第(N+1) 行中的單元20中的上N型擴(kuò)散層31之間的距離比為確保耐閂鎖性所需的阱接觸之間的間 隔更短。在圖3中所示的示例中，被連接至電源線(xiàn)61和63的單元20僅被布置在相鄰的兩 行(第N行和第(N+1)行)的第N行中，并且被連接至電源線(xiàn)62的單元20僅被布置在第 (N+1)行中。另一方面，在圖7中所示的比較示例中，用作阱接觸的N型擴(kuò)散層701僅被提供在 各個(gè)單元70的上部的行中。在這樣的情況下，第N行中的下N阱1被提供有來(lái)自于被布置 在第(N+1)行中的單元70的電源電壓VDD。即，為了將電源電壓VDD饋送給具有確保耐閂 鎖性所需的阱接觸的間隔的N阱1，必需以這些間隔布置第N行和第(N+1)行中的單元70。例如，與圖7中所示的比較示例中的相比較，由于能夠以交錯(cuò)的方式布置單元20， 圖3中所示的示例允許增加被布置在第N行中的單元20之間的間隔。因此，與比較示例 相比較能夠增加能夠被放置的單元10的數(shù)目。此外，由于單元能夠被放置的區(qū)域得以擴(kuò) 大，所以各種尺寸的標(biāo)準(zhǔn)單元能夠被布置，并且因此半導(dǎo)體器件的設(shè)計(jì)能夠有助于提高 TAT (研制周期)和面積效率。此外，由于在各個(gè)單元20內(nèi)的上N阱1和下N阱1之間提供電氣連接的橋結(jié)構(gòu)而 導(dǎo)致在本實(shí)施例中能夠增加耐閂鎖性，同時(shí)被分離地布置在單元70的上和下區(qū)域中的N阱 1均被提供有用作圖7中所示的比較示例中的電源開(kāi)關(guān)的PMOS晶體管702。
(第二示例)圖4是示出第一實(shí)施例的半導(dǎo)體器件的布局的另一示例(第二示例)的平面圖。 第二示例中的單元20具有與第一示例相同的結(jié)構(gòu)。圖8是示出要與圖4中所示的第二示 例的半導(dǎo)體器件進(jìn)行比較的比較示例的平面圖。第二示例中的行方向上的電源開(kāi)關(guān)的間隔與阱接觸的間隔之間的比率是 0.5 1，而在第一示例中是1 1。即，與第一示例相比較，在第二示例的半導(dǎo)體器件中電 源強(qiáng)度被加倍。接下來(lái)，在這里沒(méi)有描述與第一示例相類(lèi)似的第二示例的組件，并且在下面 僅描述不同于第一示例的組件。參考圖4，電源線(xiàn)61和62之間的間隔和電源線(xiàn)62和63之間的間隔與第一示例的 相同。附加的電源線(xiàn)64被提供在電源線(xiàn)61和62之間，并且附加的電源線(xiàn)65被提供在電 源線(xiàn)62和63之間。單元20被布置在第N行，并且被連接至電源線(xiàn)61至63。另一方面，單 元21被布置在第(N+1)行，并且被連接至電源線(xiàn)64和65。單元10被布置在除了布置單元 20和21的區(qū)域之外的區(qū)域中。單元20的結(jié)構(gòu)與第一示例的相類(lèi)似。即，單元20均包括用作上和下區(qū)域中的阱 接觸的N型擴(kuò)散層31。因此，單元20僅被布置在相鄰的兩行中的一個(gè)中，同時(shí)以與圖8中 所示的比較示例相同的方式將阱接觸分隔開(kāi)。單元21具有與單元20相同的單元高度，并且具有比單元20狹窄的單元寬度。單 元21均包括用作電源開(kāi)關(guān)的PMOS晶體管33。在下文中，詳細(xì)地描述作為示例的被連接至 電源線(xiàn)64的PMOS晶體管33的結(jié)構(gòu)。PMOS晶體管33包括為N阱1提供的P型擴(kuò)散層94 和95，以及柵電極96。用作源極的P型擴(kuò)散層94被連接至電源線(xiàn)64，通過(guò)該電源線(xiàn)64提 供電源電壓VDD。用作漏極的P型擴(kuò)散層95被連接至電源線(xiàn)42和43。PMOS晶體管33響 應(yīng)于被施加給柵電極96的控制信號(hào)(未示出)，將與電源電壓VDD相對(duì)應(yīng)的電源電壓VSD 提供給電源線(xiàn)42和43。沿著電源線(xiàn)線(xiàn)61至63布置均具有阱接觸和電源開(kāi)關(guān)的單元20，并且沿著附加的 電源線(xiàn)64和65布置均僅具有電源開(kāi)關(guān)的單元21，從而電源開(kāi)關(guān)被以阱接觸之間的距離的 一半而進(jìn)行間隔。此外，單元21控制將電源電壓VSD提供到在單元高度方向(Y軸方向) 上與其相鄰的電源線(xiàn)。例如，被連接至電源線(xiàn)64的單元21被布置在第N行和第(N+1)行 中僅一個(gè)中。因此，在本示例中，如圖4中所示，單元20和21能夠以交錯(cuò)的方式被布置在 第N行和第(N+1)行中。另一方面，在圖8中所示的比較示例中，用作阱接觸的N型擴(kuò)散層701僅被提供在 各個(gè)單元70的上子行中。在這樣的情況下，通過(guò)被布置在第(N+1)行中的單元70，必需將 電源電壓VDD提供給第N行中的下N阱1。因此，為了提供被饋送給具有確保耐閂鎖性所 需的阱接觸的間隔的N阱1的電源電壓VDD，必需以這些間隔將單元70布置在第N行和第 (N+1)行中。此外，在圖8中所示的比較示例中，均僅具有用作電源開(kāi)關(guān)的PMOS晶體管703的 單元71被連續(xù)地布置在列方向(Y軸方向)上。例如，被連接至電源線(xiàn)64的單元71被布 置在相鄰的第N行和第(N+1)行中。相反地，由于以交錯(cuò)的方式布置單元20和21，與比較示例中的相比較，在本示例 中能夠增加被布置在第N行中的單元20的間隔和被布置在第(N+1)行中的單元21的間隔。因此，與圖8中所示的比較示例相比較，能夠增加被布置的單元10的數(shù)目。此外，由于單元 能夠被布置的區(qū)域得以擴(kuò)大，所以各種尺寸標(biāo)準(zhǔn)的單元能夠被布置，并且因此半導(dǎo)體器件 的設(shè)計(jì)能夠有助于提高TAT (研制周期)和面積效率。(第三示例)圖5是示出第一實(shí)施例的半導(dǎo)體器件的布局的又一示例(第三示例)的平面圖。 在第三示例中，單元20具有與第一示例相同的結(jié)構(gòu)。圖9是示出要與圖5中所示的第三示 例的半導(dǎo)體器件相比較的比較示例的平面圖。第三示例中的行方向上的電源開(kāi)關(guān)的間隔與阱接觸的間隔之間的比率是 2.1 1，而在第一示例中是1 1。即，與第一示例相比較，在第三示例的半導(dǎo)體器件中電 源強(qiáng)度被減少了一半。接下來(lái)，在這里省略了與第一示例相類(lèi)似的組件的描述，并且在下面 僅解釋了不同于第一示例的組件。參考圖5，被布置在第N行中的單元20被連接至電源線(xiàn)61和63，并且被布置在第 (N+1)行中的單元22被連接至電源線(xiàn)63。單元10被布置在除了布置單元20和22的區(qū)域 之外的區(qū)域中。單元20的結(jié)構(gòu)與第一示例的相類(lèi)似。即，單元20均包括用作上和下區(qū)域中的阱 接觸的N型擴(kuò)散層31。因此，單元20僅被布置在相鄰的兩行中的一個(gè)中，同時(shí)以與圖9中 所示的比較示例相同的間隔對(duì)阱接觸進(jìn)行定位。單元22具有與單元20相同的單元高度，并且具有比單元20狹窄的單元寬度。單 元22包括用作阱接觸的兩個(gè)N型擴(kuò)散層34。具體地，單元22包括分別在單元高度方向(Y 軸方向)上的上和下區(qū)域中的N阱1，并且包括N阱1之間的P阱2。兩個(gè)N型擴(kuò)散層34 分別被提供在上和下阱1中，并且被連接至電源線(xiàn)62。沿著電源線(xiàn)61和63布置均引入了電源開(kāi)關(guān)的單元20，并且沿著電源線(xiàn)62布置僅 引入了阱接觸的單元22，從而通過(guò)幾乎是阱接觸的兩倍的距離來(lái)間隔電源開(kāi)關(guān)。此外，類(lèi)似 于單元20，單元22包括用作在單元高度方向(Y軸方向)上的上和下區(qū)域中的阱接觸的N 型擴(kuò)散層34。因此，單元22被布置在第N行和第(N+1)行中的僅一個(gè)中。因此，以交錯(cuò)的 方式將單元20和22布置在圖5中所示的示例中的第N行和第(N+1)行中。另一方面，在圖9中所示的比較示例中，用作阱接觸的N型擴(kuò)散層701和704分別 僅被提供在單元70和73的上子行中。在這樣的情況下，必要的是，通過(guò)被布置在第(N+1) 行中的單元70或者73，將電源電壓VDD提供給第N行中的下N阱1。因此，為了將電源電 壓VDD提供給具有確保耐閂鎖性所需的阱接觸的間隔的N阱1，必需以這些間隔將單元70 布置在第N行和第(N+1)行中。相反地，與比較示例相比較，由于能夠以交錯(cuò)的方式布置單元20和22，所以在本 示例中能夠增加被布置在第N行中的單元20的間隔和被布置在第(N+1)行中的單元22的 間隔。因此，與圖9中所示的比較示例相比較，增加了能夠被布置的單元10的數(shù)目。此外， 由于單元能夠被布置的區(qū)域得以擴(kuò)大，所以各種尺寸標(biāo)準(zhǔn)的單元能夠被布置，并且因此半 導(dǎo)體器件的設(shè)計(jì)能夠有助于提高TAT (研制周期)和面積效率。(第四示例)圖6是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的布局結(jié)構(gòu)的又一示例(第四示例)的 平面圖。在第四示例中，單元20具有與第一示例相同的結(jié)構(gòu)。
12
在第一至第三示例中，電源電勢(shì)VDD被共同地提供作為電源開(kāi)關(guān)單元20的源極偏 壓和襯底偏壓。相反地，在第四示例中，不同于源極偏壓(電源電壓VDD 1)的固定電壓(電 源電壓VDD2)被提供作為襯底偏壓。其它的構(gòu)造與第一示例的相類(lèi)似。第四示例中的半導(dǎo)體器件被提供有電源線(xiàn)101和201來(lái)替代第一示例中的電源線(xiàn) 61。類(lèi)似地，半導(dǎo)體器件被提供有電源線(xiàn)102和202來(lái)替代電源線(xiàn)62，并且被提供有電源線(xiàn) 103和203來(lái)替代電源線(xiàn)63。電源線(xiàn)101和103被提供有電源電壓VDD1，并且被連接至單 元20中的PMOS晶體管32的源極。PMOS晶體管32將與電源電壓VDDl相對(duì)應(yīng)的電源電壓 VSD提供給單元10。電源線(xiàn)201至203被提供有電源電壓VDD2，并且被連接至單元20中的 N型擴(kuò)散層31。N阱1的電勢(shì)被固定為經(jīng)由N型擴(kuò)散層31提供的電源電壓VDD2。類(lèi)似于第一示例，由于以交錯(cuò)的方式布置單元20，與比較示例相比較，在本示例中 能夠增加被布置在第N行中的單元20的間隔，和被布置在第(N+1)行中的單元22的間隔。 因此，與圖7中所示的比較示例相比較，增加了能夠被布置的單元10的數(shù)目。此外，由于單 元能夠被布置的區(qū)域得以擴(kuò)大，所以各種尺寸標(biāo)注的單元能夠被布置，并且因此半導(dǎo)體器 件的設(shè)計(jì)能夠有助于提高TAT (研制周期)和面積效率。2.第二實(shí)施例接下來(lái)，參考圖10和圖11描述根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件。圖10是 示出第二實(shí)施例的半導(dǎo)體器件的示例布局的平面圖。在第一實(shí)施例中，以交錯(cuò)的方式將單 元20布置在第N行和第(N+1)行上，然而在第二實(shí)施例中，布置了單元20的行(例如，第 N行和第(N+2)行，N是自然數(shù))和沒(méi)有布置單元20的行(例如，第(N+1)行)被交替地布 置。即，以每?jī)尚衼?lái)對(duì)單元20進(jìn)行布置。參考圖10，本實(shí)施例的半導(dǎo)體器件包括在行方向(X軸方向)上延伸的電源線(xiàn)41 至44 ；在行方向上延伸的接地線(xiàn)51至53 ；沿著電源線(xiàn)41至44和接地線(xiàn)51至53布置的多 個(gè)單元10 (例如，基本單元或者標(biāo)準(zhǔn)單元)；在與電源線(xiàn)41至43和接地線(xiàn)51至53垂直的 方向(Y軸方向)上延伸的電源線(xiàn)61至63 ；以及用于將電源電壓VDD提供給單元10的多 個(gè)單元20。單元10和20具有與第一實(shí)施例的相類(lèi)似的構(gòu)造。由于電源元件30被布置在單 元20的上和下區(qū)域中，特定行的單元20將電源電壓提供給在列方向(Y軸方向)上與特定 行相鄰的行的N阱1。具體地，經(jīng)由被布置在第N行和第(N+2)行中的單元20而將電源電 壓提供給在第(N+1)行中形成的N阱1。被提供在第N行中的三個(gè)單元20分別將與從電源線(xiàn)61至63提供的電源電壓VDD 相對(duì)應(yīng)的電源電壓VSD提供給單元10。類(lèi)似地，被提供在第(N+2)行中的三個(gè)單元20將 與從電源線(xiàn)61至63提供的電源電壓VDD相對(duì)應(yīng)的電源電壓VSD提供給單元10。被提供 在第(N+1)行中的單元10被提供有來(lái)自于被提供在第N行和第(N+2)行中的單元20的電 源電壓VSD。因此，取決于制造工藝被限制的電源元件30之間距離是被形成在第N行和第 (N+2)行中的兩個(gè)單元20中的電源元件30之間的距離Cl和C2。布置單元20，使得距離 Cl和C2被調(diào)整以提供耐閂鎖性。在本實(shí)施例的半導(dǎo)體器件中，能夠布置單元10的區(qū)域的寬度被限制為低于取決 于布置單元20的第N和第(N+2)行中的制造工藝的特定距離，然而，單元10能夠被布置的 區(qū)域被延伸到由圖10中的距離A2表示的大范圍。更加具體地，在與圖1中所示的傳統(tǒng)的半導(dǎo)體的情況一樣的電源線(xiàn)61和63之間的距離是L1+L2的情況下，單元10能夠被布置在 第N行中的區(qū)域的寬度是通過(guò)從距離L1+L2減去一個(gè)單元10的寬度計(jì)算的距離C3。另一 方面，單元10能夠被布置在圖10中所示的第(N+1)行中的區(qū)域的寬度是距離Ll和L2的 總和，S卩，A2 = L1+L2。即，單元10能夠被布置在第(N+1)行的整個(gè)區(qū)域中。如上所述，本實(shí)施例的半導(dǎo)體器件有效地?cái)U(kuò)大單元10能夠被布置在電源單元20 之間的區(qū)域，同時(shí)為了滿(mǎn)足由制造工藝引起的限制而保持電源元件之間的間隔。因此，在本 實(shí)施例中有效地增加能夠被布置的單元10的數(shù)目。此外，由于單元能夠被布置的區(qū)域得以 擴(kuò)大，所以各種尺寸標(biāo)準(zhǔn)的單元能夠被布置，并且因此半導(dǎo)體器件的設(shè)計(jì)能夠有助于提高 TAT(研制周期)和面積效率。接下來(lái)，參考圖11詳細(xì)地描述第二實(shí)施例的半導(dǎo)體器件的具體示例。在圖11中 示出具有功能單元的半導(dǎo)體器件，響應(yīng)于與第一實(shí)施例的第一至第四示例相類(lèi)似的正常模 式和待機(jī)模式之間的切換，控制用于其的電源電壓的提供。(第五示例)圖11是示出第二實(shí)施例的半導(dǎo)體器件的布局的示例(第五示例)的平面圖。在 第五示例中，單元20具有與第一實(shí)施例的第一示例相同的結(jié)構(gòu)。在第五示例中，行方向上的電源開(kāi)關(guān)的間隔與阱接觸的間隔的比率是1 1。此 外，圖11中所示的本示例中的半導(dǎo)體器件的結(jié)構(gòu)與圖10中所示的布局基本上相同。例如， 電源線(xiàn)41至43、接地線(xiàn)51至53、電源線(xiàn)61至63以及單元10和20 ( S卩，布線(xiàn)等等之間的 距離)布置是相同的。即，被布置在第N行和第(N+1)行中的單元20被連接至電源線(xiàn)61 至63。位于第(N+1)行中的上N阱1經(jīng)由被布置在第N行中的N型擴(kuò)散層31被提供有 電源電壓VDD，并且位于第(N+1)行中的下N阱1經(jīng)由被布置在第(N+2)行中的N型擴(kuò)散層 31被提供有電源電壓VDD。此外，被布置在第N行和第(N+1)行之間的邊界處的電源線(xiàn)42 經(jīng)由被布置在第N行中的單元20的PMOS晶體管32而被提供有電源電壓VSD，并且被布置 在第(N+1)行和第(N+2)行之間的邊界處的電源線(xiàn)43經(jīng)由被布置在第(N+2)行中的單元 20的PMOS晶體管32被提供有電源電壓VSD。在本示例中，由于不需要在位于第N行與第(N+2)行之間的第(N+1)行中提供單 元20，所以能夠以改善的靈活性來(lái)將單元10布置在第(N+1)行中，其中，單元20被布置 在第N行和第(N+2)行中。因此，與具有如圖1中所示的電源開(kāi)關(guān)的傳統(tǒng)的半導(dǎo)體器件相 比較，有效地增加能夠被布置的單元10的數(shù)目。此外，由于單元能夠被布置的區(qū)域得以 擴(kuò)大，所以各種尺寸標(biāo)準(zhǔn)的單元能夠被布置，并且因此半導(dǎo)體器件的設(shè)計(jì)能夠有助于提高 TAT (研制周期)和面積效率?？傊?，本發(fā)明提供了一種半導(dǎo)體器件布局，在對(duì)具有用于控制電源電壓的提供以 抑制漏電流的電源開(kāi)關(guān)的半導(dǎo)體器件進(jìn)行設(shè)計(jì)時(shí)，該半導(dǎo)體器件布局有效地提高能夠被布 置的單元10的數(shù)目和單元10的布置的靈活性。應(yīng)注意的是，通過(guò)使用計(jì)算機(jī)執(zhí)行布局程 序可以執(zhí)行上述半導(dǎo)體器件的布局設(shè)計(jì)。盡管上面描述了本發(fā)明的具體實(shí)施例，顯然的是，本發(fā)明不限于上述實(shí)施例，而是 可以在不脫離本發(fā)明的范圍的情況下對(duì)其進(jìn)行修改和變化。例如，盡管在第一和第二實(shí)施 例中僅分別地示出第N行到第(N+1)行和第N行到第(N+2)行的布局，應(yīng)該理解的是，實(shí)際布局可以重復(fù)列方向上的附圖中所示的圖案。此外，應(yīng)注意的是，在沒(méi)有出現(xiàn)技術(shù)矛盾的范 圍內(nèi)，可以采用第一至第五示例的組合的形式。 此外，盡管描述涉及的單元20控制與本實(shí)施例的示例中的電源電壓VDD相對(duì)應(yīng)的 電源電壓VSD的提供，可以還可以采用控制接地電壓的提供的單元。在這樣的情況下，能夠 通過(guò)分別利用P阱、P型擴(kuò)散層、和NMOS晶體管來(lái)替換N阱1、N型擴(kuò)散層31、和PMOS晶體 管32來(lái)實(shí)現(xiàn)。
權(quán)利要求
一種半導(dǎo)體器件，包括第一電源單元；多個(gè)第一單元；以及多個(gè)第二單元，其中，所述第一電源單元和所述多個(gè)第一單元被連續(xù)地排列在第一行中的行方向上，其中，所述多個(gè)第二單元被連續(xù)地排列在與所述第一行相鄰的第二行中的行方向上，其中，所述第一電源單元被連接至與所述行方向垂直延伸的第一電源線(xiàn)，以將與從所述第一電源線(xiàn)饋送的電壓相對(duì)應(yīng)的電源電壓饋送到所述多個(gè)第一和第二單元，并且其中，所述多個(gè)第二單元中的一個(gè)通過(guò)所述第一電源單元而被間接地連接至所述第一電源線(xiàn)，所述多個(gè)第二單元中的所述一個(gè)被定位為與所述第一電源單元相鄰。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，與所述第一電源單元相鄰的所述第二單 元是基本單元。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，與所述第一電源單元相鄰的所述第二單 元是標(biāo)準(zhǔn)單元。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個(gè)第一和第二單元具有彼此鄰接 的第一阱，并且其中，所述第一電源單元包括在所述第一電源線(xiàn)和所述第一阱之間提供電氣連接的擴(kuò)散層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述第一電源單元具有與所述第一阱相 鄰的第二阱，所述第二阱分別被分別定位在被排列在所述第一電源單元的單元高度方向上 的上和下區(qū)域中，并且其中，所述擴(kuò)散層被提供在所述第二阱中。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括第二電源線(xiàn)，所述第二電源線(xiàn)與所 述第一電源線(xiàn)垂直，其中，所述第一電源單元包括電源開(kāi)關(guān)，所述電源開(kāi)關(guān)通過(guò)所述第二電源線(xiàn)將與從所 述第一電源線(xiàn)饋送的電壓相對(duì)應(yīng)的電源電壓饋送到所述多個(gè)第一和第二單元，并且 其中，所述電源開(kāi)關(guān)響應(yīng)于控制信號(hào)控制所述電源電壓的提供。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，進(jìn)一步包括第二電源線(xiàn)，所述第二電源線(xiàn)與所 述第一電源線(xiàn)垂直，其中，所述第一電源單元包括電源開(kāi)關(guān)，所述電源開(kāi)關(guān)通過(guò)所述第二電源線(xiàn)將與從所 述第一電源線(xiàn)饋送的電壓相對(duì)應(yīng)的電源電壓饋送到所述多個(gè)第一和第二單元，并且其中，在所述第一電源單元中，被提供在所述上和下區(qū)域中的所述第二阱構(gòu)成橋結(jié)構(gòu)， 所述橋結(jié)構(gòu)包括第一和第二阱部分，所述第一和第二阱部分被定位為分別與所述第一電 源單元的頂部和底部邊界相鄰；和橋部分，所述橋部分被布置在所述第一和第二阱部分之 間，其中，為所述橋結(jié)構(gòu)提供所述電源開(kāi)關(guān)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，第二電源單元被布置在所述第二行中， 其中，所述第二電源單元被連接至被布置為與所述第一電源線(xiàn)并行的第三電源線(xiàn)，并且將與從所述第三電源線(xiàn)饋送的電壓相對(duì)應(yīng)的電源電壓提供給所述多個(gè)第一和第二單元，其中，被排列在所述第二行中的所述多個(gè)第一單元中的一個(gè)通過(guò)所述第二電源單元而 間接地連接至所述第三電源線(xiàn)，所述多個(gè)第一單元中的所述一個(gè)被定位為與被布置在所述 第一行中的所述第二電源單元相鄰。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括 第三電源單元；多個(gè)第三單元；以及 多個(gè)第四單元，其中，所述第三電源單元和所述多個(gè)第三單元被連續(xù)地排列在與所述第二行相鄰的第 三行中的行方向上，其中，所述多個(gè)第四單元被連續(xù)地排列在所述第二行中的行方向上， 其中，所述第三電源單元被連接至所述第一電源線(xiàn)，以將與從所述第一電源線(xiàn)饋送的 電壓相對(duì)應(yīng)的電源電壓饋送給所述多個(gè)第四和第三單元，并且其中，所述多個(gè)第四單元中的一個(gè)通過(guò)所述第三電源單元而間接地連接至所述第一電 源線(xiàn)，所述多個(gè)第四單元中的所述一個(gè)被定位為與所述第三電源單元相鄰。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述多個(gè)第三和第四單元具有相互鄰接 的第三阱，并且其中，所述第三電源單元包括擴(kuò)散層，所述擴(kuò)散層在所述第一電源線(xiàn)和所述第三阱之 間提供電氣連接。
全文摘要
本發(fā)明涉及基于單元的集成電路內(nèi)的電源單元的布置。半導(dǎo)體器件被提供有第一電源單元(20)、第一單元(10)以及第二單元(10)。第一電源單元(20)和第一單元(10)被連續(xù)地排列在第一行中的行方向上。第二單元(10)被連續(xù)地排列在與第一行相鄰的第二行中的行方向上。第一電源單元(20)被連接至與行方向垂直延伸的第一電源線(xiàn)(60)，以將與從第一電源線(xiàn)(61)饋送的電壓相對(duì)應(yīng)的電源電壓饋送到多個(gè)第一和第二單元(10)。第二單元中的一個(gè)(10)通過(guò)第一電源單元(20)被間接地連接至第一電源線(xiàn)(61)，第二單元(10)中的所述一個(gè)被布置與第一電源單元(20)相鄰。
文檔編號(hào)H01L27/02GK101937912SQ20101019505
公開(kāi)日2011年1月5日 申請(qǐng)日期2010年5月31日 優(yōu)先權(quán)日2009年6月8日
發(fā)明者櫻林太郎 申請(qǐng)人:瑞薩電子株式會(huì)社