專利名稱：半導(dǎo)體元件封裝及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件封裝，且特別是涉及一種具有電磁干擾屏蔽 (electromagnetic interference shielding)的半導(dǎo)體兀件封裝。
背景技術(shù)：
半導(dǎo)體元件日益復(fù)雜，而至少部分的原因是源于使用者對(duì)于增加處理速度 (processing speed)與縮小元件尺寸的需求。雖然增加處理速度與縮小元件尺寸的好處 相當(dāng)顯著，但是這些半導(dǎo)體元件的特性亦會(huì)產(chǎn)生問(wèn)題。特別是，較高的時(shí)脈速度(clock speed)會(huì)使信號(hào)準(zhǔn)位(signal level)轉(zhuǎn)換的頻率增加，以致于頻率較高或波長(zhǎng)較短的電 磁發(fā)射(electromagnetic emission)強(qiáng)度增加。電磁發(fā)射可從一源半導(dǎo)體元件(source semiconductor device)輻射而出并入射鄰近的半導(dǎo)體元件。若是對(duì)鄰近的半導(dǎo)體元件的 電磁發(fā)射強(qiáng)度夠高，則電磁發(fā)射會(huì)不利于(鄰近的)半導(dǎo)體元件的運(yùn)作。此現(xiàn)象有時(shí)被稱 為電磁干擾(electromagnetic interference, EMI)。尺寸較小的半導(dǎo)體元件會(huì)使電磁干 擾的問(wèn)題更加嚴(yán)重，因?yàn)檫@些(尺寸較小的)半導(dǎo)體元件會(huì)以較高的密度配置于一電子系 統(tǒng)中，以致于鄰近的半導(dǎo)體元件接收到較強(qiáng)且不希望得到的電磁發(fā)射。減少電磁干擾的一種方法是在半導(dǎo)體元件封裝中屏蔽一組半導(dǎo)體元件。特別是， 可通過(guò)在封裝體外部加裝接地的導(dǎo)電罩體(casing)或是導(dǎo)電殼體(housing)來(lái)達(dá)到屏蔽 的效果。當(dāng)由封裝體內(nèi)部輻射出的電磁發(fā)射照射到罩體的內(nèi)表面時(shí)，至少部分的電磁發(fā)射 可被電性短路，以降低可穿透罩體且不利于鄰近的半導(dǎo)體元件的電磁發(fā)射強(qiáng)度。相同地，當(dāng) 由鄰近的半導(dǎo)體元件輻射出的電磁發(fā)射照射到罩體的外表面時(shí)，會(huì)發(fā)生相似的電性短路以 降低封裝體中的半導(dǎo)體元件所受到的電磁干擾。雖然導(dǎo)電罩體可減少電磁干擾，但是使用導(dǎo)電罩體會(huì)有許多缺點(diǎn)。特別是，罩體一 般是通過(guò)粘著劑而固定在半導(dǎo)體元件封裝的外部。不幸的是，由于粘著劑的接合性會(huì)受到 溫度、濕度以及其他環(huán)境因素的影響而降低，因此，罩體容易剝離或脫落。而且，當(dāng)將罩體固 定至封裝體時(shí)，罩體的尺寸與形狀以及封裝體的尺寸與形狀需相互配合，且二者的配合度 需在一較小的容忍范圍內(nèi)。使尺寸與形狀能夠相互配合，以及使罩體與封裝體的相對(duì)位置 具有一定的準(zhǔn)確度會(huì)導(dǎo)致制作成本提高并耗費(fèi)工藝時(shí)間。由于需要使尺寸與形狀能相互配 合，因此，不同尺寸與形狀的半導(dǎo)體元件封裝需要搭配不同的罩體，以容納不同的封裝體， 而這會(huì)進(jìn)一步地增加制作成本與時(shí)間。克服前述背景中所提及的問(wèn)題的半導(dǎo)體元件封裝及其制作方法如下所述。

發(fā)明內(nèi)容
本發(fā)明提供一種具有電磁干擾屏蔽的半導(dǎo)體元件封裝及其制作方法。本發(fā)明提出一種半導(dǎo)體元件封裝，包括一線路基板、一電子元件、一封裝膠體以及 一導(dǎo)電層。線路基板包括一承載面、一底面、一側(cè)面、一導(dǎo)電層以及一接地環(huán)，其中側(cè)面延伸 于承載面與底面之間，接地環(huán)為一實(shí)質(zhì)上連續(xù)的圖案，且接地環(huán)沿著線路基板的邊緣延伸，接地環(huán)暴露于線路基板的側(cè)面，且導(dǎo)電層包括接地環(huán)。電子元件鄰近承載面，并電性連接線 路基板的導(dǎo)電層。封裝膠體鄰近承載面，并包覆電子元件。導(dǎo)電層配置于封裝膠體與接地 環(huán)上。在本發(fā)明的一實(shí)施例中，承載面的一周邊部向下凹陷以形成一凹陷部，凹陷部沿 著線路基板的邊緣延伸，且線路基板的側(cè)面包括凹陷部，接地環(huán)暴露于凹陷部中。在本發(fā)明的一實(shí)施例中，線路基板為一多層線路基板，凹陷部向下凹陷至線路基 板的一內(nèi)層，且導(dǎo)電層位于內(nèi)層上。在本發(fā)明的一實(shí)施例中，凹陷部的一底部呈弧狀。接地環(huán)暴露于凹陷部的弧狀的 底部。在本發(fā)明的一實(shí)施例中，部分接地環(huán)暴露于圍繞整個(gè)線路基板的邊緣延伸的側(cè) 面。導(dǎo)電層實(shí)質(zhì)上配置于接地環(huán)的暴露于側(cè)面的整個(gè)部分上。本發(fā)明提出一種半導(dǎo)體元件封裝，包括一線路基板、一電子元件、一封裝膠體以及 一電磁干擾屏蔽。線路基板包括一第一表面、一第二相對(duì)面以及一第一接地環(huán)，第一接地環(huán) 包括一第一外露連接面，第一外露連接面配置于線路基板的第一表面與第二相對(duì)面之間， 且第一接地環(huán)在實(shí)質(zhì)上平行于第一表面與第二相對(duì)面的一第一平面上繞著線路基板延伸 至少50%。電子元件鄰近第一表面，并電性連接線路基板。封裝膠體鄰近第一表面，并包覆 電子元件。電磁干擾屏蔽鄰近封裝膠體以及第一接地環(huán)的第一外露連接面。在本發(fā)明的一實(shí)施例中，電磁干擾屏蔽包括一共形的覆蓋層，共形的覆蓋層實(shí)質(zhì) 上全面覆蓋第一接地環(huán)的第一外露連接面。第一接地環(huán)的第一外露連接面在第一平面上圍 繞整個(gè)線路基板。在本發(fā)明的一實(shí)施例中，電磁干擾屏蔽包括一共形的覆蓋層，共形的覆蓋層的材 料包括鋁、銅、鉻、金、銀、鎳、錫以及不銹鋼至少其中之一。在本發(fā)明的一實(shí)施例中，線路基板還包括一第二接地環(huán)，第二接地環(huán)包括一第二 外露連接面，第二外露連接面位于線路基板的第一表面與第二相對(duì)面之間，第二接地環(huán)在 實(shí)質(zhì)上平行于第一平面的一第二平面上繞著線路基板延伸至少50%。電磁干擾屏蔽實(shí)質(zhì)上 全面覆蓋第二接地環(huán)的第二外露連接面。在本發(fā)明的一實(shí)施例中，線路基板包括一側(cè)面，側(cè)面延伸于線路基板的第一表面 與第二相對(duì)面之間，側(cè)面包括一凹陷部。第一接地環(huán)的第一外露連接面暴露于凹陷部。在本發(fā)明的一實(shí)施例中，凹陷部呈弧狀。本發(fā)明提出一種半導(dǎo)體元件封裝的制作方法如下所述。提供一基板，基板包括一 承載面、一底面與一接地環(huán)。將一半導(dǎo)體元件電性連接至基板的承載面。提供一封膠材料 至基板的承載面，以形成一覆蓋半導(dǎo)體元件的封膠結(jié)構(gòu)。形成一第一組切割狹縫，第一組切 割狹縫貫穿封膠結(jié)構(gòu)并部分穿過(guò)基板，以(a)使封膠結(jié)構(gòu)的一部分覆蓋半導(dǎo)體元件，(b)暴 露出基板的一側(cè)面的一部分，以及(c)使接地環(huán)的一部分暴露于側(cè)面。形成一導(dǎo)電層，導(dǎo)電 層鄰近覆蓋半導(dǎo)體元件的封膠結(jié)構(gòu)的部分、第一組切割狹縫所暴露出的側(cè)面的部分、以及 第一組切割狹縫所暴露出的接地環(huán)的部分。形成一第二組切割狹縫，第二組切割狹縫貫穿 導(dǎo)電層以及基板，以(a)次分割導(dǎo)電層以形成一電磁干擾屏蔽，電磁干擾屏蔽鄰近半導(dǎo)體 元件、側(cè)面的暴露于第一組切割狹縫的部分以及接地環(huán)的暴露于第一組切割狹縫的部分， (b)次分割基板以形成一基板單元，基板單元包括一承載面，且半導(dǎo)體元件鄰近基板單元的承載面，以及(C)使基板單元包括接地環(huán)，其中接地環(huán)為一實(shí)質(zhì)上連續(xù)的圖案，連續(xù)的圖案 沿著基板單元的邊緣延伸。在本發(fā)明的一實(shí)施例中，第一組切割狹縫的至少其中之一的寬度為300微米至 500微米。在本發(fā)明的一實(shí)施例中，第二組切割狹縫的至少其中之一的寬度為250微米至 350微米。在本發(fā)明的一實(shí)施例中，第二組切割狹縫與第一組切割狹縫對(duì)齊，且第二組切割 狹縫的至少其中之一的寬度小于第一組切割狹縫的至少其中之一的寬度。在本發(fā)明的一實(shí)施例中，第一組切割狹縫的至少其中之一呈弧狀。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說(shuō)明如下。


圖IA 圖IF繪示本發(fā)明一實(shí)施例的半導(dǎo)體元件封裝的工藝示意圖。圖2繪示圖IA 圖IF的線路基板條的第一內(nèi)導(dǎo)電層的圖案的俯視圖。圖3繪示圖ID的結(jié)構(gòu)的透視圖。圖4繪示本發(fā)明一實(shí)施例的四層線路板的各導(dǎo)電層的圖案。圖5繪示本發(fā)明一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。圖6繪示本發(fā)明另一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。圖7繪示本發(fā)明又一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。圖8繪示本發(fā)明再一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。圖9繪示本發(fā)明另一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。附圖標(biāo)記說(shuō)明100、500、600、700、800、900 封裝結(jié)構(gòu)(半導(dǎo)體元件封裝)102 線路基板條106:導(dǎo)電凸塊110 線路基板(基板單元)IlOa:承載面IlOb:底面IlOc SM112:頂導(dǎo)電層112a、114a、116a、118a 接地環(huán)114:第一內(nèi)導(dǎo)電層116:第二內(nèi)導(dǎo)電層117:周邊部(凹陷部)117a:底部118:底導(dǎo)電層120 電子元件(半導(dǎo)體元件或芯片)130 封裝膠體(封膠結(jié)構(gòu))
130a 頂面130b、170a:側(cè)壁140:導(dǎo)電層170 開口(第一組切割狹縫)170b 底面182:第一介電層184:第二介電層186:第三介電層190 切割線(第二組切割狹縫)Dl 切割深度Si、S2、S3 側(cè)壁(連接面)Tl 厚度W1、W2:寬度
具體實(shí)施例方式定義下列的定義可應(yīng)用在關(guān)于本發(fā)明的某些實(shí)施例的某些方面。在此將詳述這些定 義。在此所使用的單詞“一”與“該”可代表多個(gè)，除非上下文明顯指出“一”與“該”代 表單數(shù)個(gè)。因此，舉例來(lái)說(shuō)，當(dāng)提到一接地元件時(shí)，可包括多個(gè)接地元件的情況，除非上下文 明顯指出“一”代表單數(shù)個(gè)。在此所使用的詞“組”代表一或多個(gè)元件的群體。因此，舉例來(lái)說(shuō)，一組膜層可包 括單一膜層或多個(gè)膜層。一組的元件亦可代表該組的構(gòu)件。一組的元件可以是彼此相同或 彼此不同。在一些例子中，一組的元件可共有一或多個(gè)相同的特性。在此所使用的詞“鄰近”代表接近或是鄰接。鄰近的元件可以是彼此分離或是彼 此實(shí)質(zhì)上接觸或直接接觸。在一些例子中，鄰近的元件可彼此相連或是彼此為一體成型。在此所使用的詞例如“內(nèi)”、“頂”、“底”、“上”、“下”、“向下”以及“橫向”代表一組元 件的相對(duì)方向(方位)，例如依照?qǐng)D所示，但是毋須以特定的方向制作或是使用這些元件。在此所使用的詞“連接”代表操作上的耦接(coupling)或是連接(linking)。連 接元件可以是彼此直接耦接或是彼此間接耦接，例如通過(guò)另一組元件。在此所使用的詞“實(shí)質(zhì)上”、“基本上”代表一可以考慮的程度或范圍。當(dāng)其與一事 件或情況并用時(shí)，該詞可代表該事件或情況準(zhǔn)確發(fā)生的例子以及該事件或情況發(fā)生在一近 似值的例子，例如計(jì)算此處所描述的工藝操作的一般容忍度。 在此所使用的詞“導(dǎo)電的”代表一種傳導(dǎo)電流的能力。導(dǎo)電材料一般是相當(dāng)于表現(xiàn) 出輕微或是無(wú)反抗電流流動(dòng)的材料。導(dǎo)電率的單位為S ^nT1 (Siemens per meter) 0通常， 導(dǎo)電材料是一導(dǎo)電率約大于IO4S · πΓ1的材料，例如至少約10 · πΓ1或是至少約10 · πΓ1。 材料的導(dǎo)電率有時(shí)會(huì)隨溫度而變。除非有特別說(shuō)明，否則都是指室溫下的材料導(dǎo)電率。
本發(fā)明可用來(lái)制作多種封裝結(jié)構(gòu)，例如堆疊式封裝(tacked typepackage)、多芯 (multiple-chip package)或 1 步) 率711^^ ^ (highfrequency device package)。
圖IA 圖IF繪示本發(fā)明一實(shí)施例的半導(dǎo)體元件封裝的工藝示意圖。請(qǐng)參照?qǐng)D1A，一線路基板條102具有多個(gè)線路基板110(或基板單元110)，線路基 板110是由多條后續(xù)的切割線190 (圖IA中的虛線)所定義出來(lái)的，其中各線路基板110具 有一承載面IlOa與一底面110b。線路基板條102可為一積層板(laminated substrate), 例如是雙層積層板、四層積層板或是其他的多層積層板，本實(shí)施例是以四層積層板為例。各 線路基板110亦具有一側(cè)面，該側(cè)面延伸于承載面IlOa與底面IlOb之間，如圖ID所示(下 文中將會(huì)介紹)。各線路基板110具有四層導(dǎo)電層，該四層導(dǎo)電層包括一頂導(dǎo)電層112、一 第一內(nèi)導(dǎo)電層114、一第二內(nèi)導(dǎo)電層116以及一底導(dǎo)電層118。導(dǎo)電層112、114、116、118皆 為圖案化導(dǎo)電層且彼此電性連接。圖2繪示圖IA 圖IF的線路基板條102的第一內(nèi)導(dǎo)電層114的圖案的俯視圖。 關(guān)于各線路基板110，第一內(nèi)導(dǎo)電層114具有一接地環(huán)114a。在一實(shí)施例中，接地環(huán)IHa 為一實(shí)質(zhì)上連續(xù)的圖案，且該圖案沿著線路基板110的邊緣延伸。或者是，接地環(huán)是不連續(xù) 的圖案。舉例來(lái)說(shuō)，接地環(huán)可包括一條接地條或是多條不連續(xù)的接地條，各條或是全部的接 地條在一實(shí)質(zhì)上平行于承載面IlOa以及底面IlOb的第一平面上繞著線路基板110延伸至 少約50%，例如至少約60%或是至少約70%，以及高達(dá)約100%。在線路基板條102中，相 鄰的多個(gè)接地環(huán)114a可為一體成型，并為一沿著切割線190延伸的框體。此外，本發(fā)明的 實(shí)施例并未限制接地環(huán)的位置或是數(shù)量。在其他實(shí)施例中，接地環(huán)可配置于頂導(dǎo)電層、內(nèi)導(dǎo) 電層與底導(dǎo)電層的任一層中。請(qǐng)參照?qǐng)D1B，電子元件120(或半導(dǎo)體元件120)配置于承載面IlOa上并通過(guò)多個(gè) 導(dǎo)電凸塊106電性連接至線路基板110，其中導(dǎo)電凸塊106配置于電子元件120與線路基 板110之間。在此，電子元件120可為芯片。各電子元件120優(yōu)選地配置于對(duì)應(yīng)的線路基 板110的一中心部中。雖然在此是描述倒裝接合技術(shù)，但本發(fā)明還包括引線接合或是其他 可行的接合技術(shù)。請(qǐng)參照?qǐng)D1C，進(jìn)行一封膠工藝(molding process)，以于線路基板條102上形成一 封裝膠體130 (或一封膠結(jié)構(gòu)130)，封裝膠體130包覆芯片120、凸塊106與各線路基板110 的至少部分。前述封裝工藝?yán)鐬橐桓采w成型工藝(over-molding process) 0封裝膠體 130的材料例如為環(huán)氧樹脂或硅膠。請(qǐng)參照?qǐng)DID與圖3，其中圖3繪示圖ID的結(jié)構(gòu)的透視圖，沿著各線路基板110的 邊緣對(duì)封裝膠體130進(jìn)行一半切切割工藝(例如沿著切割線190)，以移除部分的封裝膠體 130與線路基板條102。特別是，半切切割工藝是利用一切割工具(未繪示)進(jìn)行切割，且 切割深度Dl大于封裝膠體130的厚度Tl，以完全地切穿封裝膠體130并部分地切入各線路 基板110的一周邊部117(或凹陷部117)。如此一來(lái)，可形成一開口 170(或是一第一組切 割狹縫170)，以暴露各線路基板110的邊緣上的接地環(huán)11 的一側(cè)壁S2(或是一連接面 S2)，例如接地環(huán)IHa暴露于各線路基板110的位于凹陷部117中的側(cè)面110c。在本實(shí)施 例中，側(cè)面IlOc可包括線路基板110的位于凹陷部117中的實(shí)質(zhì)上垂直與實(shí)質(zhì)上水平的表 面。線路基板110的側(cè)面可包括位于凹陷部117中的側(cè)面110c，以及沿著切割線190延伸 所定義出的線路基板110的側(cè)面。請(qǐng)參照?qǐng)D1E，在半切切割工藝之后，形成一導(dǎo)電層140，以共形地覆蓋封裝膠體 130以及線路基板條102。導(dǎo)電層140可作為電磁干擾屏蔽，其直接配置于封裝膠體130與線路基板110上，而毋須使用外加的金屬殼體，故可降低制作成本與時(shí)間。特別是，導(dǎo)電層 140共形地覆蓋封裝膠體130的頂面130a、封裝膠體130的側(cè)壁130b、各開口 170的側(cè)壁 170a以及各開口 170的底面170b。導(dǎo)電層140可與開口 170所暴露出的各接地環(huán)11 的 側(cè)壁S2接觸。導(dǎo)電層140的形成方式例如為噴涂印刷(spray coating)、電鍍(或無(wú)電鍍) 或?yàn)R鍍(sputtering method)。金屬材料例如為鋁、銅、鉻、金、銀、鎳、錫、不銹鋼、焊料及前 述的組合。導(dǎo)電層140的優(yōu)選厚度是介于1微米與20微米之間。在另一實(shí)施例中，電磁干擾屏蔽為一預(yù)形成殼體(pre-formed casing)，且預(yù)形成 殼體鄰近封裝膠體130以及線路基板條102。請(qǐng)參照?qǐng)D1F，進(jìn)行一切單工藝(singulation process)，其沿各線路基板110的 邊緣(例如后續(xù)的切割線190，或是一第二組切割狹縫190，如圖IF中的虛線所示)全切 割(full-cutting)周邊部117，以使多個(gè)線路基板110彼此分離，從而得到多個(gè)獨(dú)立的封 裝結(jié)構(gòu)100。全切割工藝(full-cutting process)例如是刀具切割工藝(blade sawing process)或是激光切割工藝。由于在線路基板條102上進(jìn)行的半切切割工藝可使接地環(huán)11 暴露于各線路基 板110的側(cè)面110c，因此，之后形成的導(dǎo)電層140可通過(guò)接觸接地環(huán)IHa的側(cè)壁S2而接 地。由于接地環(huán)IHa沿著線路基板110的邊緣延伸，因此，在線路基板110的四個(gè)邊皆可 建立接地的連結(jié)，以增加與導(dǎo)電層140的接觸面積。因此，可提升封裝結(jié)構(gòu)的可靠度以及電 磁干擾屏蔽的效果，并且可擴(kuò)大切割工藝的容錯(cuò)視窗(sawing tolerance window)。一般而言，前述的半切切割工藝或是前述的全切割工藝的切割道(cuttingpath) 的寬度或深度可依遮蔽需求、封裝體的其他電子特性、或是工藝參數(shù)而作改變。優(yōu)選的是， 請(qǐng)參照?qǐng)D1F，半切切割工藝的切割道的寬度Wl介于300微米與500微米之間，全切割工藝 的切割道的寬度W2介于250微米與350微米之間。在本發(fā)明的某些實(shí)施例中，半切切割工藝的切割深度可依據(jù)接地環(huán)的排列而作改 變，故可改變線路基板的周邊部的深度。圖4繪示本發(fā)明一實(shí)施例的四層線路基板的各導(dǎo) 電層的圖案。如圖4所示，頂導(dǎo)電層112具有一接地環(huán)112a，第一內(nèi)導(dǎo)電層114具有一接地 環(huán)114a，第二內(nèi)導(dǎo)電層116具有一接地環(huán)116a，以及底導(dǎo)電層118具有一接地環(huán)118a。在 線路基板的任一導(dǎo)電層中，接地環(huán)可任意排列，且本發(fā)明包括前述排列的組合。以下將介紹 本發(fā)明的多種不同的封裝結(jié)構(gòu)的實(shí)施例。在圖IA 圖IF的工藝步驟之后，如圖5所示，可獲得半導(dǎo)體元件封裝500。半導(dǎo) 體元件封裝500包括線路基板110、電子元件120、封裝膠體130以及導(dǎo)電層140。電子元 件120配置于承載面IlOa上，并電性連接線路基板110。封裝膠體130配置于承載面IlOa 上，并包覆配置于承載面IlOa上的電子元件120。一凹陷部117(例如周邊部)沿著線路基 板110的邊緣延伸并向下延伸至一第二介電層184，且形成凹陷部117的方法包括進(jìn)行一半 切切割工藝以使第一內(nèi)導(dǎo)電層114的接地環(huán)IHa暴露于線路基板110的側(cè)面110c。導(dǎo)電 層140形成在封裝膠體130上以及接地環(huán)11 的側(cè)壁S2上，其中側(cè)壁S2暴露于線路基板 110的側(cè)面110c。在本實(shí)施例中，線路基板110的位于第一內(nèi)導(dǎo)電層114之上的頂導(dǎo)電層 112可不具有接地環(huán)，而在第一內(nèi)導(dǎo)電層114之下的第二內(nèi)導(dǎo)電層116或底導(dǎo)電層118可具 有(或不具有)接地環(huán)116a或118a(如圖4所示)。雖然凹陷部117并未向下凹陷至第二 內(nèi)導(dǎo)電層116或底導(dǎo)電層118，接地環(huán)116a、118a仍可經(jīng)由線路基板110中的接地通道而電性連接接地環(huán)IHa以及導(dǎo)電層140。以下敘述皆包含在本發(fā)明的范圍內(nèi)，前述的凹陷部可向下凹陷至線路基板的任一 內(nèi)層，以暴露位于內(nèi)層上的導(dǎo)電層所具有的接地環(huán)。前述內(nèi)層可為一介電層或是另一導(dǎo)電層。圖6繪示本發(fā)明另一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。請(qǐng)參照?qǐng)D6，封裝結(jié) 構(gòu)600相似于圖5的封裝結(jié)構(gòu)500，兩者的差異之處在于頂導(dǎo)電層112具有如圖4所示的一 接地環(huán)112a，且凹陷部117向下凹陷至線路基板110的一第一介電層182。導(dǎo)電層140配 置于封裝膠體130上以及接地環(huán)11 的側(cè)壁Sl (或連接面Si)上，側(cè)壁Sl暴露于線路基 板110的側(cè)面110c。在頂導(dǎo)電層112之下的第一內(nèi)導(dǎo)電層114、第二內(nèi)導(dǎo)電層116以及底 導(dǎo)電層118可選擇性地分別包括接地環(huán)114a、116a、118a，如圖4所示。圖7繪示本發(fā)明又一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。請(qǐng)參照?qǐng)D7，封裝結(jié) 構(gòu)700相似于圖5的封裝結(jié)構(gòu)500，兩者的差異之處在于頂導(dǎo)電層112以及第一內(nèi)導(dǎo)電層 114分別具有接地環(huán)llh、114a(如圖4所示)。凹陷部117向下凹陷至線路基板110的第 二介電層184并暴露出第二內(nèi)導(dǎo)電層116的接地環(huán)116a。導(dǎo)電層140配置于封裝膠體130、 接地環(huán)11 的側(cè)壁Sl以及接地環(huán)11 的側(cè)壁S2上，側(cè)壁Si、S2暴露于線路基板110的 側(cè)面110c。換言之，在第二介電層184之上的接地環(huán)112a、lHa經(jīng)由側(cè)壁S1、S2而連接導(dǎo) 電層140。此外，導(dǎo)電層140可形成在暴露于凹陷部117的接地環(huán)116a上。位于第二內(nèi)導(dǎo) 電層116之下的底導(dǎo)電層118可具有(或不具有)如圖4所示的接地環(huán)118a。圖8繪示本發(fā)明再一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。請(qǐng)參照?qǐng)D8，封裝結(jié) 構(gòu)800相似于圖5的封裝結(jié)構(gòu)500，兩者的差異之處在于頂導(dǎo)電層112、第一內(nèi)導(dǎo)電層114、 第二內(nèi)導(dǎo)電層116以及底導(dǎo)電層118分別具有如圖4所示的接地環(huán)11加、114a、116a、118a。 凹陷部117向下凹陷至線路基板110的一第三介電層186，且可暴露出(或未暴露出)底 導(dǎo)電層118的接地環(huán)118a。導(dǎo)電層140形成在封裝膠體130、接地環(huán)11 的側(cè)壁Si、接地 環(huán)IHa的側(cè)壁S2以及接地環(huán)116a的側(cè)壁S3 (或是連接面S3)，其中側(cè)壁Si、S2、S3暴露 于線路基板110的側(cè)面110c。換言之，位于第三介電層186之上的接地環(huán)11加、114a、116a 經(jīng)由側(cè)壁S1、S2、S3而連接至導(dǎo)電層140。此外，導(dǎo)電層140可形成在凹陷部117所暴露出 的接地環(huán)118a上。因此，導(dǎo)電層可通過(guò)接觸線路基板中的接地環(huán)的側(cè)壁而電性連接至接地平面或是 線路基板的其他參考平面。舉例來(lái)說(shuō)，可在封裝結(jié)構(gòu)中建立一電性接地途徑以作為電磁干 擾屏蔽，而毋須使用額外的接地平面。此外，由于接地環(huán)是沿著線路基板的邊緣延伸，因此， 可增加接地環(huán)與導(dǎo)電層的接觸面積。此外，可提升封裝結(jié)構(gòu)的可靠度以及電磁干擾屏蔽的 效果，并且可擴(kuò)大切割工藝的容錯(cuò)視窗。此外，本發(fā)明的實(shí)施例并不限制凹陷部的外形，凹陷部的外形可依切割工具的形 狀、遮蔽需求、或是封裝體的其他電子特性、或是工藝參數(shù)而作改變。圖9繪示本發(fā)明另一實(shí)施例的半導(dǎo)體元件封裝結(jié)構(gòu)的剖面圖。請(qǐng)參照?qǐng)D9，封裝 結(jié)構(gòu)900相似于圖5的封裝結(jié)構(gòu)500，兩者的差異之處在于凹陷部117的一底部117a呈弧 狀，且接地環(huán)IHa暴露于或是接近凹陷部117的弧狀底部117a。使線路基板110的凹陷部 117呈弧狀可增加接地環(huán)11 的連接面(例如側(cè)壁S2)的面積，以提升電性連接的可靠度 與效率，從而降低電磁干擾。
簡(jiǎn)而言之，進(jìn)行半切切割工藝以降低線路基板的周邊部的厚度，并可使導(dǎo)電層與 線路基板中的接地環(huán)電性連接，因此，導(dǎo)電層優(yōu)選地是連接至接地環(huán)的側(cè)壁。在本發(fā)明的多 個(gè)實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)中，導(dǎo)電層共形地覆蓋封裝膠體與線路基板，以作為電磁干擾 屏蔽層，其可保護(hù)封裝結(jié)構(gòu)免于受到周圍輻射源所發(fā)出的輻射的影響。導(dǎo)電層可電性連接 接地平面或是線路基板的其他參考平面。舉例來(lái)說(shuō)，可在封裝結(jié)構(gòu)中建立一電性接地途徑 以作為電磁干擾屏蔽，而毋須使用額外的接地平面。實(shí)質(zhì)上完全覆蓋的導(dǎo)電層可有效地增 加封裝結(jié)構(gòu)屏蔽電磁干擾的能力。此外，線路基板的周邊部可向下凹陷以暴露出接地環(huán)的 側(cè)壁。使線路基板的凹陷部呈弧狀可增加接地環(huán)的連接面的面積，以提升作為電磁干擾屏 蔽的電性連接的可靠度與效率。此外，此種設(shè)計(jì)可相容于高頻元件的封裝結(jié)構(gòu)，特別是射頻 兀件(radio frequencydevice) 0雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的 保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件封裝，包括 一線路基板，包括一承載面； 一底面；一側(cè)面，延伸于該承載面與該底面之間； 一導(dǎo)電層；以及一接地環(huán)，其為一連續(xù)的圖案，且該接地環(huán)沿著該線路基板的邊緣延伸，該接地環(huán)暴露 于該線路基板的該側(cè)面，且該導(dǎo)電層包括該接地環(huán)；一電子元件，鄰近該承載面，并電性連接該線路基板的該導(dǎo)電層； 一封裝膠體，鄰近該承載面，并包覆該電子元件；以及 一導(dǎo)電層，配置于該封裝膠體與該接地環(huán)上。
2.如權(quán)利要求1所述的半導(dǎo)體元件封裝，其中該承載面的一周邊部向下凹陷以形成一 凹陷部，該凹陷部沿著該線路基板的邊緣延伸，且該線路基板的該側(cè)面包括該凹陷部，該接 地環(huán)暴露于該凹陷部中。
3.如權(quán)利要求2所述的半導(dǎo)體元件封裝，其中該線路基板為一多層線路基板，該凹陷 部向下凹陷至該線路基板的一內(nèi)層，且該導(dǎo)電層位于該內(nèi)層上。
4.如權(quán)利要求2所述的半導(dǎo)體元件封裝，其中該凹陷部的一底部呈弧狀。
5.如權(quán)利要求4所述的半導(dǎo)體元件封裝，其中該接地環(huán)暴露于該凹陷部的呈弧狀的該 底部。
6.如權(quán)利要求1所述的半導(dǎo)體元件封裝，其中部分該接地環(huán)暴露于繞著整個(gè)線路基板 的邊緣延伸的該側(cè)面。
7.如權(quán)利要求6所述的半導(dǎo)體元件封裝，其中該導(dǎo)電層配置于該接地環(huán)的暴露于該側(cè) 面的整個(gè)部分上。
8.一種半導(dǎo)體元件封裝，包括 一線路基板，包括一第一表面； 一第二相對(duì)面；以及一第一接地環(huán)，包括一第一外露連接面，該第一外露連接面位于該線路基板的該第一 表面與該第二相對(duì)面之間，且該第一接地環(huán)在平行于該第一表面與該第二相對(duì)面的一第一 平面上繞著該線路基板延伸至少50% ；一電子元件，鄰近該第一表面，并電性連接該線路基板； 一封裝膠體，鄰近該第一表面，并包覆該電子元件；以及 一電磁干擾屏蔽，鄰近該封裝膠體以及該第一接地環(huán)的該第一外露連接面。
9.如權(quán)利要求8所述的半導(dǎo)體元件封裝，其中該電磁干擾屏蔽包括一共形的覆蓋層， 該共形的覆蓋層全面覆蓋該第一接地環(huán)的該第一外露連接面。
10.如權(quán)利要求9所述的半導(dǎo)體元件封裝，其中該第一接地環(huán)的該第一外露連接面在 該第一平面上圍繞整個(gè)線路基板。
11.如權(quán)利要求8所述的半導(dǎo)體元件封裝，其中該電磁干擾屏蔽包括一共形的覆蓋層， 該共形的覆蓋層的材料包括鋁、銅、鉻、金、銀、鎳、錫以及不銹鋼至少其中之一。
12.如權(quán)利要求8所述的半導(dǎo)體元件封裝，其中該線路基板還包括一第二接地環(huán)，該第 二接地環(huán)包括一第二外露連接面，該第二外露連接面位于該線路基板的該第一表面與該第 二相對(duì)面之間，該第二接地環(huán)在平行于該第一平面的一第二平面上繞著該線路基板延伸至 少 50%。
13.如權(quán)利要求12所述的半導(dǎo)體元件封裝，其中該電磁干擾屏蔽全面覆蓋該第二接地 環(huán)的該第二外露連接面。
14.如權(quán)利要求8所述的半導(dǎo)體元件封裝，其中該線路基板包括一側(cè)面，該側(cè)面延伸于 該線路基板的該第一表面與該第二相對(duì)面之間，該側(cè)面包括一凹陷部；以及該第一接地環(huán)的該第一外露連接面暴露于該凹陷部。
15.如權(quán)利要求14所述的半導(dǎo)體元件封裝，其中該凹陷部呈弧狀。
16.一種半導(dǎo)體元件封裝的制作方法，包括提供一基板，該基板包括一承載面；一底面；以及一接地環(huán)；將一半導(dǎo)體元件電性連接至該基板的該承載面；提供一封膠材料至該基板的該承載面，以形成一覆蓋該半導(dǎo)體元件的封膠結(jié)構(gòu)；形成一第一組切割狹縫，該第一組切割狹縫貫穿該封膠結(jié)構(gòu)并部分穿過(guò)該基板，以使 該封膠結(jié)構(gòu)的一部分覆蓋該半導(dǎo)體元件，暴露出該基板的一側(cè)面的一部分，以及使該接地 環(huán)的一部分暴露于該側(cè)面；形成一導(dǎo)電層，該導(dǎo)電層鄰近覆蓋該半導(dǎo)體元件的該封膠結(jié)構(gòu)的該部分、該第一組切 割狹縫所暴露出的該側(cè)面的該部分、以及該第一組切割狹縫所暴露出的該接地環(huán)的該部 分；以及形成一第二組切割狹縫，該第二組切割狹縫貫穿該導(dǎo)電層以及該基板，以次分割該導(dǎo) 電層以形成一電磁干擾屏蔽，該電磁干擾屏蔽鄰近該半導(dǎo)體元件、該側(cè)面的暴露于該第一 組切割狹縫的部分以及該接地環(huán)的暴露于該第一組切割狹縫的部分，次分割該基板以形成 一基板單元，該基板單元包括一承載面，且該半導(dǎo)體元件鄰近該基板單元的該承載面，以及 使該基板單元包括該接地環(huán)，其中該接地環(huán)為一連續(xù)的圖案，該連續(xù)的圖案沿著該基板單 元的邊緣延伸。
17.如權(quán)利要求16所述的半導(dǎo)體元件封裝的制作方法，其中該第一組切割狹縫的至少 其中之一的寬度為300微米至500微米。
18.如權(quán)利要求16所述的半導(dǎo)體元件封裝的制作方法，其中該第二組切割狹縫的至少 其中之一的寬度為250微米至350微米。
19.如權(quán)利要求16所述的半導(dǎo)體元件封裝的制作方法，其中該第二組切割狹縫與該第 一組切割狹縫對(duì)齊，且該第二組切割狹縫的至少其中之一的寬度小于該第一組切割狹縫的 至少其中之一的寬度。
20.如權(quán)利要求16所述的半導(dǎo)體元件封裝的制作方法，其中該第一組切割狹縫的至少 其中之一呈弧狀。
全文摘要
本發(fā)明公開了具有電磁干擾屏蔽的半導(dǎo)體元件封裝及其制作方法。在一實(shí)施例中，一種半導(dǎo)體元件封裝包括一線路基板、一電子元件、一封裝膠體以及一導(dǎo)電層。線路基板包括一承載面、一底面、一延伸于承載面與底面之間的側(cè)面、一導(dǎo)電層以及一接地環(huán)。接地環(huán)實(shí)質(zhì)上為一沿著線路基板的邊緣延伸的連續(xù)圖案，且接地環(huán)暴露于線路基板的側(cè)面，導(dǎo)電層包括接地環(huán)。電子元件鄰近承載面并電性連接線路基板的導(dǎo)電層。封裝膠體鄰近承載面并包覆電子元件。導(dǎo)電層位于封裝膠體與接地環(huán)上。
文檔編號(hào)H01L21/60GK102074552SQ20101019494
公開日2011年5月25日 申請(qǐng)日期2010年6月1日 優(yōu)先權(quán)日2009年11月19日
發(fā)明者李瑜鏞, 金錫奉 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司