專利名稱：封裝結(jié)構(gòu)以及封裝工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)與封裝工藝，且特別涉及一種堆疊式的封裝結(jié)構(gòu)與封裝工藝。
背景技術(shù)：
在現(xiàn)今的資訊社會中，使用者均是追求高速度、高品質(zhì)、多功能性的電子產(chǎn)品。就產(chǎn)品外觀而言，電子產(chǎn)品的設(shè)計(jì)是朝向輕、薄、短、小的趨勢邁進(jìn)。因此，電子封裝技術(shù)發(fā)展出諸如堆疊式半導(dǎo)體元件封裝等多半導(dǎo)體元件封裝技術(shù)。堆疊式半導(dǎo)體元件封裝是利用垂直堆疊的方式將多個(gè)半導(dǎo)體元件封裝于同一封裝結(jié)構(gòu)中，如此可提升封裝密度以使封裝體小型化，且可利用立體堆疊的方式縮短半導(dǎo)體元件之間的信號傳輸?shù)穆窂介L度，以提升半導(dǎo)體元件之間信號傳輸?shù)乃俣龋⒖蓪⒉煌δ艿陌雽?dǎo)體元件組合于同一封裝體中。已知的一種堆疊式半導(dǎo)體元件封裝是先將芯片載板配置于線路基板上。之后進(jìn)行封膠工藝，并且在芯片載板上制作直通硅穿孔(Through Silicon Via，TSV)，以電性連接后續(xù)堆疊的上層芯片至線路基板?，F(xiàn)有制作直通硅穿孔的工藝是先對芯片載板及其上方的封裝膠體進(jìn)行研磨，以露出直通硅穿孔的頂面。然后，再對芯片載板進(jìn)行選擇性蝕刻，使直通硅穿孔的一端凸出于芯片載板。然而，在對芯片載板進(jìn)行蝕刻的同時(shí)，亦相對使得芯片載板的高度低于周圍的封裝膠體。舉例而言，假設(shè)在進(jìn)行蝕刻工藝前，封裝膠體與芯片載板的厚度一致，則在蝕刻工藝后，芯片載板與周圍的封裝膠體之間將產(chǎn)生3 5 μ m，甚至大于5 μ m的高度差。如此一來， 當(dāng)上層芯片與芯片載板接合時(shí)，便有可能因?yàn)樯蠈有酒系耐箟K高度無法彌補(bǔ)此高度差， 使得凸塊無法與凸出的直通硅穿孔有效接合而導(dǎo)致電性測試失敗，或者發(fā)生上層芯片與封裝膠體之間之間隙過小而無法順利填入底膠等問題。

發(fā)明內(nèi)容
本發(fā)明提供一種封裝結(jié)構(gòu)以及封裝工藝，其可在堆疊式半導(dǎo)體元件封裝中確保上層芯片與芯片載板的直通硅穿孔有效接合，提高工藝良率。本發(fā)明提供一種封裝結(jié)構(gòu)以及封裝工藝，其可在堆疊式半導(dǎo)體元件封裝中有效維持上層芯片與封裝膠體之間的間隙，使后續(xù)的填膠動作得以順利進(jìn)行。為具體描述本發(fā)明的內(nèi)容，在此提出一種封裝結(jié)構(gòu)，包括線路基板、第一芯片、多個(gè)第一凸塊、第一封膠、第二芯片以及多個(gè)柱狀凸塊。線路基板具有相對的頂面與底面。第一芯片配置于線路基板的頂面上。第一芯片具有相對的頂面以及底面，第一芯片的底面面向線路基板，且第一芯片具有多個(gè)直通硅穿孔(Through Silicon Via, TSV)。每一直通硅穿孔的一端凸出第一芯片的頂面。所述多個(gè)第一凸塊配置于第一芯片與線路基板之間，并且電性連接直通硅穿孔與線路基板。第一封膠全面覆蓋線路基板的頂面，并且具有開口，暴露出第一芯片的頂面以及每一直通硅穿孔的該端。第二芯片配置于第一芯片上方，且第二芯片具有底面，面向第一芯片。所述多個(gè)柱狀凸塊配置于第二芯片的底面，以電性連接第二芯片與對應(yīng)的該多個(gè)直通硅穿孔。在實(shí)施例中，所述封裝結(jié)構(gòu)還包括第一底膠，配置于第一芯片與線路基板之間，并且包覆第一凸塊。在實(shí)施例中，所述封裝結(jié)構(gòu)還包括第二封膠，其配置于第一封膠上，并且覆蓋第二
-H-· I I心片。在實(shí)施例中，所述封裝結(jié)構(gòu)還包括第二底膠，配置于第二芯片與第一芯片之間，并且包覆柱狀凸塊以及每一直通硅穿孔的該端。在實(shí)施例中，第一封膠的頂面高于第一芯片的頂面。在實(shí)施例中，第一封膠的該頂面高于每一直通硅穿孔露出的該端。本發(fā)明更提出一種封裝工藝。首先，提供線路基板，此線路基板具有頂面。接著， 接合多個(gè)第一芯片于線路基板的頂面，其中每一第一芯片的底面面向線路基板，每一第一芯片還具有多個(gè)導(dǎo)電孔道(Conductive Via)以及位于第一芯片的底面上的多個(gè)第一凸塊， 且每一第一凸塊電性連接所對應(yīng)的導(dǎo)電孔道與線路基板。然后，形成第一封膠，使其覆蓋線路基板的頂面以及第一芯片。接著，移除每一第一芯片上方的第一封膠以及縮減第一芯片的厚度，以暴露出每一第一芯片的頂面以及每一導(dǎo)電孔道的一端，其中每一導(dǎo)電孔道的該端凸出所對應(yīng)的第一芯片的頂面而成為直通硅穿孔。之后，分別接合第二芯片于每一第一芯片上。每一第二芯片的底面面向所對應(yīng)的第一芯片，且每一第二芯片具有多個(gè)柱狀凸塊， 其配置于所對應(yīng)的第二芯片的底面，并且電性連接對應(yīng)的第二芯片與直通硅穿孔。在實(shí)施例中，所述封裝工藝還包括在接合第一芯片于線路基板的頂面之后，形成第一底膠于第一芯片與線路基板之間，第一底膠包覆第一凸塊。在實(shí)施例中，所述封裝工藝還包括在接合第二芯片與第一芯片之后，形成第二封膠于第一封膠上。第二封膠覆蓋第二芯片。在實(shí)施例中，所述封裝工藝還包括在分別接合每一第二芯片于所對應(yīng)的該第一芯片上之后，形成第二底膠于每一第二芯片與所對應(yīng)的第一芯片之間。第二底膠包覆柱狀凸塊以及每一直通硅穿孔露出的該端。在此更提出另一種封裝結(jié)構(gòu)，包括線路基板、封裝單元以及第一底膠。線路基板具有相對的頂面與底面。封裝單元配置于線路基板的頂面上。封裝單元包括第一芯片、第一封膠、多個(gè)第一凸塊、第二芯片以及多個(gè)柱狀凸塊。第一芯片具有相對的頂面以及底面，且第一芯片的底面面向線路基板。第一芯片具有多個(gè)直通硅穿孔(Through Silicon Via,TSV), 每一直通硅穿孔的一端凸出第一芯片的頂面。第一封膠包覆第一芯片，第一封膠的底面與第一芯片的該底面齊平，且第一封膠具有開口暴露出第一芯片的頂面以及每一直通硅穿孔的該端。第一凸塊配置于第一芯片與線路基板之間，并且電性連接直通硅穿孔與線路基板。 第二芯片配置于第一芯片上方，第二芯片具有底面，且第二芯片的底面面向第一芯片。柱狀凸塊配置于第二芯片的底面，以電性連接第二芯片與對應(yīng)的直通硅穿孔。在實(shí)施例中，所述封裝結(jié)構(gòu)還包括第一底膠，配置于封裝單元與線路基板之間，并且包覆第一凸塊。在實(shí)施例中，所述封裝結(jié)構(gòu)還包括第二封膠，配置于第一封膠上，并且覆蓋第二芯片。
在實(shí)施例中，所述封裝結(jié)構(gòu)還包括第二底膠，配置于第二芯片與第一芯片之間，并且包覆柱狀凸塊以及每一直通硅穿孔的該端。在實(shí)施例中，第一封膠的頂面高于第一芯片的該頂面。在實(shí)施例中，第一封膠的頂面高于每一直通硅穿孔露出的該端。本發(fā)明更提出一種封裝工藝。首先，提供載具，并且在載具上涂布黏著層。接著，配置多個(gè)第一芯片于黏著層上，每一第一芯片的底面面向載具。每一第一芯片還具有多個(gè)導(dǎo)電孔道以及位于第一芯片的底面上的多個(gè)第一凸塊。第一凸塊埋入黏著層。然后，形成第一封膠于黏著層上，使第一封膠覆蓋黏著層以及第一芯片。接著，移除每一第一芯片上方的第一封膠以及縮減第一芯片的厚度，以暴露出每一第一芯片的頂面以及每一導(dǎo)電孔道的一端，使得每一導(dǎo)電孔道的該端凸出所對應(yīng)的第一芯片的頂面而成為直通硅穿孔。接著，接合第二芯片于每一第一芯片上。每一第二芯片的底面面向所對應(yīng)的第一芯片，且每一第二芯片具有多個(gè)柱狀凸塊。柱狀凸塊配置于所對應(yīng)的第二芯片的底面，并且電性連接對應(yīng)的第二芯片與直通硅穿孔。然后，移除載具與黏著層，以形成封裝單元陣列，并且裁切封裝單元陣列，以得到多個(gè)封裝單元。接著，將所述多個(gè)封裝單元中的一個(gè)接合至線路基板的頂面。 封裝單元通過所對應(yīng)的第一凸塊電性連接至線路基板。之后，裁切線路基板。在實(shí)施例中，所述封裝工藝還包括在將封裝單元中的一個(gè)接合至線路基板的頂面之后，形成第一底膠于封裝單元與線路基板之間。第一底膠包覆第一凸塊。在實(shí)施例中，所述封裝工藝還包括在接合第二芯片與第一芯片之后，形成第二封膠于第一封膠上，其中第二封膠覆蓋第二芯片。在實(shí)施例中，所述封裝工藝還包括在接合每一第二芯片于所對應(yīng)的第一芯片上之后，形成第二底膠于每一第二芯片與所對應(yīng)的第一芯片之間。第二底膠包覆柱狀凸塊以及每一直通硅穿孔露出的該端?；谏鲜觯景l(fā)明采用柱狀凸塊來連接上層的第二芯片與下層的第一芯片的直通硅穿孔，因此可通過調(diào)整柱狀凸塊的高度來控制第一芯片與第二芯片之間的間距。換言之， 本發(fā)明的柱狀凸塊可以補(bǔ)償?shù)谝恍酒c周圍的第一封膠之間的高度差，因此可以確保柱狀凸塊與凸出的直通硅穿孔有效接合，改善工藝良率。同時(shí)，本發(fā)明亦可通過柱狀凸塊來維持第二芯片與第一封膠之間的間距，使第二底膠可被順利填入第一芯片與第二芯片之間。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖1繪示依據(jù)本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)。圖2A-2K繪示圖1的封裝結(jié)構(gòu)的一種制作方法。圖3A與;3B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。圖4A與4B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。圖5繪示依據(jù)本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)。圖6A-6J繪示圖5的封裝結(jié)構(gòu)的一種制作方法。圖7A與7B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。圖8A與8B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。
附圖標(biāo)記說明100,500 封裝結(jié)構(gòu)102,502 載具104、504:黏著層110、510:線路基板110a、510a 線路基板的頂面110b、510b 線路基板的底面511 封裝單元陣列512 封裝單元120,520 第一芯片120a、520a 第一芯片的頂面120b、520b 第一芯片的底面122,522 直通硅穿孔122，、522，導(dǎo)電孔道12^i、522a 直通硅穿孔的一端128,528 焊料130,530 第一凸塊140,540 第一底膠150,550 第一封膠150a、550a 第一封膠的頂面550b 第一封膠的底面152、552 第一封膠的開口160b、560b 第二芯片的底面160、560:第二芯片170、570 柱狀凸塊180,580 第二底膠190、590 第二封膠192,592 焊球702、704、802、804 熱壓頭H1、H3 第一封膠與直通硅穿孔之間的高度差H2、H4 柱狀凸塊的高度
具體實(shí)施例方式本發(fā)明的封裝結(jié)構(gòu)通過柱狀凸塊來連接上層的第二芯片與下層的第一芯片，以調(diào)整第一芯片與第二芯片之間的間距，補(bǔ)償?shù)谝恍酒c周圍的封裝膠體之間因?yàn)樾纬芍蓖ü璐┛锥a(chǎn)生的高度差。此概念可適用于各種堆疊式半導(dǎo)體元件封裝，下文分別通過多個(gè)實(shí)施例來列舉說明本發(fā)明的技術(shù)方案可適用的幾種封裝結(jié)構(gòu)及其制作方法。圖1繪示依據(jù)本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)。如圖1所示，本實(shí)施例的封裝結(jié)構(gòu)100包括線路基板110、第一芯片120、多個(gè)第一凸塊130、第一底膠140、第一封膠150、第二芯片160、多個(gè)柱狀凸塊170以及第二底膠180。線路基板110具有相對的頂面IlOa與底面110b。第一芯片120配置于線路基板110的頂面IlOa上。此外，第一芯片120的底面 120b面向線路基板110，且第一芯片120具有多個(gè)直通硅穿孔122。每一直通硅穿孔122的一端12 凸出第一芯片120的頂面120a。請?jiān)賲⒖紙D1，第一凸塊130配置于第一芯片120與線路基板110之間，以電性連接直通硅穿孔122與線路基板110。第一底膠140配置于第一芯片120與線路基板110之間，以包覆第一凸塊130。此外，第一封膠150全面覆蓋線路基板110的頂面110a，并且具有一開口 152暴露出第一芯片120的頂面120a以及每一直通硅穿孔122的該端12加。在此， 制作直通硅穿孔122時(shí)，需先研磨第一芯片120及其上方的第一封膠150，露出每一直通硅穿孔122的頂面。然后，再對第一芯片120進(jìn)行選擇性蝕刻，使每一直通硅穿孔122的該端 12 凸出于第一芯片120。因此，第一封膠150的頂面150a可能高于第一芯片120的頂面 120a。同時(shí)，第一封膠150的頂面150a也可能高于每一直通硅穿孔122露出的該端122a。第二芯片160配置于第一芯片120上方，且第二芯片160的底面160b面向第一芯片120。柱狀凸塊170配置于第二芯片160的底面160b，以電性連接第二芯片160與對應(yīng)的直通硅穿孔122。柱狀凸塊170與對應(yīng)的直通硅穿孔122之間例如通過焊料1 相互接合。第二底膠180配置于第二芯片160與第一芯片120之間，并且包覆柱狀凸塊170以及每一直通硅穿孔122的該端12加。此外，封裝結(jié)構(gòu)100還可包括第二封膠190，其配置于第一封膠150上，并且覆蓋第二芯片160以及第二底膠180。線路基板110的底面IlOb可具有多個(gè)焊球192。在本實(shí)施例的封裝結(jié)構(gòu)100中，第一封膠150的頂面150a與每一直通硅穿孔122 露出的該端12 之間例如具有高度差Hl，而柱狀凸塊170的高度H2可大于此高度差Hl， 以補(bǔ)償此高度差H1，并確保柱狀凸塊170可與直通硅穿孔122有效接合。柱狀凸塊的材料例如是銅或是其他適合的導(dǎo)電材料。另外，在本實(shí)施例中，第二芯片160的尺寸大于第一芯片120。由于柱狀凸塊170 的高度H2大于第一封膠150的頂面150a與每一直通硅穿孔122露出的該端12 之間的高度差Hl，因此第二芯片160不會觸碰第一封膠150的頂面150a，使得第二底膠180可被順利填入第一芯片120與第二芯片160之間以及第二芯片160與第一封膠150之間。當(dāng)然，在其他實(shí)施例中，第二芯片160的尺寸也可能小于第一芯片120。本發(fā)明并不限定第一芯片120與第二芯片160的相對大小。圖2A1K繪示前述實(shí)施例的封裝結(jié)構(gòu)100的一種制作方法，其中為了方便說明，圖 2A-I僅繪示局部區(qū)域中一個(gè)單元的封裝流程。實(shí)際上，本發(fā)明的封裝工藝是晶片級封裝工藝，是同時(shí)對載具上的多個(gè)陣列排列的單元進(jìn)行封裝步驟，以形成多個(gè)如圖1所示的封裝結(jié)構(gòu)100。首先，如圖2A所示，將線路基板110配置于一載具102上，其中線路基板110的底面IlOb通過黏著層104與載具102接合。載具102例如是一晶片或其它適用的基材。接著，如圖2B所示，在線路基板110的頂面IlOa上涂布第一底膠140。此第一底膠140例如是熱固化膠。并且，如圖2C所示，熱壓頭702抓取第一芯片120，并將第一芯片120以倒裝片方式接合到線路基板110上。第一芯片120的底面120b面向線路基板110。第一芯片 120還具有多個(gè)導(dǎo)電孔道122’以及位于其底面120b上的多個(gè)第一凸塊130。
之后，如圖2D所示，每一第一凸塊130電性連接所對應(yīng)的導(dǎo)電孔道122’與線路基板110。此外，第一底膠140會包覆第一凸塊130。并且，形成第一封膠150，使其覆蓋線路基板110的頂面110a、第一芯片120以及第一底膠140。接著，如圖2E所示，通過化學(xué)機(jī)械拋光或其他適用的工藝來移除第一芯片120上方的第一封膠150以及縮減第一芯片120的厚度，以暴露出第一芯片120的頂面120a以及每一導(dǎo)電孔道122’的一端122a，使得每一導(dǎo)電孔道122’的該端12 凸出第一芯片120的頂面120a而成為直通硅穿孔122。然后，如圖2F所示，對每一直通硅穿孔122的該端12 進(jìn)行表面處理，并可在每一直通硅穿孔122的該端12 形成焊料1 或是鎳金層，以增進(jìn)后續(xù)的柱狀凸塊170與直通硅穿孔122的接合性(bondibility)。之后，如圖2G所示，在第一芯片120的頂面120a 上形成第二底膠180。此第二底膠180例如是一熱固化膠。接著，如圖2H所示，熱壓頭704抓取第二芯片160，并將第二芯片160以倒裝片方式接合到第一芯片120上。第二芯片160的底面160b面向第一芯片120。此外，第二芯片 160的底面160b形成有多個(gè)柱狀凸塊170。之后，如圖21所示，所述多個(gè)柱狀凸塊170與對應(yīng)的直通硅穿孔122經(jīng)由焊料1 接合，以電性連接第二芯片160與第一芯片120。第二底膠180包覆柱狀凸塊170以及每一直通硅穿孔122露出的該端12加。另外，本實(shí)施例在完成圖2H的步驟之后，還可以如圖21所示，形成第二封膠190于第一封膠150上。第二封膠190覆蓋第二芯片160以及第二底膠180。在其他實(shí)施例中，也可以選擇不形成第二封膠190。在前述步驟之后，可再如圖2J所示，分離線路基板110與載具102。并且，如圖I 所示，在線路基板110的底面IlOb上形成多個(gè)焊球192，并且對陣列型態(tài)的整個(gè)封裝結(jié)構(gòu)進(jìn)行單體化切割，以得到多個(gè)如圖1所示的封裝結(jié)構(gòu)100。此時(shí)，所得到的封裝結(jié)構(gòu)100中，線路基板110、第一封膠150以及第二封膠190的側(cè)面會相互切齊。前述圖2A-I所示的封裝工藝是先形成第一底膠140，之后再進(jìn)行倒裝片接合的方式來接合第一芯片120與線路基板110。此外，先形成第二底膠180，之后再進(jìn)行倒裝片接合的方式來接合第一芯片120與第二芯片160。然而，本發(fā)明并不限于此。圖3A與;3B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。承續(xù)圖2A所繪示的工藝步驟，圖3A選擇先將第一芯片120以倒裝片方式接合至線路基板110。之后，再如圖 3B所示，在第一芯片120與線路基板110之間填入第一底膠140，使第一底膠140包覆第一凸塊130。在完成圖:3B所示的步驟之后，可繼續(xù)進(jìn)行圖2D的步驟。圖4A與4B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。承續(xù)圖2F所繪示的工藝步驟，圖4A選擇先將第二芯片160以倒裝片方式接合至第一芯片120。之后，再如圖 4B所示，在第一芯片120與第二芯片160之間填入第二底膠180，使第二底膠180包覆柱狀凸塊170以及每一直通硅穿孔122露出的該端122a。在完成圖4B所示的步驟之后，可繼續(xù)進(jìn)行圖21的步驟。圖5繪示依據(jù)本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)。如圖5所示，封裝結(jié)構(gòu)500， 包括線路基板510、封裝單元512以及第一底膠M0。線路基板510具有相對的頂面510a 與底面510b。封裝單元512配置于線路基板510的頂面510a上。封裝單元512包括第一芯片520、第一封膠550、多個(gè)第一凸塊530、第二芯片560、多個(gè)柱狀凸塊570以及第二底膠580。第一芯片520具有相對的頂面520a以及底面520b，且第一芯片520的底面520b面向線路基板510。第一芯片520具有多個(gè)直通硅穿孔522。每一直通硅穿孔522的一端52 凸出第一芯片520的頂面520a。第一封膠550包覆第一芯片520。第一封膠550的底面550b與第一芯片520的底面520b齊平，且第一封膠550具有開口 552暴露出第一芯片520的頂面 520a以及每一直通硅穿孔522的該端52加。第一凸塊530配置于第一芯片520與線路基板510之間，并且電性連接直通硅穿孔522與線路基板510。在此，因?yàn)橹谱髦蓖ü璐┛?22需先研磨第一芯片520及其上方的第一封膠550， 露出每一直通硅穿孔522的頂面。然后，再對第一芯片520進(jìn)行選擇性蝕刻，使每一直通硅穿孔522的該端52 凸出于第一芯片520。因此，第一封膠550的頂面550a可能高于第一芯片520的頂面520a。同時(shí)，第一封膠550的頂面550a也可能高于每一直通硅穿孔522 露出的該端52加。第二芯片560配置于第一芯片520上方。第二芯片560的底面560b面向第一芯片520。柱狀凸塊570配置于第二芯片560的底面560b，以電性連接第二芯片560與對應(yīng)的直通硅穿孔522。柱狀凸塊570與對應(yīng)的直通硅穿孔522之間例如通過焊料5 相互接合。此外，第二底膠580配置于第二芯片560與第一芯片520之間，并且包覆柱狀凸塊570 以及每一直通硅穿孔522的該端52加。第一底膠540配置于封裝單元512與線路基板510 之間，并且包覆第一凸塊530。此外，封裝結(jié)構(gòu)500還可包括第二封膠590，其配置于第一封膠550上，并且覆蓋第二芯片560以及第二底膠580。線路基板510的底面510b可具有多個(gè)焊球592。在本實(shí)施例的封裝結(jié)構(gòu)500中，第一封膠550的頂面550a與每一直通硅穿孔522 露出的該端52 之間例如具有高度差H3，而柱狀凸塊570的高度H4可大于此高度差H3， 以補(bǔ)償此高度差H3，并確保柱狀凸塊570可與直通硅穿孔522有效接合。另外，在本實(shí)施例中，第二芯片560的尺寸大于第一芯片520。由于柱狀凸塊570 的高度H4大于第一封膠550的頂面550a與每一直通硅穿孔522露出的該端52 之間的高度差H3，因此第二芯片560不會觸碰第一封膠550的頂面550a，使得第二底膠580可被順利填入第一芯片520與第二芯片560之間以及第二芯片560與第一封膠550之間。當(dāng)然，在其他實(shí)施例中，第二芯片560的尺寸也可能小于第一芯片520。本發(fā)明并不限定第一芯片520與第二芯片560的相對大小。圖6A-6J繪示前述實(shí)施例的封裝結(jié)構(gòu)500的一種制作方法，其中為了方便說明，圖 6A-6J僅繪示局部區(qū)域中一個(gè)單元的封裝流程。實(shí)際上，本發(fā)明的封裝工藝是晶片級封裝工藝，是同時(shí)對載具上的多個(gè)陣列排列的單元進(jìn)行封裝步驟，以形成多個(gè)如圖5所示的封裝結(jié)構(gòu)500。首先，如圖6A所示，提供一載具502，并且在載具502上涂布黏著層504。接著，配置第一芯片520于黏著層504上。第一芯片520的底面520b面向載具502。第一芯片520 具有多個(gè)導(dǎo)電孔道522’以及位于第一芯片520的底面520b上的多個(gè)第一凸塊530，其中第一凸塊530埋入黏著層504。然后，如圖6B所示，形成第一封膠550于黏著層504上，使第一封膠550覆蓋黏著層504以及第一芯片520。接著，如圖6C所示，移除第一芯片520上方的第一封膠550以及縮減第一芯片520的厚度，以暴露出第一芯片520的頂面520a以及每一導(dǎo)電孔道522，的一端52加，使得每一導(dǎo)電孔道522，的該端52 凸出所對應(yīng)的第一芯片520的頂面520a而成為直通硅穿孔522。然后，如圖6D所示，對每一直通硅穿孔522的該端52 進(jìn)行表面處理，并可在每一直通硅穿孔522的該端52 形成焊料528，以增進(jìn)后續(xù)的柱狀凸塊570與直通硅穿孔522 的接合性(bondibility)。之后，如圖6E所示，在第一芯片520的頂面520a上形成第二底膠580。此第二底膠580例如是熱固化膠。接著，如圖6F所示，熱壓頭802抓取第二芯片560，并將第二芯片560以倒裝片方式接合到第一芯片520上。第二芯片560的底面560b面向第一芯片520。此外，第二芯片 560的底面560b形成有多個(gè)柱狀凸塊570。之后，如圖6G所示，所述多個(gè)柱狀凸塊570與對應(yīng)的直通硅穿孔522經(jīng)由焊料5 接合，以電性連接第二芯片560與第一芯片520。第二底膠580包覆柱狀凸塊570以及每一直通硅穿孔522露出的該端52加。另外，本實(shí)施例在完成圖6F的步驟之后，還可以如圖6G所示，形成第二封膠590于第一封膠550上。第二封膠590覆蓋第二芯片560以及第二底膠580。在其他實(shí)施例中，也可以選擇不形成第二封膠590。在前述步驟之后，可再如圖Ml所示，移除載具502與黏著層504，以形成封裝單元陣列511。此時(shí)，原先埋入黏著層504的第一凸塊530會暴露出來。之后，裁切封裝單元陣列511，以得到多個(gè)封裝單元512(請參見圖61)。接著，如圖61與6J所示，在線路基板510的頂面510a上涂布第一底膠M0。此第一底膠540例如是熱固化膠。并且，熱壓頭804抓取封裝單元512，并將封裝單元512以倒裝片方式接合到線路基板510上。之后，如圖6J所示，第一芯片520的底面520b面向線路基板510。封裝單元512 通過第一芯片520的底面520b上的第一凸塊530電性連接至線路基板510，而第一底膠540 包覆第一凸塊530。此外，在線路基板510的底面510b上形成多個(gè)焊球592，并且對陣列型態(tài)的整個(gè)封裝結(jié)構(gòu)進(jìn)行單體化切割，以得到多個(gè)如圖5所示的封裝結(jié)構(gòu)500。前述圖6A-6J所示的封裝工藝是先于第一芯片520與第二芯片560之間填入第二底膠580，再以倒裝片接合的方式來接合第一芯片520與第二芯片560。此外，先于封裝單元512與線路基板510之間填入第一底膠M0，再以倒裝片接合的方式來接合封裝單元512 與線路基板510。然而，本發(fā)明并不限于此。圖7A與7B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。承續(xù)圖6D所繪示的工藝步驟，圖7A選擇先將第二芯片560以倒裝片方式接合至第一芯片520。之后，再如圖 7B所示，在第一芯片520與第二芯片560之間填入第二底膠580，使第二底膠580包覆柱狀凸塊570以及每一直通硅穿孔522露出的該端522a。在完成圖7B所示的步驟之后，可繼續(xù)進(jìn)行圖6G的步驟。圖8A與8B繪示依據(jù)本發(fā)明的另一實(shí)施例的局部封裝工藝。承續(xù)圖6H所繪示的工藝步驟，圖8A選擇先將封裝單元512以倒裝片方式接合至線路基板510。之后，再如圖 8B所示，在封裝單元512與線路基板510之間填入第一底膠M0，使第一底膠540包覆第一凸塊530。在完成圖8B所示的步驟之后，可在線路基板510的底面510b上形成多個(gè)焊球592，并且對陣列型態(tài)的整個(gè)封裝結(jié)構(gòu)進(jìn)行單體化切割，以得到多個(gè)如圖5所示的封裝結(jié)構(gòu) 500。綜上所述，本發(fā)明并不限定填膠與倒裝片接合步驟的順序，也不限定上層的第二芯片與下層的第一芯片之間的大小關(guān)系。由于采用柱狀凸塊來連接上層的第二芯片與下層的第一芯片的直通硅穿孔，因此可通過調(diào)整柱狀凸塊的高度來控制第一芯片與第二芯片之間的間距，以補(bǔ)償?shù)谝恍酒c周圍的第一封膠之間的高度差。如此一來，可在堆疊式半導(dǎo)體元件封裝中確保第二芯片與第一芯片的直通硅穿孔有效接合，提高工藝良率。此外，本發(fā)明亦可通過柱狀凸塊來維持上層的第二芯片與第一封膠之間的間距，使后續(xù)的填膠動作得以順利進(jìn)行。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種封裝結(jié)構(gòu)，包括線路基板，具有相對的頂面與底面；第一芯片，配置于該線路基板的該頂面上，該第一芯片具有相對的頂面以及底面，該第一芯片的該底面面向該線路基板，且該第一芯片具有多個(gè)直通硅穿孔，每一直通硅穿孔的一端凸出該第一芯片的該頂面；多個(gè)第一凸塊，配置于該第一芯片與該線路基板之間，并且電性連接該多個(gè)直通硅穿孔與該線路基板；第一封膠，全面覆蓋該線路基板的該頂面，并且具有開口，暴露出該第一芯片的該頂面以及每一直通硅穿孔的該端；第二芯片，配置于該第一芯片上方，該第二芯片具有底面，該第二芯片的該底面面向該第一芯片；以及多個(gè)柱狀凸塊，配置于該第二芯片的該底面，以電性連接該第二芯片與對應(yīng)的該多個(gè)直通硅穿孔。
2.如權(quán)利要求1所述的封裝結(jié)構(gòu)，還包括第一底膠，配置于該第一芯片與該線路基板之間，并且包覆該多個(gè)第一凸塊。
3.如權(quán)利要求1所述的封裝結(jié)構(gòu)，還包括第二封膠，配置于該第一封膠上，并且覆蓋該第二芯片。
4.如權(quán)利要求1所述的封裝結(jié)構(gòu)，還包括第二底膠，配置于該第二芯片與該第一芯片之間，并且包覆該多個(gè)柱狀凸塊以及每一直通硅穿孔的該端。
5.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中該第一封膠的頂面高于該第一芯片的該頂面。
6.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中該第一封膠的該頂面高于每一直通硅穿孔露出的該端。
7.一種封裝工藝，包括提供線路基板，該線路基板具有頂面；接合多個(gè)第一芯片于該線路基板的該頂面，每一第一芯片的底面面向該線路基板，每一第一芯片還具有多個(gè)導(dǎo)電孔道以及位于該第一芯片的該底面上的多個(gè)第一凸塊，每一第一凸塊電性連接所對應(yīng)的該導(dǎo)電孔道與該線路基板；形成第一封膠，使其覆蓋該線路基板的該頂面以及該多個(gè)第一芯片； 移除每一第一芯片上方的該第一封膠以及縮減該第一芯片的厚度，以暴露出每一第一芯片的頂面以及每一導(dǎo)電孔道的一端，每一導(dǎo)電孔道的該端凸出所對應(yīng)的該第一芯片的該頂面而成為直通硅穿孔；以及分別接合第二芯片于每一第一芯片上，每一第二芯片的底面面向所對應(yīng)的該第一芯片，且每一第二芯片具有多個(gè)柱狀凸塊，該多個(gè)柱狀凸塊配置于所對應(yīng)的第二芯片的該底面，并且電性連接對應(yīng)的該多個(gè)第二芯片與該多個(gè)直通硅穿孔。
8.如權(quán)利要求7所述的封裝工藝，還包括在接合該多個(gè)第一芯片于該線路基板的該頂面之后，形成第一底膠于該多個(gè)第一芯片與該線路基板之間，該第一底膠包覆該多個(gè)第一凸塊。
9.如權(quán)利要求7所述的封裝工藝，還包括在接合該多個(gè)第二芯片與該多個(gè)第一芯片之后，形成第二封膠于該第一封膠上，該第二封膠覆蓋該多個(gè)第二芯片。
10.如權(quán)利要求7所述的封裝工藝，還包括在分別接合每一第二芯片于所對應(yīng)的該第一芯片上之后，形成第二底膠于每一第二芯片與所對應(yīng)的該第一芯片之間，該第二底膠包覆該多個(gè)柱狀凸塊以及每一直通硅穿孔露出的該端。
11.一種封裝結(jié)構(gòu)，包括線路基板，具有相對的頂面與底面；封裝單元，配置于該線路基板的該頂面上，該封裝單元包括第一芯片，具有相對的頂面以及底面，該第一芯片的該底面面向該線路基板，且該第一芯片具有多個(gè)直通硅穿孔，每一直通硅穿孔的一端凸出該第一芯片的該頂面；第一封膠，包覆該第一芯片，該第一封膠的底面與該第一芯片的該底面齊平，且該第一封膠具有開口，暴露出該第一芯片的該頂面以及每一直通硅穿孔的該端；多個(gè)第一凸塊，配置于該第一芯片與該線路基板之間，并且電性連接該多個(gè)直通硅穿孔與該線路基板；第二芯片，配置于該第一芯片上方，該第二芯片具有底面，該第二芯片的該底面面向該第一芯片；以及多個(gè)柱狀凸塊，配置于該第二芯片的該底面，以電性連接該第二芯片與對應(yīng)的該多個(gè)直通硅穿孔。
12.如權(quán)利要求11所述的封裝結(jié)構(gòu)，還包括第一底膠，配置于該封裝單元與該線路基板之間，并且包覆該多個(gè)第一凸塊。
13.如權(quán)利要求11所述的封裝結(jié)構(gòu)，還包括第二封膠，配置于該第一封膠上，并且覆蓋該第二芯片。
14.如權(quán)利要求11所述的封裝結(jié)構(gòu)，還包括第二底膠，配置于該第二芯片與該第一芯片之間，并且包覆該多個(gè)柱狀凸塊以及每一直通硅穿孔的該端。
15.如權(quán)利要求11所述的封裝結(jié)構(gòu)，其中該第一封膠的頂面高于該第一芯片的該頂
16.如權(quán)利要求11所述的封裝結(jié)構(gòu)，其中該第一封膠的該頂面高于每一直通硅穿孔露出的該端。
17.一種封裝工藝，包括提供載具，該載具上涂布黏著層；配置多個(gè)第一芯片于該黏著層上，每一第一芯片的底面面向該載具，每一第一芯片還具有多個(gè)導(dǎo)電孔道以及位于該第一芯片的該底面上的多個(gè)第一凸塊，該多個(gè)第一凸塊埋入該黏著層；形成第一封膠于該黏著層上，該第一封膠覆蓋該黏著層以及該多個(gè)第一芯片；移除每一第一芯片上方的該第一封膠以及縮減該第一芯片的厚度，以暴露出每一第一芯片的頂面以及每一導(dǎo)電孔道的一端，每一導(dǎo)電孔道的該端凸出所對應(yīng)的該第一芯片的該頂面而成為直通硅穿孔；接合第二芯片于每一第一芯片上，每一第二芯片的底面面向所對應(yīng)的該第一芯片，且每一第二芯片具有多個(gè)柱狀凸塊，該多個(gè)柱狀凸塊配置于所對應(yīng)的該第二芯片的該底面， 并且電性連接對應(yīng)的該多個(gè)第二芯片與該多個(gè)直通硅穿孔；移除該載具與該黏著層，以形成封裝單元陣列，并且裁切該封裝單元陣列，以得到多個(gè)封裝單元；將該多個(gè)封裝單元中的一個(gè)接合至線路基板的頂面，該封裝單元通過所對應(yīng)的該多個(gè)第一凸塊電性連接至該線路基板；以及裁切該線路基板。
18.如權(quán)利要求17所述的封裝工藝，還包括在將該多個(gè)封裝單元中的一個(gè)接合至該線路基板的該頂面之后，形成第一底膠于該封裝單元與該線路基板之間，該第一底膠包覆該多個(gè)第一凸塊。
19.如權(quán)利要求17所述的封裝工藝，還包括在接合該多個(gè)第二芯片與該多個(gè)第一芯片之后，形成第二封膠于該第一封膠上，該第二封膠覆蓋該多個(gè)第二芯片。
20.如權(quán)利要求17所述的封裝工藝，還包括在接合每一第二芯片于所對應(yīng)的該第一芯片上之后，形成第二底膠于每一第二芯片與所對應(yīng)的該第一芯片之間，該第二底膠包覆該多個(gè)柱狀凸塊以及每一直通硅穿孔露出的該端。
全文摘要
本發(fā)明公開了一種封裝結(jié)構(gòu)以及封裝工藝，采用柱狀凸塊來連接上層的第二芯片與下層的第一芯片的直通硅穿孔，因此可通過調(diào)整柱狀凸塊的高度來控制第一芯片與第二芯片之間的間距。換言之，此柱狀凸塊可以補(bǔ)償?shù)谝恍酒c周圍的封裝膠體之間的高度差，因此可以確保柱狀凸塊與凸出的直通硅穿孔有效接合，改善工藝良率。同時(shí)，通過柱狀凸塊可維持第二芯片與封裝膠體之間的間距，使底膠可被順利填入第一芯片與第二芯片之間。
文檔編號H01L21/50GK102263085SQ20101018957
公開日2011年11月30日 申請日期2010年5月24日 優(yōu)先權(quán)日2010年5月24日
發(fā)明者張惠珊, 張文雄, 沈啟智, 陳仁川 申請人:日月光半導(dǎo)體制造股份有限公司